知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5997260
(24)【登録日】2016年9月2日
(45)【発行日】2016年9月28日
(54)【発明の名称】印刷回路基板及びその製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20160915BHJP
【ＦＩ】
H05K3/46 Q
H05K3/46 B
【請求項の数】12
【全頁数】15
(21)【出願番号】特願2014-509243(P2014-509243)
(86)(22)【出願日】2012年5月2日
(65)【公表番号】特表2014-513438(P2014-513438A)
(43)【公表日】2014年5月29日
(86)【国際出願番号】KR2012003444
(87)【国際公開番号】WO2012150817
(87)【国際公開日】20121108
【審査請求日】2013年11月1日
【審判番号】不服2015-17470(P2015-17470/J1)
【審判請求日】2015年9月25日
(31)【優先権主張番号】10-2011-0042156
(32)【優先日】2011年5月3日
(33)【優先権主張国】KR
(31)【優先権主張番号】10-2011-0076290
(32)【優先日】2011年7月29日
(33)【優先権主張国】KR
(73)【特許権者】
【識別番号】513276101
【氏名又は名称】エルジー イノテック カンパニー リミテッド
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100165191
【弁理士】
【氏名又は名称】河合 章
(74)【代理人】
【識別番号】100151459
【弁理士】
【氏名又は名称】中村 健一
(72)【発明者】
【氏名】キム ジ ス
(72)【発明者】
【氏名】キム ナム ヘ
(72)【発明者】
【氏名】ヨン ヘ スン
(72)【発明者】
【氏名】メン イル サン
(72)【発明者】
【氏名】ハ サン ソン
【合議体】
【審判長】
森川 元嗣
【審判官】
小柳 健悟
【審判官】
内田 博之
(56)【参考文献】
【文献】
特開２０１０−１５７７０９（ＪＰ，Ａ）
【文献】
特開２０１１−２９５８５（ＪＰ，Ａ）
【文献】
特開２００１−２８４７８０（ＪＰ，Ａ）
【文献】
特開２００４−１２７９７０（ＪＰ，Ａ）
【文献】
特開２０１０−１５７７１８（ＪＰ，Ａ）
【文献】
特開２０１０−１５３８６３（ＪＰ，Ａ）
【文献】
特開２００２−２２３０６５（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
H05K 3/46
H05K 3/00
H05K 3/32
H05K 1/18
H01L23/12
(57)【特許請求の範囲】
【請求項1】
支持基板の上に接着剤を塗布するステップと、
前記接着剤の上に電子素子を付着するステップと、
前記電子素子を埋め込む絶縁層を形成するステップと、
前記支持基板から前記絶縁層を分離するステップと、
前記絶縁層の下部に下部絶縁層を形成するステップと、
前記電子素子の端子と連結されるビアを前記絶縁層または前記下部絶縁層に形成するステップと、
前記ビアを形成した後に、前記絶縁層または前記下部絶縁層の上に前記ビアと連結される外部回路パターンを形成するステップと、
前記外部回路パターンが形成されると、前記外部回路パターンの表面の一部を露出する開口部を有するカバーレイを形成するステップと、
前記外部回路パターンの上に、前記カバーレイの開口部を埋めると共に、前記カバーレイの表面上の突出するバンプを形成するステップと、を含み、
前記接着剤は、
前記支持基板の上面のうち、一部領域にのみ塗布され、
前記支持基板の上面は、前記接着剤が塗布される第１領域と前記接着剤が塗布されなくて外部に露出する第２領域とを含み、
前記バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有し、前記カバーレイの開口部を埋める第１部分と、前記カバーレイの表面上に突出する第２部分とを含み、
前記接着剤を塗布するステップは、支持基板の上に離型フィルムを形成するステップと、前記離型フィルムの上に前記接着剤を塗布するステップとを含み、
前記支持基板から前記絶縁層を分離するステップは、前記離型フィルムを剥離して前記支持基板を除去するステップと、前記電子素子の下部に残っている前記接着剤を除去するステップとを含むことを特徴とする印刷回路基板の製造方法。
前記接着剤の上に電子素子を付着するステップと、
前記電子素子を埋め込む絶縁層を形成するステップと、
前記支持基板から前記絶縁層を分離するステップと、
前記絶縁層の下部に下部絶縁層を形成するステップと、
前記電子素子の端子と連結されるビアを前記絶縁層または前記下部絶縁層に形成するステップと、
前記ビアを形成した後に、前記絶縁層または前記下部絶縁層の上に前記ビアと連結される外部回路パターンを形成するステップと、
前記外部回路パターンが形成されると、前記外部回路パターンの表面の一部を露出する開口部を有するカバーレイを形成するステップと、
前記外部回路パターンの上に、前記カバーレイの開口部を埋めると共に、前記カバーレイの表面上の突出するバンプを形成するステップと、を含み、
前記接着剤は、
前記支持基板の上面のうち、一部領域にのみ塗布され、
前記支持基板の上面は、前記接着剤が塗布される第１領域と前記接着剤が塗布されなくて外部に露出する第２領域とを含み、
前記バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有し、前記カバーレイの開口部を埋める第１部分と、前記カバーレイの表面上に突出する第２部分とを含み、
前記接着剤を塗布するステップは、支持基板の上に離型フィルムを形成するステップと、前記離型フィルムの上に前記接着剤を塗布するステップとを含み、
前記支持基板から前記絶縁層を分離するステップは、前記離型フィルムを剥離して前記支持基板を除去するステップと、前記電子素子の下部に残っている前記接着剤を除去するステップとを含むことを特徴とする印刷回路基板の製造方法。
【請求項2】
前記接着剤は、前記支持基板の上面のうち、前記電子素子が付着される領域に塗布される接着ペーストを含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
【請求項3】
前記接着ペーストは、前記電子素子に備えられる複数の端子の間の領域に付着され、
前記接着ペーストは、前記電子素子が付着されることにより、前記電子素子の複数の端子とは接触しないことを特徴とする請求項２に記載の印刷回路基板の製造方法。
前記接着ペーストは、前記電子素子が付着されることにより、前記電子素子の複数の端子とは接触しないことを特徴とする請求項２に記載の印刷回路基板の製造方法。
【請求項4】
前記絶縁層を形成するステップは、
前記電子素子を開放する開口部を含む第１絶縁層を前記離型フィルムの上に形成するステップと、
前記電子素子を覆う第２絶縁層を形成するステップと、
前記第１及び第２絶縁層を硬化するステップと、
を含むことを特徴とする請求項２又は３に記載の印刷回路基板の製造方法。
前記電子素子を開放する開口部を含む第１絶縁層を前記離型フィルムの上に形成するステップと、
前記電子素子を覆う第２絶縁層を形成するステップと、
前記第１及び第２絶縁層を硬化するステップと、
を含むことを特徴とする請求項２又は３に記載の印刷回路基板の製造方法。
【請求項5】
前記外部回路パターンを形成するステップは、
前記絶縁層の上に第１金属層を形成するステップと、
前記ビアを形成しながら過剰メッキして前記第１金属層の上にメッキ層を形成するステップと、
前記第１金属層及び前記第１金属層の上のメッキ層を同時エッチングして前記外部回路パターンを形成するステップと、
を含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
前記絶縁層の上に第１金属層を形成するステップと、
前記ビアを形成しながら過剰メッキして前記第１金属層の上にメッキ層を形成するステップと、
前記第１金属層及び前記第１金属層の上のメッキ層を同時エッチングして前記外部回路パターンを形成するステップと、
を含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
【請求項6】
前記外部回路パターンは前記ビアと連結されるパッドをさらに含むことを特徴とする請求項５に記載の印刷回路基板の製造方法。
【請求項7】
前記電子素子は受動素子または能動素子であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の印刷回路基板の製造方法。
【請求項8】
前記絶縁層は、内部回路パターンをさらに含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の印刷回路基板の製造方法。
【請求項9】
電子素子が埋め込まれている中央絶縁層と、
前記中央絶縁層の上部または下部に配置され、前記電子素子の端子を露出する第１開口部を有する外部絶縁層と、
前記外部絶縁層の前記第１開口部内に配置され、前記第１開口部を埋め込みながら形成されたパッドビアと、
前記外部絶縁層の上に形成された外部回路パターンと、
前記外部絶縁層の上に形成され、前記外部回路パターンの上面を露出する第２開口部を有するカバーレイと、
前記外部回路パターンの上面の上に形成され、一部は前記第２開口部を埋め、残りの一部は前記カバーレイの表面の上に突出する銅バンプと、を含み、
前記パッドビアは、前記開口部を埋め込むビア領域及び前記ビア領域から前記外部絶縁層の上に拡張されるパッド領域を含み、
前記パッド領域は２層に形成され、
前記銅バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有することを特徴とする印刷回路基板。
前記中央絶縁層の上部または下部に配置され、前記電子素子の端子を露出する第１開口部を有する外部絶縁層と、
前記外部絶縁層の前記第１開口部内に配置され、前記第１開口部を埋め込みながら形成されたパッドビアと、
前記外部絶縁層の上に形成された外部回路パターンと、
前記外部絶縁層の上に形成され、前記外部回路パターンの上面を露出する第２開口部を有するカバーレイと、
前記外部回路パターンの上面の上に形成され、一部は前記第２開口部を埋め、残りの一部は前記カバーレイの表面の上に突出する銅バンプと、を含み、
前記パッドビアは、前記開口部を埋め込むビア領域及び前記ビア領域から前記外部絶縁層の上に拡張されるパッド領域を含み、
前記パッド領域は２層に形成され、
前記銅バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有することを特徴とする印刷回路基板。
【請求項10】
前記銅バンプは、断面が四角形状を有することを特徴とする請求項９に記載の印刷回路基板。
【請求項11】
前記銅バンプの上に形成されるソルダーをさらに含み、
前記ソルダーは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記銅バンプの上面または下面の幅と同一であり、
前記電子素子は、能動素子または受動素子であることを特徴とする請求項１０に記載の印刷回路基板。
前記ソルダーは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記銅バンプの上面または下面の幅と同一であり、
前記電子素子は、能動素子または受動素子であることを特徴とする請求項１０に記載の印刷回路基板。
【請求項12】
前記第１開口部は、前記中央絶縁層の上部及び下部に全て形成されていることを特徴とする請求項９乃至請求項１１のいずれか一項に記載の印刷回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、印刷回路基板及びその製造方法に関するものである。
【背景技術】
【0002】
印刷回路基板（ＰＣＢ：Printed Circuit Board）は電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板（Board）をいう。即ち、種々の電子素子を平板の上に密集搭載するために、各部品の装着位置を確定し、部品を連結する回路パターンを平板表面に印刷して固定した回路基板を意味する。
【0003】
最近は各部品を印刷回路基板の内に埋め込んで実装するエンベデッド（embedded）印刷回路基板が提供されている。
【0004】
図１は、一般的なエンベデッド印刷回路基板を図示したものである。
【0005】
図１を参考すると、一般的なエンベデッド印刷回路基板１０は複数の絶縁層１の間に電子素子５が埋め込まれており、複数の絶縁層１の間を導通する埋込回路パターン２及び互いに異なる層の回路を連結するビアホールなどが形成されている。
【0006】
前記埋め込まれている電子素子５は、電子素子５の下にソルダーまたはバッファ６が形成され、前記ソルダーまたはバッファ６の下に外部回路パターン９と連結するためのパッド７を含み、前記パッド７と外部回路パターン９とを連結するビア８が形成されている。
【0007】
このように電子素子５を内部に実装する場合、電子素子５の実装のためにボンディングシートと絶縁層１を付着した後、電子素子５を実装し、またボンディングシートを除去する工程を遂行する。
【0008】
この際、前記電子素子５の一面にボンディングシートの接着成分が残留することによって、素子の特性に影響を及ぼし、回路パターン９が共に脱落する現象により信頼性が低下する。
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の目的は、電子素子を信頼性あるように実装することができるエンベデッド印刷回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【0010】
本発明に従う印刷回路基板の製造方法は、支持基板の上に接着剤を塗布するステップ、前記接着剤の上に電子素子を付着するステップ、前記電子素子を埋め込む絶縁層を形成するステップ、前記支持基板から前記絶縁層を分離するステップ、前記絶縁層の下部に下部絶縁層を形成するステップ、そして前記電子素子の端子と連結されるビアを前記絶縁層または前記下部絶縁層に形成するステップを含む。
【発明の効果】
【0011】
本発明によれば、前記電子素子を埋め込むエンベデッド印刷回路基板における電子素子の実装時、電子素子を支持する離型フィルムの上に接着ペーストを塗布して固定した後、離型フィルムを除去することによって、従来の接着フィルムの接着物質が内部回路パターンの間に残留せず、接着フィルムの接着力により内部回路パターンの剥離が進行できないので素子信頼性が確保される。
【図面の簡単な説明】
【0012】
【図1】従来技術に従う印刷回路基板の断面図である。
【図2】本発明の一実施形態に従う印刷回路基板の断面図である。
【図18】本発明の他の実施形態に従う印刷回路基板の断面図である。
【発明を実施するための形態】
【0013】
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
【0014】
明細書の全体で、どの部分がどの構成要素を「含む」とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
【0015】
そして、図面において、本発明を明確に説明するために説明と関係ない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表しており、また、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
【0016】
層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「真上に」ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、どの部分が他の部分の「真上に」あるとする時には中間に他の部分がないことを意味する。
【0017】
本発明は、電子素子２００を埋込実装するエンベデッド印刷回路基板において、電子素子２００の実装を支持する基板を適用後、除去する時、信頼性を確保することができる印刷回路基板を提示する。
【0019】
図２は、本発明の実施形態に従う印刷回路基板の断面図である。
【0020】
図２を参考すると、本発明に従う印刷回路基板１００は、第１絶縁層１１０、前記第１絶縁層１１０の上／下に形成される内部回路パターン１２１、前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５、第２及び第３絶縁層１６０、１６５の上に形成されている外部回路パターン１７５、及びカバーレイ１８０を含み、印刷回路基板１００の内に埋め込まれている複数の電子素子２００を含む。
【0021】
前記第１乃至第３絶縁層１１０、１６０、１６５は絶縁プレートを形成し、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【0022】
前記第１乃至第３絶縁層１１０、１６０、１６５は互いに異なる物質で形成されることができ、一例として、第１絶縁層１１０はガラス繊維を含む含浸基板であり、第２及び第３絶縁層１６０、１６５は樹脂だけで形成されている絶縁シートでありうる。
【0023】
前記第１絶縁層１１０は中心絶縁層であって、第２及び第３絶縁層１６０、１６５より厚いことがあり、前記第１絶縁層１１０の厚さは電子素子２００の厚さより大きい。
【0024】
前記第１絶縁層１１０は電子素子２００を実装するための開口部を含み、第１絶縁層１１０の上下部には内部回路パターン１２１及び前記上下部の内部回路パターン１２１を連結する伝導性ビアが形成できる。
【0025】
前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５の上部には外部回路パターン１７５が形成されており、前記外部回路パターン１７５のうちの一部は前記電子素子２００の端子と連結されているパッド１７３でありうる。
【0026】
前記パッド１７３と前記電子素子２００との間に第２及び第３絶縁層１６０、１６５を貫通するビア１７６が形成されている。
【0027】
前記ビア１７６は電子素子２００の一面のみに形成することができ、上下部に全て形成することもできる。
【0028】
前記第１乃至第３絶縁層１１０、１６０、１６５により埋め込まれている電子素子２００は受動素子でありえ、例えば抵抗（Resistor）、インダクタ（Inductor）またはキャパシタ（Capacitor）でありえる。前記電子素子２００の両端には外部から電流または電圧の供給を受ける端子が形成されている。
【0029】
伝導性ビア１７６と連結されるパッド１７３は、第２及び第３絶縁層１６０、１６５の上面に拡張されていることがある。
【0030】
前記内部回路パターン１２１及び外部回路パターン１７５は銅を含む合金で形成されることができ、外部回路パターン１７５は少なくとも２つの層に形成できる。
【0031】
外部回路パターン１７５は、カバーレイ１８０により外部から保護される。
【0032】
前記カバーレイ１８０は、ドライフィルムや一般的なソルダーレジストで形成することができる。
【0033】
以上、回路パターン１２１、１７５が２つの層に形成されることと説明したが、これとは異なり、複数の層に形成されることもできる。
【0036】
まず、キャリアボード１０１に離型フィルム（release film）１２５を形成する。
【0037】
前記離型フィルム１２５は、硬化後、ピールストレス（peal stress）が０に近いフィルムを意味する。
【0038】
前記キャリアボード１０１は一般的な支持基板であって、ＣＣＬ（Cupper cladded Laminate）を用いることもできる。
【0039】
次に、図４のように、前記離型フィルム１２５の電子素子２００が実装される領域に接着ペースト１３０を塗布する。
【0040】
前記接着ペースト１３０は、前記電子素子２００が実装される領域のうち、両端子の間の中央領域に塗布し、前記接着ペースト１３０の上に図５の電子素子２００を実装する。前記電子素子２００は受動素子でありえ、例えば、抵抗、インダクタ、またはキャパシターでありうる。
【0041】
次に、図６のように、前記電子素子２００が挿入されるように開口部を有する第１絶縁層１１０を形成する。
【0042】
前記第１絶縁層１１０の内には前記電子素子２００と整列しないようにビアが形成されており、前記ビアと連結され、前記第１絶縁層１１０の上下部に形成されている内部回路パターン１２１が形成できる。
【0043】
前記内部回路パターン１２１及び前記第１絶縁層１１０は、ＣＣＬの両面をパターニングして形成することができる。
【0044】
この際、前記第１絶縁層１１０の開口部は、前記電子素子２００の幅と同一な幅を有するように形成することもできるが、整列誤差を考慮して前記電子素子２００より大きな幅を有するように形成することもできる。
【0045】
前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板でありえ、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【0046】
この際、前記第１絶縁層１１０の上に第２絶縁層１６０及び第１金属層１６１の積層構造を積層した後、図７のように熱及び圧力を加える。
【0047】
次に、図８のように、離型フィルム１２５を除去して、これに付着されているキャリアボード１０１を除去する。
【0048】
この際、前記接着ペースト１３０が離型フィルム１２５との接着力より電子素子２００との接着力がより強いので、電子素子２００の下部に残留することができるが、前記離型フィルム１２５が硬化後にピールストレスが０に近い値を有するので、前記離型フィルム１２５を除去しても内部回路パターン１２１が剥離できない。
【0049】
次に、図９のように、前記接着ペースト１３０を除去する。
【0050】
前記接着ペースト１３０は、非伝導性高分子を含むので、化学処理することによって除去できる。
【0051】
次に、第１絶縁層１１０の下部に第３絶縁層１６５及び第２金属層１６６の積層構造を積層した後、図１０のように熱及び圧力を加えて第１乃至第３絶縁層１１０、１６０、１６５が硬化することによって、１つの絶縁プレートを形成し、前記絶縁プレートの内には電子素子２００が埋め込まれた状態を維持する。
【0052】
次に、図１１のように、前記第１及び第２金属層１６１、１６６及び前記第２及び第３絶縁層１６０、１６５にビアホール１６３を形成する。
【0053】
前記ビアホール１６３を形成する工程は物理的なドリル工程により遂行することができ、これとは異なり、レーザーを使用して形成することができる。レーザーを使用してビアホール１６３を形成する場合、ＹＡＧレーザーまたはＣＯ２レーザーを使用して第１及び第２金属層１６１、１６６、及び第２及び第３絶縁層１６０、１６５を各々開放することができる。
【0054】
この際、形成するビアホール１６３は前記電子素子２００の端子の上部及び下部を開放するビアホール１６３を含み、図示してはいないが、外部及び内部回路パターン１２１、１７５を電気的に連結するためのビアホールを共に形成することができる。
【0055】
次に、図１２のようにメッキして前記ビアホール１６３を埋め込むビア１７６を形成し、前記第２及び第３絶縁層１６０、１６５の上を覆いながらメッキ層１７０が形成される。
【0056】
前記メッキは、前記第２及び第３絶縁層１６０、１６５の上に無電解メッキを遂行した後、前記無電解メッキをシードにして電解メッキを遂行して形成することができる。
【0057】
前記無電解メッキを円滑に遂行するように、前記メッキの前に前記第２及び第３絶縁層１６０、１６５のスミアを除去するためのデスミア工程を遂行することができる。
【0058】
次に、前記メッキ層１７０をエッチングして第２及び第３絶縁層１６０、１６５の上部に外部回路パターン１７５を形成する。
【0059】
この際、前記外部回路パターン１７５はビアホール１６３を埋め込んだビア１７６の上面に形成されるパッド１７３を含み、前記パッド１７３は第２及び第３絶縁層１６０、１６５の上に拡張された領域を含むことができる。
【0060】
最後に、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、図１５のようにカバーレイ１８０の一部をエッチングしてパッド１７３を露出し、露出したパッド１７３の上にソルダーボール１８２を形成することによって、エンベデッド印刷回路基板１００を完成する。
【0061】
一方、他の実施形態に、図１６に示すように、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、前記カバーレイ１８０の一部をエッチングしてパッド１７３を露出し、前記露出したパッド１７３の上に銅バンプ１８４を形成することによって、エンベデッド印刷回路基板１００を完成することもできる。
【0062】
また、他の実施形態に、図１７に示すように、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、前記カバーレイ１８０の一部をエッチングしてパッド１７３を露出し、前記露出したパッド１７３の上に銅バンプ１８６ａ及びソルダー１８６ｂを含むバンプ１８６を形成することによって、エンベデッド印刷回路基板１００を完成することもできる。
【0063】
即ち、前記パッド１７３の上にはソルダーボール１８２が形成されることができ、これとは異なり、銅バンプ１８４が形成されることができ、前記銅バンプの上にソルダーがさらに形成されることもできる。
【0064】
このように、前記電子素子２００を埋め込むエンベデッド印刷回路基板１００で電子素子２００を実装時、電子素子２００を支持する離型フィルム１２５の上に接着ペースト１３０を塗布して固定した後、離型フィルム１２５を除去することによって、従来の接着フィルムの接着物質が内部回路パターン１２１の間に残留せず、接着フィルムの接着力により内部回路パターン１２１の剥離が進行できないので、素子信頼性が確保される。
【0066】
図１８は、本発明の他の実施形態に従う印刷回路基板の断面図である。
【0067】
図１８を参考すると、本発明に従う印刷回路基板３００は、第１絶縁層１１０、前記第１絶縁層１１０の上／下に形成される内部回路パターン１２１、前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５、第２及び第３絶縁層１６０、１６５の上に形成されている外部回路パターン１７５、及びカバーレイ１８０を含み、印刷回路基板３００の内に埋め込まれている複数の電子素子４００を含む。
【0068】
前記第１乃至第３絶縁層１１０、１６０、１６５は絶縁プレートを形成し、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【0069】
前記第１乃至第３絶縁層１１０、１６０、１６５は互いに異なる物質で形成されることができ、一例として、第１絶縁層１１０はガラス繊維を含む含浸基板であり、第２及び第３絶縁層１６０、１６５は樹脂だけで形成されている絶縁シートでありうる。
【0070】
前記第１絶縁層１１０は中心絶縁層であって、第２及び第３絶縁層１６０、１６５より厚いことがあり、前記第１絶縁層１１０の厚さは電子素子４００の厚さより大きい。
【0071】
前記第１絶縁層１１０は電子素子４００を実装するための開口部を含み、第１絶縁層１１０の上下部には内部回路パターン１２１及び前記上下部の内部回路パターン１２１を連結する伝導性ビアが形成できる。
【0072】
前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５の上部には外部回路パターン１７５が形成されており、前記外部回路パターン１７５のうちの一部は前記電子素子４００の端子と連結されているパッド１７３でありうる。
【0073】
前記パッド１７３と前記電子素子４００との間に第２及び第３絶縁層１６０、１６５を貫通するビア１７６が形成されている。
【0074】
前記ビア１７６は電子素子４００の一面のみに形成することができ、上下部に全て形成することもできる。
【0075】
前記第１乃至第３絶縁層１１０、１６０、１６５により埋め込まれている電子素子４００は能動素子でありえ、例えばトランジスタ、増幅器、ダイオード、または半導体チップなどでありうる。
【0076】
前記電子素子４００の上面には素子パッド４１０が露出しており、前記素子パッド４１０が伝導性ビア１７６と連結されている。
【0077】
前記素子パッド４１０の数は能動素子の種類によって決定される。
【0078】
伝導性ビア１７６と連結されるパッド１７３は、第２及び第３絶縁層１６０、１６５の上面に拡張されうる。
【0079】
前記内部回路パターン１２１及び外部回路パターン１７５は銅を含む合金で形成されることができ、外部回路パターン１７５は少なくとも２つの層に形成できる。
【0080】
外部回路パターン１７５は、カバーレイ１８０により外部から保護される。
【0081】
前記カバーレイ１８０は、ドライフィルムや一般的なソルダーレジストで形成することができる。
【0082】
以上、回路パターン１７５が２つの層に形成されることと説明したが、これとは異なり、複数の層に形成されることもできる。
【0084】
まず、図１９のように、キャリアボード１０１に離型フィルム（release film）１２５を形成する。
【0085】
前記離型フィルム１２５は、硬化後、ピールストレス（peal stress）が０に近いフィルムを意味する。
【0086】
前記キャリアボード１０１は一般的な支持基板であって、ＣＣＬ（Cupper cladded Laminate）を用いることもできる。
【0087】
次に、図２０のように、前記離型フィルム１２５の電子素子４００が実装される領域に接着ペースト１３０を塗布する。
【0088】
前記接着ペースト１３０は前記電子素子４００が実装される領域に塗布し、その以外に印刷回路基板が揺れないように所定領域にさらに形成することができる。
【0089】
前記接着ペースト１３０の上に図２１の電子素子４００を実装する。前記電子素子４００は能動素子でありえ、例えば、トランジスタ、増幅器、ダイオード、または半導体チップなどでありえる。
【0090】
次に、図２２のように、前記電子素子４００が挿入されるように開口部を有する第１絶縁層１１０を形成する。
【0091】
前記第１絶縁層１１０の内には前記電子素子４００と整列しないようにビアが形成されており、前記ビアと連結され、前記第１絶縁層１１０の上下部に形成されている内部回路パターン１２１が形成できる。
【0092】
前記内部回路パターン１２１及び前記第１絶縁層１１０は、ＣＣＬの両面をパターニングして形成することができる。
【0093】
この際、前記第１絶縁層１１０の開口部は前記電子素子４００の幅と同一な幅を有するように形成されることもできるが、整列誤差を考慮して前記電子素子４００より大幅を有するように形成されることもできる。
【0094】
前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板でありえ、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【0095】
この際、前記第１絶縁層１１０の上に第２絶縁層１６０及び第１金属層１６１の積層構造を積層した後、図２３のように熱及び圧力を加える。
【0096】
次に、図２４のように、離型フィルム１２５を除去して、これに付着されているキャリアボード１０１を除去する。
【0097】
この際、前記接着ペースト１３０が離型フィルム１２５との接着力より電子素子４００との接着力がより強いので、電子素子４００の下部に残留することがあるが、前記離型フィルム１２５が硬化後にピールストレスが０に近い値を有するので、前記離型フィルム１２５を除去しても内部回路パターン１２１が剥離されない。
【0098】
次に、図２５のように前記接着ペースト１３０を除去する。
【0099】
前記接着ペースト１３０は非伝導性高分子を含むので、化学処理することによって除去できる。
【0100】
次に、第１絶縁層１１０の下部に第３絶縁層１６５及び第２金属層１６６の積層構造を積層した後、図２６のように熱及び圧力を加えて第１乃至第３絶縁層１１０、１６０、１６５が硬化することによって、１つの絶縁プレートを形成し、前記絶縁プレートの内には電子素子４００が埋め込まれた状態を維持する。
【0101】
次に、図２７のように、前記第１及び第２金属層１６１、１６６、及び前記第２及び第３絶縁層１６０、１６５にビアホール１６３を形成する。
【0102】
前記ビアホール１６３を形成する工程は物理的なドリル工程により遂行することができ、これとは異なり、レーザーを使用して形成することができる。レーザーを使用してビアホール１６３を形成する場合、ＹＡＧレーザーまたはＣＯ２レーザーを使用して第１及び第２金属層１６１、１６６、及び第２及び第３絶縁層１６０、１６５を各々開放することができる。
【0103】
この際、形成するビアホール１６３は前記電子素子４００の素子パッド４１０を開放するビアホール１６３を含み、図示してはいないが、外部及び内部回路パターン１２１、１７５を電気的に連結するためのビアホールを共に形成することができる。
【0104】
次に、図２８のようにメッキして前記ビアホール１６３を埋め込むビア１７６を形成し、前記第２及び第３絶縁層１６０、１６５の上を覆いながらメッキ層１７０が形成される。
【0105】
前記メッキは、前記第２及び第３絶縁層１６０、１６５の上に無電解メッキを遂行した後、前記無電解メッキをシードにして電解メッキを遂行して形成することができる。
【0106】
前記無電解メッキを円滑に遂行できるように、前記メッキの前に前記第２及び第３絶縁層１６０、１６５のスミアを除去するためのデスミア工程を遂行することができる。
【0107】
次に、前記メッキ層１７０をエッチングして第２及び第３絶縁層１６０、１６５の上部に図２９の外部回路パターン１７５を形成する。
【0108】
この際、前記外部回路パターン１７５はビアホール１６３を埋め込んだビア１７６の上面に形成されるパッド１７３を含み、前記パッド１７３は第２及び第３絶縁層１６０、１６５の上に拡張された領域を含むことができる。
【0109】
最後に、前記回路パターン１７５を埋め込むカバーレイを付着した後、カバーレイの一部をエッチングしてパッド１７３を露出し、露出したパッド１７３の上にソルダーボールを形成することによって、エンベデッド印刷回路基板３００を完成することができる。
【0110】
このように、前記電子素子４００を埋め込むエンベデッド印刷回路基板３００で電子素子４００を実装時、電子素子４００を支持する離型フィルム１２５の上に接着ペースト１３０を塗布して固定した後、離型フィルム１２５を除去することによって、従来の接着フィルムの接着物質が内部回路パターン１２１の間に残留せず、接着フィルムの接着力により内部回路パターン１２１の剥離が進行できないので、素子信頼性が確保される。
【0111】
以上、本発明を好ましい実施形態をもとに説明したが、これは単なる例示であり、本発明を限定するものでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形及び応用が可能であることが分かる。例えば、実施形態に具体的に表れた各構成要素は変形して実施することができる。そして、このような変形及び応用にかかわる差異点は添付した特許請求範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。