特許 5997632 電磁流量計の信号増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5997632

(24)【登録日】2016年9月2日

(45)【発行日】2016年9月28日

(54)【発明の名称】電磁流量計の信号増幅回路

(51)【国際特許分類】

   G01F 1/60 20060101AFI20160915BHJP

【ＦＩ】

   G01F1/60

【請求項の数】4

【全頁数】15

(21)【出願番号】特願2013-54635(P2013-54635)

(22)【出願日】2013年3月18日

(65)【公開番号】特開2014-181918(P2014-181918A)

(43)【公開日】2014年9月29日

【審査請求日】2015年9月16日

(73)【特許権者】

【識別番号】000006666

【氏名又は名称】アズビル株式会社

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(72)【発明者】

【氏名】百瀬 修

(72)【発明者】

【氏名】光武 一郎

(72)【発明者】

【氏名】松永 晋輔

(72)【発明者】

【氏名】井上 陽

(72)【発明者】

【氏名】牛山 昌秀

【審査官】 森 雅之

(56)【参考文献】

【文献】 特許第３０１８３０８（ＪＰ，Ｂ２）

【文献】 特許第５４４４０８６（ＪＰ，Ｂ２）

【文献】 特公昭５４−３３８６３（ＪＰ，Ｂ２）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｆ１／５８

Ｇ０１Ｆ１／６０

(57)【特許請求の範囲】

【請求項1】

配管内に配置された一対の検出電極で検出されて第１および第２の流量信号入力端子から入力された流量信号を信号増幅回路で差動増幅した後にサンプルホールド回路でサンプリングすることにより、当該配管を流れる流体の流量を測定するとともに、当該信号増幅回路で得られた出力信号に基づいて、当該流量信号の異常を異常検出回路で検出する電磁流量計で用いられる前記信号増幅回路であって、
一方の入力端子が前記第１の流量信号入力端子に接続され、他方の入力端子が前記第２の流量信号入力端子に接続され、前記流量信号を差動増幅して得られた増幅出力信号を出力端子から前記サンプルホールド回路へ出力する、ＦＥＴ入力かつ１チップタイプの計装アンプと、
非反転入力端子が前記第１の流量信号入力端子に接続され、反転入力端子が自己の出力端子に接続され、得られた第１の出力信号を当該出力端子から前記異常検出回路へ出力する第１のバッファアンプと、
非反転入力端子が前記第２の流量信号入力端子に接続され、反転入力端子が自己の出力端子に接続され、得られた第２の出力信号を当該出力端子から前記異常検出回路へ出力する第２のバッファアンプと、
前記第１のバッファアンプの出力端子に接続されて、前記第１の流量信号入力端子と当該第１のバッファアンプの非反転入力端子とを結ぶ基板上の第１の配線パターンに対して、その周囲を囲うように当該基板上に形成された第１のガードリングパターンと、
前記第２のバッファアンプの出力端子に接続されて、前記第２の流量信号入力端子と当該第２のバッファアンプの非反転入力端子とを結ぶ基板上の第２の配線パターンに対して、その周囲を囲うように当該基板上に形成された第２のガードリングパターンと
を備えることを特徴とする信号増幅回路。

【請求項2】

請求項１に記載の信号増幅回路において、
前記計装アンプは、一方の入力端子が第１の抵抗素子を介して前記第１の流量信号入力端子と接続されるとともに、他方の入力端子が第２の抵抗素子を介して前記第２の流量信号入力端子と接続され、
前記第１のガードリングパターンは、基板上に実装された前記第１の抵抗素子の下を潜って前記第１の配線パターンの周囲を囲うように形成されており、
前記第２のガードリングパターンは、基板上に実装された前記第２の抵抗素子の下を潜って前記第２の配線パターンの周囲を囲うように形成されている
ことを特徴とする信号増幅回路。

【請求項3】

配管内に配置された一対の検出電極で検出されて第１および第２の流量信号入力端子から入力された流量信号を、信号増幅回路で差動増幅した後にサンプルホールド回路でサンプリングすることにより、当該配管を流れる流体の流量を測定するとともに、当該信号増幅回路で得られた出力信号に基づいて、当該流量信号の異常を異常検出回路で検出する電磁流量計で用いられる前記信号増幅回路であって、
一方の入力端子が前記第１の流量信号入力端子に接続され、他方の入力端子が前記第２の流量信号入力端子に接続され、前記流量信号を差動増幅して得られた増幅出力信号を出力端子から前記サンプルホールド回路と前記異常検出回路へ出力する、ＦＥＴ入力かつ１チップタイプの計装アンプと、
前記第１の流量信号入力端子に非反転入力端子が接続され、反転入力端子が自己の出力端子に接続され、得られた出力信号を当該出力端子から前記異常検出回路へ出力するバッファアンプと、
前記バッファアンプの出力端子に接続されて、前記第１の流量信号入力端子、当該バッファアンプの非反転入力端子、および前記計装アンプの前記一方の入力端子を結ぶ基板上の第１の配線パターンと、前記第２の流量信号入力端子および前記計装アンプの前記他方の入力端子を結ぶ基板上の第２の配線パターンとに対して、その周囲を囲うように当該基板上に形成されたガードリングパターンと
を備えることを特徴とする信号増幅回路。

【請求項4】

請求項３に記載の信号増幅回路において、
前記計装アンプは、前記一方の入力端子が前記第１の流量信号入力端子と直接接続されるとともに、前記他方の入力端子が前記第２の流量信号入力端子と直接接続され、
前記ガードリングパターンは、基板上に実装された計装アンプの下を潜って前記第１および前記第２の配線パターンの周囲を囲うように形成されている
ことを特徴とする信号増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電磁流量計に関し、特に検出器から得られた起電力を増幅する信号増幅回路技術に関する。

【背景技術】

【0002】

一般に、導電性を有する流体の流量を測定する電磁流量計では、配管内を流れる流体の流れ方向に対して磁界発生方向が垂直となるよう配置された励磁コイルへ、極性が交互に切り替わる励磁電流を供給し、励磁コイルからの発生磁界と直交して配管内に配置された一対の検出電極間に生じる起電力を検出して信号増幅回路で差動増幅し、得られた流量信号をサンプリングして信号処理することにより、配管内を流れる流体の流量を測定している（例えば、特許文献１など参照）。

【0003】

この際、励磁電流は、できるだけ大きな電流を流した方が大きな流量信号が得られ、測定精度を向上させることができる。しかし、励磁コイルのインダクタンスにより励磁電流の立ち上がりが遅れるため、流量信号の定常域でサンプリングするためには、電流を大きくした分、励磁周波数を低くしなければならない。一方、励磁周波数を低くすると、流体ノイズ（１／ｆ特性ノイズ）が増大し、Ｓ／Ｎ比が悪化してしまう。このため、一般的な電磁流量計では商用電源周波数の１／８〜１／４程度の励磁周波数が使用されている。

【0004】

また、信号増幅回路では、測定対象が低導電率の流体であっても流量信号の減衰が起きないよう、信号増幅回路の入力インピーダンスをできるだけ高くしておく必要がある。また、配管の検出電極と流体界面との間で電気化学反応が起こって絶縁物が検出電極に付着して、検出電極の接触抵抗が増大しないよう、信号増幅回路から検出電極側に流れ出す直流電流、および検出電極から信号増幅回路に流れ込む直流電流はできるだけ小さくしておく必要がある。

【0005】

図６は、従来の信号増幅回路である。ここでは、変換器５０内の信号増幅回路５２において、初段のバッファアンプＵ１１，Ｕ１２により入力インピーダンスを高くしている。また、Ｕ１１，Ｕ１２にはできるだけ入力バイアス電流の小さいＦＥＴ入力タイプのオペアンプを使用し、前述したような「検出器の検出電極と流体界面との間での電気化学反応」による絶縁物の付着を押さえている。

【0006】

また、ＦＥＴ入力のオペアンプは入力インピーダンスが非常に高く、入力バイアス電流も非常に小さいが、その分、周辺回路が発生するノイズ等の影響を受けやすい。また、周辺湿度の影響や異物の付着により基板の絶縁特性が劣化すると入力インピーダンスが低下してしまう。
このため、信号ケーブル接続用のコネクタＣＮ１１からＵ１１，Ｕ１２の非反転入力端子までの配線パターンＬ１１，Ｌ１２を、Ｕ１１，Ｕ１２の出力端子の配線パターン（入力信号と同電位かつ低インピーダンス）によるガードリングＧＲ１１，ＧＲ１２で囲い、周辺回路からの影響および基板の絶縁特性劣化の影響を受けないようにしている。

【0007】

図７は、従来の電磁流量計の構成を示すブロック図である。検出器６０が分離形で変換器５０と離れた場所に設置される場合、図７に示すように検出器６０と変換器５０を２重シールド線６１で接続する。この際、内側のシールド線ＳＡ，ＳＢには前述した図６のガードリングと同じ電圧を印加することにより、線間容量による流量信号の減衰を防止できる。

【0008】

また、図６のＵ１１，Ｕ１２の出力は、図７の異常検出回路５４にも接続されており、配管Ｐｅｘ内の流体が空になり検出器６０の検出電極ＴＡ，ＴＢが非接液状態になった場合や、検出器６０の信号線が断線した場合など、Ｕ１１，Ｕ１２の出力レベルが正常範囲から外れた場合を検出し、入力信号の異常を制御回路５６に通知する。これに応じて、制御回路５６が、デジタル出力回路５７からアラーム出力をオンするとともに、アナログ出力回路５８の出力レベルを異常検出時のレベルとする異常処理が行われる。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開平０８−０２１７５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

このような従来技術では、バッファアンプＵ１１，Ｕ１２の入力オフセット電圧は、高精度タイプでも１℃あたり数μＶ程度の温度特性（オフセット電圧温度ドリフト）があり、このＤＣ成分がＵ１１，Ｕ１２から出力される。この温度特性には個体差があり、そのまま後段の差動増幅回路に入力すると、Ｕ１１，Ｕ１２の温度特性の差はキャンセルされずに増幅され、流量計測値が温度によりドリフトを起こしてしまう。通常、流量信号レベルは、一般的に流速１ｍ／ｓあたり２００μＶｐ−ｐ程度なので無視できない。

【0011】

このため、従来技術では、カップリングコンデンサＣ１１，Ｃ１２を差動増幅回路の入力側に入れてＵ１１，Ｕ１２出力のＤＣ成分をカットしている。しかしながら、カップリングコンデンサＣ１１，Ｃ１２に起因して、差動増幅器におけるコモンモード電圧除去能力（以下、ＣＭＲＲという：Common-Mode Rejection Ratio）の悪化や入力異常復帰遅れが発生するという問題点があった。

【0012】

［ＣＭＲＲの悪化］
まず、差動増幅回路におけるＣＭＲＲの悪化について説明する。
差動増幅回路は、流量信号に重畳されているコモンモードノイズ成分を除去しつつ流量信号を増幅するのが目的である。しかし、図６において、Ｕ１３に単体でＣＭＲＲが高いオペアンプを使用したとしても、差動増幅回路としてのＣＭＲＲは、差動増幅回路の反転入力−Ｕ１３の反転入力端子間に接続されている抵抗素子Ｒ１１と差動増幅回路の非反転入力−Ｕ１３の非反転入力端子間に接続されている抵抗素子Ｒ１２とのマッチング、Ｕ１３の反転入力端子−出力端子間に接続されている抵抗素子Ｒ１３とＵ１３の非反転入力端子−接地電位間に接続されている抵抗素子Ｒ１４とのマッチング、さらにカップリングコンデンサＣ１１とＣ１２とのマッチングにも大きく影響されてしまう。

【0013】

また、図６の回路構成では、Ｃ１１とＲ１１，Ｒ１３の合成抵抗、およびＣ１２とＲ１２，Ｒ１４の合成抵抗で、それぞれハイパスフィルタが形成される。これにより、これらの時定数を励磁周波数（＝信号周波数）に対して十分に大きくし、信号周波数成分が損失しないようにしてやらないと、信号波形の振幅が減衰してしまう。このため、Ｃ１１，Ｃ１２には数十μＦ以上の大きな容量が必要となる。

【0014】

図８は、従来の差動増幅回路の入出力を示す信号波形図である。
例えば、図６の回路で励磁周波数＝１２．５Ｈｚ、Ｒ１１＝Ｒ１２＝１０ｋΩ、Ｒ１３＝Ｒ１４＝１００ｋΩ（差動増幅ゲイン：１０倍）のとき、Ｃ１１＝Ｃ１２＝１００ｕＦであれば、図８（１）に示すように、ほとんど波形がなまらずに流量信号を増幅できる。
一方、Ｃ１１＝Ｃ１２＝１０ｕＦでは、図８（２）のように、Ｕ１３の出力電圧波形Ｖ１１がなまってしまう。このような、なまった波形でサンプリングしたとすると、Ｃ１１，Ｃ１２のわずかな温度特性の違いが流量計測値に大きく影響してしまうことになる。

【0015】

このため、カップリングコンデンサＣ１１，Ｃ１２には、比較的温度特性が良いタンタル電解コンデンサが使用される。この際、容量精度の良い積層セラミックコンデンサ（温度補償タイプ）も考えられるが、０．１ｕＦ程度までしか製造されていないので使用できない。
しかし、タンタル電解コンデンサの容量精度はせいぜい±１０％程度でありＣ１１，Ｃ１２のミスマッチングは避けられない。特に、低周波側ではＣ１１，Ｃ１２のインピーダンスが大きくなり、ミスマッチング・インピーダンス分も大きくなって、差動増幅回路のＣＭＲＲが悪化する。このため、低周波域のコモンモードノイズ成分があるとこれを十分に除去できず、流量計測値がふらついてしまう。また、このふらつきは、Ｓ／Ｗによる平均化処理を行えば安定性を向上できるが、その分、応答性は悪化する。

【0016】

なお、Ｒ１１，Ｒ１３の合成抵抗、およびＲ１２，Ｒ１４の合成抵抗を大きくすれば、相対的にＣ１１，Ｃ１２のインピーダンスが小さくなるのでＣ１１，Ｃ１２のミスマッチングによるＣＭＲＲの悪化を改善できるが、これらの値を大きくすると、抵抗による熱雑音が増加して出力信号のＳ／Ｎ比が悪化してしまう。このため、これらの合成抵抗は数ｋΩ程度以下にしておく必要がある。
また、信号レベルが十分に大きくて熱雑音によるＳ／Ｎ比の悪化が問題にならない場合でも、合成抵抗を大きくする際にはＲ１１とＲ１２のマッチングおよびＲ１３とＲ１４のマッチングを維持する必要があり、高抵抗かつ高精度の抵抗は製造されていないため、低抵抗かつ高精度の抵抗を複数個直列に接続して高抵抗かつ高精度にしなければならず、コストＵＰとなってしまう。

【0017】

［入力異常復帰遅れ］
次に、入力異常復帰遅れについて説明する。
配管内の流体が空になり検出器の検出電極が非接液状態になった場合や、検出器の信号線が断線した場合、許容入力電圧範囲を超えるノイズが入力信号に重畳された場合などは流量測定不能となるので、前述の入力信号異常処理が行われるが、その後入力信号が正常復帰したら、できるだけ早く流量測定を再開させなければならない。

【0018】

このとき、図６の回路において、Ｕ１３による差動増幅回路のゲインが大きいと、カップリングコンデンサＣ１１，Ｃ１２にチャージされた電圧の影響でＵ１３の出力飽和状態からの復帰に時間がかかってしまうため、Ｕ１３のゲインをあまり大きくすることはできない。このため、後段にＵ１４による増幅回路を入れて複数段に分割し、後段のサンプル＆ホールドおよびＡ／Ｄ変換が可能なレベルまで増幅している。

【0019】

例えば、配管内が空になり、その後満水状態に復帰した場合、図７のように、検出器の検出電極が完全に水平となるよう設置されていれば、検出電極ＴＡと検出電極ＴＢが同時に接液するが、傾いて設置されていた場合は検出電極ＴＢが先に接液し、その後検出電極ＴＡが接液するなど、接液のタイミングにズレが発生する。

【0020】

図９は、図６の信号増増幅回路の動作を示す信号波形図であり、（ａ）はゲイン５０倍のとき、（ｂ）はゲイン１０倍のときを示している。なお、電源電圧は±５Ｖであり、Ｕ１１〜Ｕ１３はレールｔｏレール入出力タイプとする。

【0021】

図９（ａ），（ｂ）に共通して、時刻Ｔ０よりも前の期間では、検出電極ＴＡは非接液状態（ハイ・インピーダンス）であり、Ｕ１１の入力バイアス電流によりＡ端子はマイナス側電源電圧レベルまで低下するため、Ｕ１１の出力はマイナス側の飽和状態（−５Ｖ）となり、Ｃ１１の両端電圧ＶＣ１１は−５Ｖがチャージされている。
また、時刻Ｔ０のタイミングで、検出電極ＴＡが非接液の状態から接液状態に復帰すると、検出電極ＴＡから正常な信号がＵ１１に入力され、Ｕ１１の出力電圧は−５Ｖから ±１００μＶ（信号振幅の半分）に正常復帰する。この際、Ｃ１１のチャージ電圧ＶＣ１１により差動増幅回路の入力電圧Ｖ１０は約−５Ｖで、出力電圧Ｖ１１はマイナス側で飽和状態（−５Ｖ）となっている。

【0022】

その後、Ｃ１１にチャージされた電圧がＲ１１，Ｒ１３の直列抵抗を通して放電されるが、図９（ａ）のゲイン５０倍の場合は、Ｒ１３の抵抗値が大きい分Ｃ１１の放電に時間がかかり、さらにゲインも高いため、出力が飽和状態から復帰して正常な測定が可能な状態になるまで約４０秒かかってしまう。
一方、図９（ｂ）のゲイン１０倍の場合は、Ｒ１３の抵抗値が小さいのでＣ１１の放電が早く、ゲインも低いため、出力が飽和状態から復帰して正常な測定が可能な状態になるまで約１０秒となっている。

【0023】

したがって、Ｕ１３の差動増幅ゲインを大きくすると、正常な測定が可能になるまでの時間が長くなってしまうので、増幅回路を複数段に分割する必要があり、それぞれのアンプの出力に、例えば図６のカップリングコンデンサＣ１３，Ｃ１４を入れて、オフセット電圧によるＤＣ成分をカットする必要があった。
以上の通り、信号増増幅回路において、入力信号が異常値から正常復帰しても、これらＣ１１，Ｃ１２により、出力信号の正常復帰が遅れて、流量測定の再開が遅れることになる。

【0024】

本発明はこのような課題を解決するためのものであり、カップリングコンデンサに起因する、差動増幅回路におけるＣＭＲＲの悪化や入力異常復帰遅れを回避できる、電磁流量計の信号増幅回路技術を提供することを目的としている。

【課題を解決するための手段】

【0025】

このような目的を達成するために、本発明にかかる信号増幅回路は、配管内に配置された一対の検出電極で検出されて第１および第２の流量信号入力端子から入力された流量信号を信号増幅回路で差動増幅した後にサンプルホールド回路でサンプリングすることにより、当該配管を流れる流体の流量を測定するとともに、当該信号増幅回路で得られた出力信号に基づいて、当該流量信号の異常を異常検出回路で検出する電磁流量計で用いられる前記信号増幅回路であって、一方の入力端子が前記第１の流量信号入力端子に接続され、他方の入力端子が前記第２の流量信号入力端子に接続され、前記流量信号を差動増幅して得られた増幅出力信号を出力端子から前記サンプルホールド回路へ出力する、ＦＥＴ入力かつ１チップタイプの計装アンプと、非反転入力端子が前記第１の流量信号入力端子に接続され、反転入力端子が自己の出力端子に接続され、得られた第１の出力信号を当該出力端子から前記異常検出回路へ出力する第１のバッファアンプと、非反転入力端子が前記第２の流量信号入力端子に接続され、反転入力端子が自己の出力端子に接続され、得られた第２の出力信号を当該出力端子から前記異常検出回路へ出力する第２のバッファアンプと、前記第１のバッファアンプの出力端子に接続されて、前記第１の流量信号入力端子と当該第１のバッファアンプの非反転入力端子とを結ぶ基板上の第１の配線パターンに対して、その周囲を囲うように当該基板上に形成された第１のガードリングパターンと、前記第２のバッファアンプの出力端子に接続されて、前記第２の流量信号入力端子と当該第２のバッファアンプの非反転入力端子とを結ぶ基板上の第２の配線パターンに対して、その周囲を囲うように当該基板上に形成された第２のガードリングパターンとを備えている。

【0026】

また、本発明にかかる上記信号増幅回路の一構成例は、前記計装アンプが、一方の入力端子が第１の抵抗素子を介して前記第１の流量信号入力端子と接続されるとともに、他方の入力端子が第２の抵抗素子を介して前記第２の流量信号入力端子と接続され、前記第１のガードリングパターンは、基板上に実装された前記第１の抵抗素子の下を潜って前記第１の配線パターンの周囲を囲うように形成されており、前記第２のガードリングパターンは、基板上に実装された前記第２の抵抗素子の下を潜って前記第２の配線パターンの周囲を囲うように形成されているものである。

【0027】

また、本発明にかかる他の信号増幅回路は、配管内に配置された一対の検出電極で検出されて第１および第２の流量信号入力端子から入力された流量信号を、信号増幅回路で差動増幅した後にサンプルホールド回路でサンプリングすることにより、当該配管を流れる流体の流量を測定するとともに、当該信号増幅回路で得られた出力信号に基づいて、当該流量信号の異常を異常検出回路で検出する電磁流量計で用いられる前記信号増幅回路であって、一方の入力端子が前記第１の流量信号入力端子に接続され、他方の入力端子が前記第２の流量信号入力端子に接続され、前記流量信号を差動増幅して得られた増幅出力信号を出力端子から前記サンプルホールド回路と前記異常検出回路へ出力する、ＦＥＴ入力かつ１チップタイプの計装アンプと、前記第１の流量信号入力端子に非反転入力端子が接続され、反転入力端子が自己の出力端子に接続され、得られた出力信号を当該出力端子から前記異常検出回路へ出力するバッファアンプと、前記バッファアンプの出力端子に接続されて、前記第１の流量信号入力端子、当該バッファアンプの非反転入力端子、および前記計装アンプの前記一方の入力端子を結ぶ基板上の第１の配線パターンと、前記第２の流量信号入力端子および前記計装アンプの前記他方の入力端子を結ぶ基板上の第２の配線パターンとに対して、その周囲を囲うように当該基板上に形成されたガードリングパターンとを備えている。

【0028】

また、本発明にかかる上記他の信号増幅回路の一構成例は、前記計装アンプが、前記一方の入力端子が前記第１の流量信号入力端子と直接接続されるとともに、前記他方の入力端子が前記第２の流量信号入力端子と直接接続され、前記ガードリングパターンは、基板上に実装された計装アンプの下を潜って前記第１および前記第２の配線パターンの周囲を囲うように形成されているものである。

【発明の効果】

【0029】

本発明によれば、バッファアンプからの出力信号を流量測定に用いることなく、計装アンプにより流量信号を差動増幅して後段のサンプルホールド回路へ出力することができる。このため、バッファアンプと計装アンプとの役割を分離した上記回路構成により、バッファアンプのオフセット電圧ドリフトによる流量測定への影響を回避でき、このオフセット電圧ドリフトを抑制するためのカップリングコンデンサを省くことができる。

【0030】

したがって、従来のように、差動増幅回路の入力段にカップリングコンデンサを設ける必要がなくなり、これらカップリングコンデンサのマッチングミスに起因するＣＭＲＲの悪化を回避することができ、極めて良好なＣＭＲＲを実現することができる。また、差動増幅回路の入力段にカップリングコンデンサを設ける必要がないため、入力信号が異常値から正常復帰したとき、これらカップリングコンデンサにより、計装アンプの増幅出力信号の正常復帰が遅れることはなく、入力信号の正常復帰に応じて直ちに計装アンプの増幅出力信号も飽和状態から復帰させることができる。これにより、入力信号の正常復帰後、流量測定を極めて早期に再開することができ、電磁流量計の応答性能を改善することができる。

【図面の簡単な説明】

【0031】

【図1】第１の実施の形態にかかる電磁流量計の構成を示すブロック図である。

【図2】第１の実施の形態にかかる信号増幅回路を示す回路図である。

【図3】抵抗素子を利用したガードリングパターンの形成例である。

【図4】第２の実施の形態にかかる信号増幅回路を示す回路図である。

【図5】計装アンプを利用したガードリングパターンの形成例である。

【図6】従来の信号増幅回路である。

【図7】従来の電磁流量計の構成を示すブロック図である。

【図8】従来の差動増幅回路の入出力を示す信号波形図である。

【図9】図６の信号増増幅回路の動作を示す信号波形図である。

【発明を実施するための形態】

【0032】

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１の実施の形態にかかる電磁流量計１の信号増幅回路１２について説明する。図１は、第１の実施の形態にかかる電磁流量計の構成を示すブロック図である。図２は、第１の実施の形態にかかる信号増幅回路を示す回路図である。

【0033】

この電磁流量計１は、変換器１０と検出器２０とからなり、導電性を有する流体の流量を測定する機能を有している。
検出器２０には、流量測定の対象となる流体が流れる配管Ｐｅｘと、Ｐｅｘ内の流体を励磁するための励磁コイルＬｅｘとが設けられている。
変換器１０には、主な回路部として、励磁回路１１、信号増幅回路１２、異常検出回路１４、サンプルホールド回路１３、Ａ／Ｄ変換回路１５、制御回路（ＣＰＵ）１６、アナログ出力回路１７、デジタル出力回路１８、および電源回路１９が設けられている。これら回路部は、基板上に実装された電子部品と基板上に形成された配線パターンとから構成されている。

【0034】

測定時には、まず、検出器２０の配管Ｐｅｘ内を流れる流体の流れ方向に対して磁界発生方向が垂直となるよう配置された励磁コイルＬｅｘへ、極性が交互に切り替わる励磁電流を励磁回路１１から供給する。これにより、励磁コイルＬｅｘからの発生磁界と直交して配管Ｐｅｘ内に配置された一対の検出電極ＴＡ，ＴＢ間に起電力が生じ、この起電力は、２重シールド線２１を介して変換器１０の信号ケーブル接続用のコネクタＣＮ１に入力される。

【0035】

検出器２０と変換器１０とを接続する２重シールド線２１内には、一対のシールド線ＳＡ，ＳＢが収容されており、これらＳＡ，ＳＢ内の信号線Ａ，Ｂを介して、流量信号がＣＮ１のＴ１流量信号入力端子（第１の流量信号入力端子）、および、流量信号入力端子（第２の流量信号入力端子）Ｔ２に入力される。また、２重シールド線２１のシールドＣは、配管Ｐｅｘ内に配置された接地電極ＴＣに接続されているとともに、ＣＮ１を介して信号増幅回路１２の接地電位にも接続されている。

【0036】

信号増幅回路１２は、ＣＮ１のＴ１，Ｔ２から入力された流量信号を差動増幅して出力する。
この後、サンプルホールド回路１３は、信号増幅回路１２からの増幅出力信号をサンプリングし、Ａ／Ｄ変換回路１５は、このサンプリング結果をＡ／Ｄ変換する。

【0037】

制御回路１６は、Ａ／Ｄ変換回路１５で得られたＡ／Ｄ変換値を演算処理することにより、当該配管を流れる流体の流量計測値を計算し、アナログ出力回路１７またはデジタル出力回路１８から上位装置へ測定結果として通知する。
電源回路１９は、上位装置や外部電源から供給された電源から各種動作電源を生成して供給する。

【0038】

図２に示すように、信号増幅回路１２には、主な回路部として、バッファアンプＵ１，Ｕ２および計装アンプＵ３が設けられている。
バッファアンプ（第１のバッファアンプ）Ｕ１は、ＦＥＴ入力タイプのオペアンプからなり、非反転入力端子がＴ１に接続され、反転入力端子が自己の出力端子に接続され、得られた出力信号（第１の出力信号）Ｖ１を当該出力端子から異常検出回路１４へ出力する機能を有している。
バッファアンプ（第２のバッファアンプ）Ｕ２は、ＦＥＴ入力タイプのオペアンプからなり、非反転入力端子がＴ２に接続され、反転入力端子が自己の出力端子に接続され、得られた出力信号（第２の出力信号）Ｖ２を当該出力端子から異常検出回路１４へ出力する機能を有している。

【0039】

計装アンプＵ３は、工業用・測定用として広く用いられるインスツルメンテーションアンプなどの差動増幅器からなり、反転入力端子（−）が抵抗素子（第１の抵抗素子）Ｒ１を介してＴ１に接続され、非反転入力端子（＋）が抵抗素子（第２の抵抗素子）Ｒ２を介してＴ２に接続され、反転入力端子および非反転入力端子から入力された流量信号を差動増幅し、得られた増幅出力信号Ｖ３を、リファレンス端子（Ｒｅｆ）の電位を基準電位として、シングル・エンドで出力端子（Ｏｕｔ）から出力する機能を有している。

【0040】

また、Ｕ３は、Ｕ１，Ｕ２と同様に反転入力端子および非反転入力端子が、ＦＥＴ入力のタイプであり、入力インピーダンスが非常に高く、入力バイアス電流が非常に小さい。このため、Ｕ３の入力端子が（Ｒ１，Ｒ２を介して）Ｔ１，Ｔ２に接続されていても、前述したような低導電率流体測定時の流量信号の減衰が起きることはなく、また電気化学反応による検出電極への絶縁物の付着も抑えられている。
また、Ｕ３は、１チップタイプの計装アンプであり、製造工程で内部オペアンプおよび内部抵抗のマッチングが取られており、複数個のオペアンプと外付け抵抗とで計装アンプを構成した場合よりも、はるかに高いＣＭＲＲ特性を容易に得ることができる。

【0041】

Ｕ３の出力端子は、カップリングコンデンサＣ１の一端に接続されており、Ｃ１の他端は、抵抗素子Ｒ４を介して接地電位に接続されているとともに、サンプルホールド回路１３に接続されている。なお、Ｕ３のＲＧ端子間に接続されている抵抗素子Ｒ３は、Ｕ３における増幅率（ゲイン）を設定するための抵抗素子である。

【0042】

ガードリングパターン（第１のガードリングパターン）ＧＲ１は、Ｕ１の出力端子に接続されて、Ｔ１とＵ１の非反転入力端子とを結ぶ基板上の配線パターン（第１の配線パターン）Ｌ１に対して、その周囲を囲うように基板上に形成されている。
ガードリングパターン（第２のガードリングパターン）ＧＲ２は、Ｕ２の出力端子に接続されて、Ｔ２とＵ２の非反転入力端子とを結ぶ基板上の配線パターン（第２の配線パターン）Ｌ２に対して、その周囲を囲うように基板上に形成されている。

【0043】

ガードリングパターンは、高いインピーダンスの配線パターンの周囲を囲うように形成された、当該配線パターンと同電位であってかつ低いインピーダンスを持つ配線パターンである。このガードリングパターンにより、高インピーダンスの配線パターンの近くに形成されている他の配線パターンからの漏れ電流やノイズの影響、さらには基板の絶縁特性劣化の影響を抑制することができる。
図２において、Ｌ１，Ｌ２は、ともに高インピーダンスの配線パターンである。このため、Ｌ１，Ｌ２の周囲にＧＲ１，ＧＲ２を形成し、Ｌ１，Ｌ２と同電位で低インピーダンスを持つＵ１，Ｕ２の出力端子にＧＲ１，ＧＲ２を接続することにより、Ｌ１，Ｌ２をガードして他の配線パターンからの影響および基板の絶縁特性劣化の影響を抑制している。

【0044】

図３は、抵抗素子を利用したガードリングパターンの形成例であり、（ａ）は平面図、（ｂ）は正面図である。
Ｌ１，Ｌ２をＧＲ１，ＧＲ２でガードする際、Ｌ１，Ｌ２からＵ３へ接続される配線パターンをＧＲ１，ＧＲ２が横切る必要がある。この配線パターンには、図２に示すように、Ｕ３の入力端子にＲ１，Ｒ２が直列接続されている。したがって、基板ＰＣ上に実装されたＲ１，Ｒ２の下を潜るようにして、Ｒの下方の基板ＰＣ上にＧＲ１，ＧＲ２を形成すればよい。

【0045】

これにより、Ｕ３として表面実装タイプを用いた場合、Ｕ３のピン間にＧＲ１，ＧＲ２を通すことは、ピン間隔が狭くて困難であるが、Ｒ１，Ｒ２の下を通すことで、Ｌ１，Ｌ２の周囲にＧＲ１，ＧＲ２を容易に形成することができる。
このとき、Ｒ１，Ｒ２をＵ３の入力端子の直近に配置することにより、Ｌ１、Ｌ２と同様に高インピーダンスであるＵ３の入力端子に対しても、他の配線パターンからの影響および基板の絶縁特性劣化の影響を最小限に抑えることができる。

【0046】

また、Ｒ１，Ｒ２は入力保護用の抵抗素子であり、Ｕ３内部の入力保護用ダイオードと組み合わせることにより、過大な入力電圧によるＵ３の故障が防止できる。このとき、Ｒ１とＲ２の抵抗値のマッチングはＵ３のＣＭＲＲにはほとんど影響しない。ただし、Ｒ１とＲ２の抵抗値をあまり大きくすると、Ｒ１，Ｒ２が発生する熱雑音によりＵ３の出力電圧のＳ／Ｎ比が悪化するので、Ｒ１，Ｒ２は数ｋΩ程度以下にしておくのが望ましい。
なお、Ｕ３に過大入力電圧が印加される心配がない場合は、Ｒ１，Ｒ２を用いず、Ｔ１，Ｔ２をＵ３の反転入力端子と非反転入力端子に直接接続する場合には、Ｒ１，Ｒ２に代えてゼロΩのジャンパ抵抗を用いればよい。また、高周波ノイズ対策を兼ねて、Ｒ１，Ｒ２に代えてチョークコイルを用いてもよい。

【0047】

また、２重シールド線２１内のＳＡ，ＳＢのシールドは、それぞれＣＮ１を介してＧＲ１，ＧＲ２に接続されている。これにより、基板上のＬ１，Ｌ２だけでなく、ＳＡ，ＳＢ内の信号線Ａ，Ｂも、ガードリングパターンと同様の機能を発揮するそれぞれのシールドでガードすることができ、線間容量による流量信号の減衰や外部ノイズの影響を抑制することができる。

【0048】

［第１の実施の形態の動作］
次に、図２を参照して、本実施の形態にかかる信号増幅回路１２の動作について説明する。
ＣＮ１のＴ１，Ｔ２間に入力された流量信号は、Ｒ１，Ｒ２を介してＵ３の非反転入力端子および反転入力端子に入力されて差動増幅され、Ｃ１を介してサンプルホールド回路１３へ出力される。
また、ＣＮ１のＴ１，Ｔ２間に入力された流量信号は、Ｕ１およびＵ２でバッファリングされて、その出力信号Ｖ１，Ｖ２が異常検出回路１４へ出力される。

【0049】

これにより、Ｕ１，Ｕ２からのＶ１，Ｖ２を流量測定に用いることなく、Ｕ３により流量信号を差動増幅して後段のサンプルホールド回路１３へ出力することができる。
このため、Ｕ１，Ｕ２とＵ３との役割を分離した上記回路構成により、Ｕ１，Ｕ２のオフセット電圧ドリフトによる流量測定への影響を回避でき、このオフセット電圧ドリフトを抑制するためのカップリングコンデンサを省くことができる。

【0050】

したがって、従来のように、差動増幅回路の入力段にカップリングコンデンサを設ける必要がなくなり、これらカップリングコンデンサのマッチングミスに起因するＣＭＲＲの悪化を回避することができ、極めて良好なＣＭＲＲを実現することができる。特に、Ｕ３として用いる１チップタイプの計装アンプは、製造工程で内部オペアンプおよび内部抵抗のマッチングが取られており、複数個のオペアンプと外付け抵抗とで計装アンプを構成した場合よりも、はるかに高いＣＭＲＲ特性を容易に得ることができる。また、入力保護用抵抗Ｒ１，Ｒ２のミスマッチングもほとんどＣＭＲＲには影響しない。さらにＲ１，Ｒ２を数ｋΩ程度以下にしておくことで、Ｒ１，Ｒ２の熱雑音がＵ３の出力信号のＳ／Ｎ比を悪化させることもない。

【0051】

また、差動増幅回路の入力段にカップリングコンデンサを設ける必要がないため、入力信号が異常値から正常復帰しても、これらカップリングコンデンサにより、Ｕ３の増幅出力信号の正常復帰が遅れることはなく、入力信号の正常復帰に応じて直ちにＵ３の増幅出力信号も飽和状態から復帰させることができる。これにより、入力信号の正常復帰後、流量測定を極めて早期に再開することができ、電磁流量計１の応答性能を改善することができる。さらに、入力信号の正常復帰に応じて直ちにＵ３の増幅出力信号も飽和状態から復帰できることから、Ｕ３のゲインを高くすることができ、後段の増幅回路（図６のＵ１４）を省くこともできる。

【0052】

また、Ｕ３は、反転入力端子および非反転入力端子がＦＥＴ入力タイプであり、入力インピーダンスが非常に高いので、入力信号を減衰させてしまうことはない。さらに、バイアス電流が非常に小さいため、検出電極ＴＡ，ＴＢと流体界面との間での電気化学反応による絶縁物の生成も抑えられる。
この際、Ｌ１，Ｌ２が高インピーダンスとなるが、ＧＲ１，ＧＲ２によりガードされるため、他の配線パターンからの影響および基板の絶縁特性劣化の影響を抑えることができる。また、Ｒ１，Ｒ２をＵ３の入力端子の直近に配置することにより、Ｌ１、Ｌ２と同様に高インピーダンスであるＵ３の入力端子に対しても、他の配線パターンからの影響および基板の絶縁特性劣化の影響を最小限に抑えることができる。

【0053】

［第２の実施の形態］
次に、図４を参照して、本発明の第２の実施の形態にかかる電磁流量計１の信号増幅回路１２について説明する。図４は、第２の実施の形態にかかる信号増幅回路を示す回路図である。
第１の実施の形態では、Ｕ１，Ｕ２からなる２つのバッファアンプを用いて、流量信号を異常検出回路１４へ出力する場合を例として説明した。本実施の形態では、Ｕ２に代えてＵ３の増幅出力信号を異常検出回路１４へ出力する場合について説明する。

【0054】

本実施の形態では、図４に示すように、Ｕ２が省かれており、ＣＮ１のＴ２がＵ３の非反転入力端子に接続されている。ここでは、入力保護用抵抗Ｒ１，Ｒ２が省かれているが、図２に示すように、Ｒ１，Ｒ２を挿入してもよい。
また、Ｕ３の増幅出力信号Ｖ３が、異常検出回路１４へ出力されている。なお、Ｖ３は、Ｕ２の出力信号Ｖ２（Ｕ１の出力信号Ｖ１）に比較して振幅が大きいため、異常検出回路１４側で抵抗分割などにより振幅を調整すればよい。あるいは、Ｕ１の出力信号Ｖ１とＵ３の増幅出力信号Ｖ３をＡ／Ｄ変換した後、制御回路１６で異常を判断してもよい。

【0055】

また、Ｔ１と、Ｕ１の非反転入力端子と、Ｕ３の反転入力端子とを結ぶ配線パターンＬ３、および、Ｔ２とＵ３の反転入力端子とを結ぶ配線パターンＬ４を、共通のガードリングＧＲでガードされている。この際、入力信号レベルのＴ１，Ｔ２間の電位差は、最大でも数ミリボルトであるため、Ｌ３，Ｌ４をＧＲで共通にガードしても、ほとんど問題はない。

【0056】

図５は、計装アンプを利用したガードリングパターンの形成例であり、（ａ）は平面図、（ｂ）は正面図である。
Ｌ３，Ｌ４をＧＲで共通ガードする際、Ｕ３のピン間を通す必要があるが、Ｕ３として表面実装タイプを用いる場合、ピン間隔が狭くてＧＲを通すことができない。したがって、基板ＰＣ上に実装されたＵ３の下を潜るようにして、Ｕ３の下方の基板ＰＣ上にＧＲを形成すればよい。特に、計装アンプの多くは、入力側と出力側の端子が、左右のピン列に分離してピンアサインされており、これを利用して、入力側のピン列をＧＲで囲めばよい。これにより、全ての高インピーダンス配線パターンＬ３，Ｌ４の周囲にＧＲを形成することができるので、Ｕ３の入力端子も含めて、他の配線パターンからの影響および基板の絶縁特性劣化の影響を抑えることができる。

【0057】

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

【符号の説明】

【0058】

１…電磁流量計、１０…変換器、１１…励磁回路、１２…信号増幅回路、１３…異常検出回路、１４…サンプルホールド回路、１５…Ａ／Ｄ変換回路、１６…制御回路、１７…アナログ出力回路、１８…デジタル出力回路、１９…電源回路、２０…検出器、２１…２重シールド線、Ｕ１…バッファアンプ（第１のバッファアンプ）、Ｕ２…バッファアンプ（第２のバッファアンプ）、Ｕ３…計装アンプ、Ｒ１…抵抗素子（第１の抵抗素子）、Ｒ２…抵抗素子（第２の抵抗素子）、ＣＮ１…コネクタ、ＧＲ１…ガードリングパターン（第１のガードリングパターン）、ＧＲ２…ガードリングパターン（第２のガードリングパターン）、ＧＲ…ガードリングパターン、ＳＡ，ＳＢ…シールド線、Ａ，Ｂ…信号線、Ｃ…シールド、Ｌ１…配線パターン（第１の配線パターン）、Ｌ２…配線パターン（第２の配線パターン）、Ｐｅｘ…配管、Ｌｅｘ…励磁コイル、ＴＡ，ＴＢ…検出電極、ＴＣ…接地電極、Ｔ１…流量信号入力端子（第１の流量信号入力端子）、Ｔ２…流量信号入力端子（第２の流量信号入力端子）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】