特許 5998381 半導体記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5998381

(24)【登録日】2016年9月9日

(45)【発行日】2016年9月28日

(54)【発明の名称】半導体記憶装置

(51)【国際特許分類】

   G11C 15/04 20060101AFI20160915BHJP

【ＦＩ】

   G11C15/04 631E

【請求項の数】13

【全頁数】25

(21)【出願番号】特願2012-105558(P2012-105558)

(22)【出願日】2012年5月6日

(65)【公開番号】特開2013-235620(P2013-235620A)

(43)【公開日】2013年11月21日

【審査請求日】2015年4月30日

(73)【特許権者】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(74)【代理人】

【識別番号】100082876

【弁理士】

【氏名又は名称】平山 一幸

(72)【発明者】

【氏名】羽生 貴弘

(72)【発明者】

【氏名】松永 翔雲

(72)【発明者】

【氏名】鬼沢 直哉

(72)【発明者】

【氏名】ガウデット，ヴィンセント

【審査官】 塩澤 如正

(56)【参考文献】

【文献】 特開平０７−０１４３９１（ＪＰ，Ａ）

【文献】 特開平０２−３０８４９９（ＪＰ，Ａ）

【文献】 特開平０３−２１２８９６（ＪＰ，Ａ）

【文献】 特開平０６−３３３３９５（ＪＰ，Ａ）

【文献】 特開２０１３−０３７７５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １５／０４

(57)【特許請求の範囲】

【請求項1】

レジスタとコンパレータとモード制御部とを含んで構成される入力制御部と、前記入力制御部に接続される連想メモリブロックと、
を含み、
前記連想メモリブロックの各ワード回路は、前記入力制御部の第１のサーチラインに接続されるｋビットの第１段サブワード回路と、前記入力制御部の第２のサーチラインに接続されるｎ−ｋビット（ここで、ｎ−ｋ＞ｋである）の第２段サブワード回路と、前記第１段サブワード回路と前記第２段サブワード回路とを接続するセグメント化回路と、を備え、
前記第２段サブワード回路は、分割されたサブ−サブワード回路と、前記サブ−サブワード回路のそれぞれに接続されるローカル一致回路と、前記サブ−サブワード回路全体のグローバル一致回路とからなり、
前記サブ−サブワード回路のそれぞれには、前記入力制御部から検索ワードが並列に送出され、前記検索ワードと前記サブ−サブワード回路のそれぞれにおいて記憶されているワードとの一致が前記ローカル一致回路で判定され、
前記ローカル一致回路の全ての出力は、前記グローバル一致回路に入力される、半導体記憶装置。

【請求項2】

前記サブ−サブワード回路はｋビットである、請求項１に記載の半導体記憶装置。

【請求項3】

前記入力制御部は、高速モード及び低速モードで動作する、請求項１又は２に記載の半導体記憶装置。

【請求項4】

前記入力制御部は、前記第１段サブワードが検索ワードと一致しないと判定した場合には、異なる入力に対して連続的に一致動作を続けるように前記高速モードで動作する、請求項３に記載の半導体記憶装置。

【請求項5】

前記入力制御部は、前記第１段サブワードが検索ワードと一致すると判定した場合には、前記低速モードで動作する、請求項３又は４に記載の半導体記憶装置。

【請求項6】

前記連想メモリブロックの検索において、各ワード回路は次の検索を行う前にマッチ線が充電され、前記ワード回路内において一致したマッチ線だけが、前記ワード回路内で生成された局所的制御信号により充電される、請求項１〜５の何れかに記載の半導体記憶装置。

【請求項7】

前記連想メモリブロックの検索において、各ワード回路は次の検索を行う前にマッチ線が充電され、前記ワード回路のグローバル一致回路の動作の後で前記ワード回路のマッチ線が充電される、請求項１〜５の何れかに記載の半導体記憶装置。

【請求項8】

前記ローカル一致回路は、ワード毎に非同期又は同期して制御される、請求項１〜７の何れかに記載の半導体記憶装置。

【請求項9】

前記入力制御部は、同期信号又は非同期信号により駆動される、請求項１〜８の何れかに記載の半導体記憶装置。

【請求項10】

前記連想メモリブロックは、２値の連想メモリセルからなる、請求項１〜９の何れかに記載の半導体記憶装置。

【請求項11】

前記連想メモリブロックは、３値の連想メモリセルからなる、請求項１〜９の何れかにに記載の半導体記憶装置。

【請求項12】

前記ワード回路は、自律事前充電回路を含んで構成されている、請求項６又は７に記載の半導体記憶装置。

【請求項13】

前記ローカル一致回路を、ワード毎に非同期で制御し、
検索ワードと記憶されているワードの一致を判定する一致操作の後で、一致したワードのマッチラインを、局所的制御信号により自律事前充電し、自律事前充電における遅延時間Ｔ_ＰＡを、前記連想メモリブロックのサイクルタイムＴ_ＣＡに影響しないように動作させる、請求項８に記載の半導体記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体記憶装置及びその駆動方法に関する。さらに、詳しくは、本発明は、高速でかつ低消費電力で動作する、半導体記憶装置及びその駆動方法に関する。

【背景技術】

【0002】

半導体メモリの一種である連想メモリ（Content-Addressable Memory、以下、ＣＡＭと略す。）は、高速かつ低電力な機能メモリとして使用されている。ＣＡＭは、入力される検索ワードを記憶されたワードと比較するルックアップテーブルの機能を有しており、ＣＡＭは、完全に並列で等しい検索方法で一致したワードを高速で出力する。

【0003】

ＣＡＭは、パラメトリック曲線の抽出（非特許文献１参照）、デジタル画像処理変換の特徴抽出法で用いられるハフ（Hough）変換（非特許文献２参照）、データ圧縮のアルゴリズムの一種であるLempel-Ziv変換（非特許文献３参照）、人体通信の制御装置（非特許文献４参照）、周期事象発生器（非特許文献５参照）、キャッシュメモリ（非特許文献６参照）、ウィルス検出用プロセッサ（非特許文献７参照）等に使用されている。

【0004】

現在では、ＣＡＭは、主としてネットワークルータやネットワークスイッチのパケット制御に用いられている（非特許文献８〜１１参照）。

【0005】

図１８は、従来のＣＡＭの構成を示すブロック図である。図１８に示すように、従来のＣＡＭ１００は、入力制御部１０２と、記憶領域であるワードブロック１０３と、符号器１０４を含んで構成されている。検索ワードは、サーチライン（Search Line、以下、ＳＬと略す。）から記憶されているワードブロック（テーブルとも呼ぶ。）１０３に送出される。ＣＡＭ１００中のビット数は通常３６から１４４ビットである。典型的なＣＡＭ１００中のワードブロックの数は数百から３万２千位である。各入力又はワード回路は、数ダースのＣＡＭセルを含んでいる。各ワードブロック１０３は、検索ワードと記憶されたワードが一致しているか又は不一致であるかを示すマッチライン（Match Line、以下、ＭＬと略す。）を有している。

【0006】

入力される検索ビットに伴う各ＣＡＭセルにおける比較の結果は、ＣＡＭセルに付属してマッチライン（ＭＬ）に接続されるパストランジスタのオフかオンかにより決定される。ＭＬは符号器１０４に接続されている。符号器１０４は、ＭＬが一致した状態にある２値の一致した場所（アドレス）を生成する。

【0007】

ワードブロック又はワード回路は、通常、ダイナミック論理で構成されており（非特許文献１２参照）、ＮＯＲ型（非特許文献１２参照）又はＮＡＮＤ型（非特許文献１３〜１５参照）の構造に分類されている。

【0008】

ＮＯＲ型のワード回路において、ＮＯＲ型のＣＡＭセルのパストランジスタはＭＬと接地ライン（グランドラインとも呼ばれている。）との間に並列に接続されているので、ワード回路は高速で動作する。ＣＡＭでは記憶されているワードの殆どが入力の検索ワードと不一致であるので、殆どのワード回路は不一致の状態である。このため、不一致のワード回路は、ＮＯＲ型のセル中のＭＬ容量を高頻度で放電することになり、大きな電力を消費する。

【0009】

上記ＮＯＲ型のＣＡＭセルは高速であるが、消費電力が大きい。このため、雑音耐性を有しＭＬの消費電力を低減するために、低電圧化の試みとして電流駆動型の回路が提案されている（非特許文献１６及び１７参照）。

【0010】

一方、ＮＡＮＤ型のＣＡＭセルは、ＮＡＮＤ型のワード回路において、パストランジスタがＭＬと接地ラインとの間に直列に接続されているので、ワード回路は中速で動作する。一致したワード回路だけがＭＬ容量を放電するので、ＮＡＮＤ型のワード回路は、ＮＯＲ型のワード回路に比較して、消費電力は低下する。

【0011】

上記ＮＡＮＤ型のＣＡＭセルは、消費電力が小さいが、中速である。このため、ＮＡＮＤ型のＣＡＭセルのスループットを増大させるために、ＰＦ−ＣＤＰＤ（pseudo-footless clock-and-data precharged dynamic）ゲートという回路が提案されている（非特許文献１４及び１５参照）。

【0012】

従来の同期式のＣＡＭでは、次に検索されるワードは、現在の検索が完了してから有効にされる。一致動作の最悪の場合の遅延時間は、通常はワードのビット数に比例するので、従来の同期式のＣＡＭのスループットは、ＣＡＭのワードのビット数によって制限される。

【0013】

ＣＡＭは数百以上のワードを記憶するメモリセルと入力データ間の検索を並列に行い、一致ワードのアドレスを出力する。従来の同期式のＣＡＭでは、全体をクロック信号で一括制御しており、その速度はワード回路のビット長による全体遅延で決定されていた。インターネットの次世代プロトコル（通信手順）であるＩＰｖ６においてはそのワードのビット長は１４４ビット以上にも達し、ＣＡＭの速度を低下させる要因となっている。さらに、近年のネットワークトラフィックの増加により、記憶すべきエントリ数も増え、消費電力が増大している。

【0014】

従来のＣＡＭワード回路方式として、低電力化のためのワード回路のセグメント化手法が知られている。この手法では、ワード回路のセグメント化により、初めに先頭の数ビットの検索を行い、一致及び不一致を判定し、残りの大半の部分のワード回路の動作を停止させることで、低電力化を図っていた。しかし、この方法では、セグメント間にセンスアンプなどを追加する必要があり、遅延が増大する要因となっていた。このワード回路全体の遅延は、各セグメントの遅延と各々のセンスアンプの遅延の合計で決定される。

【0015】

このセグメント化手法における低電力化効果を保ちつつ、高速動作を実現する方法として、アーキテクチャレベルでは、ＣＡＭセルのスループットを増大させるために、パイプラインを用いた回路が提案されている（非特許文献１８、１９参照）。

【先行技術文献】

【特許文献】

【0016】

【特許文献1】特開２００６−２３６５１５

【非特許文献】

【0017】

【非特許文献1】M. Meribout, T. Ogura, and M. Nakanishi, “On using the CAM concept for parametric curve extraction,” IEEE Transactions on Image Processing, vol.9, no.12, pp.2126-2130, Dec. 2000

【非特許文献2】M. Nakanishi and T. Ogura, “A real-time CAM-based Hough transform algorithm and its performance evaluation,” in Proc. 13th International Conference on Pattern Recognition, 1996, vol.2, pp.516-521, Aug.1996

【非特許文献3】D. J. Craft, “A fast hardware data compression algorithm and some algorithmic extensions,” IBM Journal of Research and Development, vol.42, no.6, pp.733-746, Nov. 1998

【非特許文献4】S. Choi, S.-J. Song, K. Sohn, H. Kim, J. Kim, N. Cho, J.-H. Woo, J. Yoo, and H.-J. Yoo, “A 24.2-mW dual-mode human body communication controller for body sensor network,” in Proc. 32nd European Solid-State Circuits Conference, 2006, pp.227-230, Sept. 2006

【非特許文献5】S. Choi, K. Sohn, J. Kim, J. Yoo, and H.-J. Yoo, “A TCAM-based periodic event generator for multi-node management in the body sensor network,” in Proc. Asian Solid-State Circuits Conference, 2006, pp.307-310, Nov. 2006

【非特許文献6】P.-F. Lin and J. Kuo, “A 1-V 128-kb four-way set-associative cmos cache memory using wordline-oriented tag-compare (WLOTC) structure with the content-addressable-memory (CAM) 10-transistor tag cell,” IEEE Journal of Solid-State Circuits, vol.36, no.4, pp.666-675, Apr. 2001

【非特許文献7】C.-C. Wang, C.-J. Cheng, T.-F. Chen, and J.-S. Wang, “An adaptively dividable dual-port bitcam for virus-detection processors in mobile devices,” IEEE Journal of Solid-State Circuits, vol.44, no.5, pp.1571-1581, May 2009

【非特許文献8】N.-F. Huang, K.-B. Chen, and W.-E. Chen, “Fast and scalable multi-TCAM classification engine for wide policy table lookup,” in Proc.19th International Conference on Advanced Information Networking and Applications, 2005, vol.1, pp.792-797, March 2005

【非特許文献9】M. Kobayashi, T. Murase, and A. Kuriyama, “A longest prefix match search engine for multi-gigabit IP processing,” in IEEE International Conference on Communications, 2000, vol.3, pp.1360-1364, 2000

【非特許文献10】Y. Tang, W. Lin, and B. Liu, “A TCAM index scheme for IP address lookup,” in Proc. First International Conference on Communications and Networking in China, pp.1-5, Oct. 2006

【非特許文献11】N.-F. Huang, W.-E. Chen, J.-Y. Luo, and J.-M. Chen, “Design of multifield IPv6 packet classifiers using ternary CAMs,” in Proc. Global Telecommunications Conference, 2001, vol.3, pp.1877-1881, 2001

【非特許文献12】K. Pagiamtzis and A. Sheikholeslami, “Content-addressable memory (CAM) circuits and architectures: a tutorial and survey,” IEEE Journal of Solid-State Circuits, vol.41, no.3, pp.712-727, March 2006

【非特許文献13】F. Shafai, K. Schultz, G. Gibson, A. Bluschke, and D. Somppi, “Fully parallel 30-MHz, 2.5-Mb CAM,” IEEE Journal of Solid-State Circuits, vol.33, no.11, pp.1690-1696, Nov. 1998

【非特許文献14】H.-Y. Li, C.-C. Chen, J.-S. Wang, and C. Yeh, “An AND-type matchline scheme for high-performance energy-efficient content addressable memories,” IEEE Journal of Solid-State Circuits, vol.41, no.5, pp.1108-1119, May 2006

【非特許文献15】C.-C. Wang, J.-S. Wang, and C. Yeh, “High-speed and low-power design techniques for TCAM macros,” IEEE Journal of Solid-State Circuits, vol.43, no.2, pp.530-540, Feb. 2008

【非特許文献16】I. Arsovski, T. Chandler, and A. Sheikholeslami, “A ternary content addressable memory (TCAM) based on 4T static storage and including a current-race sensing scheme,” IEEE Journal of Solid-State Circuits, vol.38, no.1, pp.155-158, Jan. 2003

【非特許文献17】I. Arsovski and A. Sheikholeslami, “A mismatch-dependent power allocation technique for match-line sensing in content-addressable memories,” IEEE Journal of Solid-State Circuits, vol.38, no. 11, pp.1958-1966, Nov. 2003

【非特許文献18】K. Pagiamtzis and A. Sheikholeslami, “Pipelined Match-Lines and Hierarchical Search-Lines for Low-Power Content-Addressable Memories,” IEEE Custom Integrated Circuits Conference, pp. 383-386, 2003

【非特許文献19】K. Pagiamtzis and A. Sheikholeslami, “A low-power content-addressable memory (CAM) using pipelined hierarchical search scheme,” IEEE Journal of Solid-State Circuits, vol.39, no.9, pp.1512-1519, Sept. 2004

【非特許文献20】C. Zukowski and S.-Y. Wang, “Use of selective precharge for low-power on the match lines of content-addressable memories,” in Proc. International Workshop on Memory Technology, Design and Testing, 1997, pp.64-68, Aug. 1997

【非特許文献21】S. Baeg, “Low-power ternary content-addressable memory design using a segmented match line,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 55, no. 6, pp. 1485 -1494, July 2008.

【非特許文献22】S. Choi, K. Sohn, and H.-J. Yoo, “A 0.7-fJ/bit/search 2.2-ns search time hybrid-type TCAM architecture,” IEEE Journal of Solid-State Circuits, vol. 40, no.1, pp.254-260, Jan. 2005

【非特許文献23】C.-S. Lin, J.-C. Chang, and B.-D. Liu, “A low-power precomputation-based fully parallel content-addressable memory,” IEEE Journal of Solid-State Circuits, vol.38, no.4, pp.654-662, Apr. 2003

【非特許文献24】P.-T. Huang and W. Hwang, “A 65 nm 0.165 fJ/bit/search 256×144 TCAM macro design for IPv6 lookup tables,” IEEE Journal of Solid-State Circuits, vol.46, no.2, pp.507-519, Feb. 2011

【非特許文献25】S. Hanzawa, T. Sakata, K. Kajigaya, R. Takemura, and T. Kawahara, “A large-scale and low-power CAM architecture featuring a one-hot-spot block code for IP-address lookup in a network router,” IEEE Journal of Solid-State Circuits, vol.40, no.4, pp.853-861, April 2005

【発明の概要】

【発明が解決しようとする課題】

【0018】

従来の、ＣＡＭを低電力化するためのワード回路におけるセグメント化手法では、遅延時間が増大し高速で動作しなかった。

【0019】

上記のセグメント化手法における低電力化効果を保ちつつ、高速動作を実現するパイプラインを用いる手法では、各セグメント間に挿入されるパイプラインレジスタによる消費電力の増加が非常に大きいことと、パイプラインレジスタを設けることによるチップ面積の増加が生じていた。

【0020】

特許文献１に開示されたメモリを２重にする方式では、メモリが２倍必要であるため、面積及び消費電力における増加が非常に大きい。

【0021】

本発明は、上記課題に鑑み、遅延時間が短く、低消費電力で動作する半導体記憶装置を提供することを目的とする。

【課題を解決するための手段】

【0022】

上記目的を達成するため、本発明の半導体記憶装置は、
レジスタとコンパレータとモード制御部とを含んで構成される入力制御部と、入力制御部に接続される連想メモリブロックと、を含み、
連想メモリブロックの各ワード回路は、入力制御部の第１のサーチラインに接続されるｋビットの第１段サブワード回路と、入力制御部の第２のサーチラインに接続されるｎ−ｋビット（ここで、ｎ−ｋ＞ｋである）の第２段サブワード回路と、第１段サブワード回路と第２段サブワード回路とを接続するセグメント化回路と、を備え、
第２段サブワード回路は、分割されたサブ−サブワード回路と、サブ−サブワード回路のそれぞれに接続されるローカル一致回路と、サブ−サブワード回路全体のグローバル一致回路とからなり、
サブ−サブワード回路のそれぞれには、入力制御部から検索ワードが並列に送出され、検索ワードとサブ−サブワード回路のそれぞれにおいて記憶されているワードとの一致がローカル一致回路で判定され、
ローカル一致回路の全ての出力は、グローバル一致回路に入力される。

【0023】

上記構成において、好ましくは、サブ−サブワード回路はｋビットである。
上記構成において、好ましくは、入力制御部は高速モード及び低速モードで動作する。
上記構成において、好ましくは、入力制御部は、第１段サブワードが検索ワードと一致しないと判定した場合には、異なる入力に対して連続的に一致動作を続けるように高速モードで動作する。
上記構成において、好ましくは、入力制御部は、第１段サブワードが検索ワードと一致すると判定した場合には、低速モードで動作する。
上記構成において、好ましくは、連想メモリブロックの検索において、各ワード回路は次の検索を行う前にマッチ線が充電され、ワード回路内において一致したマッチ線だけが、ワード回路内で生成された局所的制御信号により充電される。
上記構成において、好ましくは、連想メモリブロックの検索において、各ワード回路は次の検索を行う前にマッチ線が充電され、ワード回路のグローバル一致回路の動作の後でワード回路のマッチ線が充電される。
上記構成において、好ましくは、ローカル一致回路はワード毎に非同期又は同期して制御される。
上記構成において、好ましくは、入力制御部は同期信号又は非同期信号により駆動される。
上記構成において、好ましくは、連想メモリブロックは、２値の連想メモリセル又は３値の連想メモリセルからなる。
上記構成において、好ましくは、ワード回路は自律事前充電回路を含んで構成される。

【0025】

上記構成において、好ましくは、ローカル一致回路を、ワード毎に非同期で制御し、検索ワードと記憶されているワードの一致を判定する一致操作の後で、一致したワードのマッチラインを、局所的制御信号により自律事前充電し、自律事前充電における遅延時間Ｔ_ＰＡを、連想メモリブロックのサイクルタイムＴ_ＣＡに影響しないように動作させる。

【発明の効果】

【0026】

本発明によれば、ワード単位での独立制御に基づく高速かつ低電力のＣＡＭを提供することができる。つまり、従来の同期式のＣＡＭにおける、最悪のケースとも言うべきワード回路の全体遅延ではなく、セグメント化された先頭の部分ワード回路における小さな部分遅延によって検索動作のサイクル時間が決定され、従来式のＣＡＭよりも高速動作が可能である。

【0027】

さらに、ワード回路実現手法として、ワード単位での独立動作のために非同期式制御方式を用いることで、パイプラインレジスタなどを利用せず、クロック信号による消費電力を低減すると同時に、最悪遅延によらない回路実現が可能となる。もちろん、ワード単位での独立動作のために同期式回路でも実現可能である。本発明に基づくワード回路をセグメント化することにより、従来から知られているセグメント化手法での低電力化効果も併せ持っている。

【図面の簡単な説明】

【0028】

【図1】本発明の半導体記憶装置の構成を示すブロック図である。

【図2】ｍ＝１としたときの入力制御部の構成を示すブロック図である。

【図3】高速モードで動作する入力制御部とＣＡＭブロックのタイムチャートである。

【図4】低速モードで動作する入力制御部とＣＡＭブロックのタイムチャートである。

【図5】プリチャージのブロック図である。

【図6】一致の場合のブロック図である。

【図7】不一致の場合のブロック図である。

【図8】２値のＮＡＮＤ型のＣＡＭセルの回路図である。

【図9】本発明の位相オーバラップ処理に基づく自律制御によるワード回路のブロック図である。

【図10】図９の自律制御によるワード回路の動作を説明するタイムチャートである。

【図11】同期型のワード回路のブロック図である。

【図12】図１１の動作を説明するタイムチャートである。

【図13】本発明のＣＡＭのワード回路を示す回路図である。

【図14】図１３のワード回路の動作を示すタイムチャートである。

【図15】本発明の最小加工寸法が９０ｎｍのＣＡＭについて、シミュレーションの結果を示すタイミングチャートである。

【図16】本発明の自律制御をしたＣＡＭと比較例のＣＡＭのサイクル時間を比較した図である。

【図17】ＴＣＡＭの回路図である。

【図18】従来のＣＡＭの構成を示すブロック図である。

【発明を実施するための形態】

【0029】

以下、図面を参照しながら本発明の実施形態を具体的に説明する。
（ワード重畳型検索）
図１は、本発明のワード重畳型検索（Word Overlapped Search、以下、ＷＯＳ方法と略称する。）を用いた半導体記憶装置１の構成を示すブロック図である。
図１に示すように、本発明の半導体記憶装置１は、ＣＡＭブロック２と入力制御部３を含んで構成されている。本発明の半導体記憶装置１は、連想メモリであり、ＣＡＭ（Content-Addressable Memoryの略記号）とも呼ばれる。
ＣＡＭブロック２は、ｎビットのワードを記憶する複数のワード（ｗ語）のワードブロック４を含んでいて、自律制御又は同期制御により動作する。
ワードブロック４は、小さなｋビットのサブワード４ａとこのｋビットのサブワード４ａに接続されるセグメント化回路５と、セグメント化回路５の出力側に接続される後段の（ｎ−ｋ）ビットのサブワード４ｂとから構成されている。つまり、ワードブロック４は、小さなｋビットのサブワード４ａと後段の大きな（ｎ−ｋ）ビットのサブワード４ｂとが、セグメント化回路５を介して分割されている。ｋビットのサブワード４ａは、入力制御部３のＳＬ１（サーチライン１）に接続されている。ｎ−ｋビットのサブワード４ｂは、入力制御部３のＳＬ２（サーチライン２）に接続されている。

【0030】

このような分割方法は、後のワードブロック４の稼働率を減少させるために使用されている（非特許文献２０、２１）。

【0031】

ワードとしては、２値を記憶させるｂｉｎａｒｙＣＡＭ（以下、ＢＣＡＭと略称する。）又は３値を記憶させるｔｅｒｎａｒｙＣＡＭ（以下、ＴＣＡＭと略称する。）に適用可能である。以下の説明では、特に断らない限り半導体記憶装置１は、ＢＣＡＭとして説明する。

【0032】

半導体記憶装置１において、大部分の記憶されているワードが、一致動作により入力される検索ワードの最初の数ビットの検索で不一致となる。記憶されているワードが、一様乱数分布を有していると仮定する。最初のｋビットの検索で一致する確率は、下記（１）式で与えられる。

【0033】

【数1】

【0034】

最初のｋビットの検索の後で、大部分の不一致のワードブロック４は使用されない。スループットを増大させるために、本発明では使用されないブロックを使用する。本発明の半導体記憶装置１では、検索するワードは、全部のワードブロック４の長い遅延時間（Ｔ_ｓｌｏｗ）よりも第１のセグメントの短い遅延時間（Ｔ_１ｓｔ）に基づく速度で処理する。つまり、最初のｋビットの検索が済むと同時に、次にｋビットのサブワード４ａが入力される。続くｋビットのサブワードが異なる限り、検索ワードは、短い遅延時間（Ｔ_１ｓｔ）に基づく速度で使用していないで異なるワードブロック４に割り当てられる。
続くサブワードが同じであることが判明した場合、次の検索は、両方のセグメントにおいて現在の検索が完了したときに実行される。

【0035】

このため、本発明の検索方法では、平均検索時間Ｔ_ＳＡは、下記（２）式で与えられる。

【0036】

【数2】

【0037】

ここで、ｍは、比較される後段のサブワード数である。

【0038】

入力データのスケジューリングは、同期的に動作する入力制御部３により制御される。

【0039】

図２は、ｍ＝１としたときに入力制御部３の構成を示すブロック図である。
入力制御部３は、レジスタ１２〜１４と、ｋビットのコンパレータ１６と、モード制御部１８とを含んで構成されている。コンパレータ１６は比較回路や比較器とも呼ばれる。モード制御部１８は、高速及び低速の二つのモードで動作する。入力制御部３は、同期回路方式で設計されている。この方法は、検索ワードをＣＡＭブロック２中で検索する前に処理するので、事前計算法に分類される（非特許文献２０、２１）。

【0040】

検索ワードは、ｋビットのサブワード４ａとｎ−ｋビットのサブワード４ｂに分割される。同じ第１のセグメントに一致する連続したｋビットのサブワード４ａを調べるために、これらのサブワードは、コンパレータ１６で比較される。これらのサブワードが同じでない場合には、入力制御部３は、Ｔ_１ｓｔという時間で検索ワードをＣＡＭブロック２に送出する。

【0041】

図３は、高速モードで動作する入力制御部３とＣＡＭブロック２のタイムチャートである。
図３に示すように、入力制御部３は、ｋビットのサブワード（Ｄ１）４ａと、ｎ−ｋビットのサブワード（Ｄ２）４ｂを、それぞれ異なるサイクルにＳＬ１ラインとＳＬ２ラインに送出する。
最初に、Ｄ１_１がｋビットの第１のセグメント（ＭＬ１_０）に一致し、一致した結果はセグメント化回路５に記憶（ストア）される。 ２番目に、Ｄ２_１がｎ−ｋビットのサブワード４ｂがｋビットの後のセグメント（ＭＬ２_０）に一致する。同時に、Ｄ１_２が別の最初のセグメント（ＭＬ１_０）中で処理される。連続したサブワードＤ１が異なる場合、この別の最初のセグメントは、一つ前の一致動作の際に不一致と判定されているため、ワード回路の内部状態がそのまま保持されている。一致動作とは、検索するワードと記憶されているワードの一致を判定する操作である。この操作を行う回路が一致回路である。このため、異なる入力に対して連続的に一致動作を続けることが可能となる。連続したＤ１が同じ場合には、入力制御部３は低速モードで動作する。

【0042】

図４は、低速モードで動作する入力制御部３とＣＡＭブロック２のタイムチャートである。
各ワード回路は、一度一致と判定されるとＭＬが放電されるため、次の検索、つまり、一致動作を行う前にＭＬを事前充電する必要がある。連続したＤ１が同じ場合、同じワード回路においてＭＬが放電されることになり、前段と後段のセグメントにおける一致動作が完了し、ＭＬの事前充電が完了するまで、待機する必要がある。このように、低速モードにおいては、入力制御部３は現在の検索がＣＡＭブロック２で完了するまでは、新規に検索するワードの送出を停止する。低速モードにおける遅延時間は、下記（３）式で与えられる。

【0043】

【数3】

【0044】

ここで、Ｔ_ｒｅｇ、Ｔ_２ｎｄ、Ｔ_{ｍａｒｇｉｎｅ}は、それぞれ入力制御部３からＣＡＭブロック２までの遅延時間、ｎ−ｋビットの後のセグメントの遅延時間、低速から高速へのモード遷移の遅延時間である。

【0045】

低速モードの後で、入力制御部３は、高速モードで動作する。 実際に、入力制御部３のＳＬから入力された検索ワードがワードブロック４中で一致したとき、ワードブロック４はＴ_ｓｌｏｗの間使用できない。このため、上記（２）式中の比較される後段のサブワード数であるｍは、下記（４）式で与えられる条件を満たす必要がある。

【0046】

【数4】

【0047】

ｋ＝８とし、上記（２）式で与えられる平均検索時間Ｔ_ＳＡが殆どＴ_１ｓｔで決まるとする。さらに、入力制御部３のコンパレータ１６は小さいとする。

【0048】

（従来のＣＡＭ）
一方、従来の同期型のＣＡＭでは、次の検索ワードは、現在の検索が完了した後で割り当てられる。従って、従来の同期型のＣＡＭの検索時間（Ｔ_ＳＳ）は、下記（５）式で与えられる。

【0049】

【数5】

【0050】

ここで、Ｔ_２ｎｄはｎ−ｋビットの後段のセグメントの遅延時間で決まる。例えば、インターネットの次世代プロトコル（通信手順）であるＩＰｖ６のアドレスの検索に適用する場合には、ワードのビット長は１４４ビットである。つまり、ＩＰｖ６のようにｎが１４４でｋが８の場合、ｎ−ｋは１３６である。

【0051】

本発明の半導体記憶装置１の動作について説明する。
例えば、ワード検索を２段階に分割し、１段目の検索では先頭の数ビットのみのワード検索を行う。半導体記憶装置１では先頭の数ビットのワード検索で大部分のワード回路を不一致と判断することができるため、大部分の２段目の長いワード回路は使用されず、内部状態が保持されているため、続けて次のワード検索を実行できる。この使用されていないワード回路に入力データをアサイン、つまり実行する制御回路を半導体記憶装置１の入力制御部３に組み込むことで、半導体記憶装置１は１段目の検索終了後に次のデータのワード検索を開始することができる。

【0052】

これにより、半導体記憶装置１の速度は従来のＣＡＭのようにワードのビット長には依存せず、１段目の小さなワードのビット長による部分遅延に依存した高速動作が可能となる。

【0053】

（位相オーバラップ処理）
次に、半導体記憶装置１のワードブロック４中の自律制御に基づく位相オーバラップ処理（Phase Overlapped Processing、以下、ＰＯＰと略称する。）について説明する。
図５〜８は、ＮＡＮＤ型セルのワード回路２０のブロック図を示し、図５はプリチャージのブロック図、図６は一致の場合のブロック図、図７は不一致の場合のブロック図、図８は、ＮＡＮＤ型のＢＣＡＭセル３０の回路図である。
図５に示すように、ＮＡＮＤ型のワード回路２０は、ＮＡＮＤ型セル中に直列接続されたパストランジスタ２１を使用して構成されている。ＮＡＮＤ型のワード回路２０は、ダイナミック論理により事前充電相（プリチャージ）及び評価相（エバリュエイト）という二つの相で動作する。事前充電相では、ＭＬ（マッチ線とも呼ぶ。）はＰ型ＭＯＳトランジスタ２１を介して充電される。

【0054】

評価相では、もしも、図６に示すように検索ワードが記憶されているワードと同じ場合、ＣＡＭセル中の全てのパストランジスタ２１はオン状態である。ＣＡＭセルは、後述する図８に示すメモリセルである。従って、ＭＬラインの容量は放電される。この状態は、「一致」と呼ばれている。なお、図６では、検索ワードを、「１０１」と３ビットに簡略化して示している。

【0055】

逆に、もしも、図７に示すように検索ワードが記憶されているワードと異なる場合、ＣＡＭセル中の全てのパストランジスタ２１はオン状態ではない。
従って、ＭＬラインの電圧はハイレベルを維持する。この状態は、「不一致」と呼ばれている。

【0056】

ＭＬの容量は、一致した回路だけで放電するので、ＮＡＮＤ型のワード回路２０は、ＮＯＲ型のワード回路に比較すると電力消費が減少する。

【0057】

図８に示すように、２値のＮＡＮＤ型のＢＣＡＭセル３０は、フリップフロップ３２と第１〜第５個の伝送用トランジスタ３３（３３ａ〜３３ｅ）とから構成されている。伝送用トランジスタは、転送用トランジスタとも呼ばれている。ＢＣＡＭセル３０には、ＭＬ、ＳＬ、ＷＬ（Word Lineの略記、ワード線とも呼ぶ。）が配設されている。ＭＬには、ＭＬ信号が印加される。ＳＬには、ＳＬ信号が印加される。ＷＬには、ＷＬ信号が印加される。

【0058】

ＷＬは、セルにワードを書き込みするときだけ活性化され、検索動作ではローレベルに保持されている。書き込み動作では、全てのワードの入力は、ビットラインに印加される相補的な信号であるＢＬと、ＢＬバー信号により記憶される。データ“０”と“１”は、それぞれ（０，１）と（１，０）に対応する。検索操作、つまり、評価相では、検索ワードは、ＳＬに印加される相補的な信号であるＳＬと、ＳＬバー信号に割り当てられる。

【0059】

一度検索ワードが記憶されているワードと同じになると、ＭＬに接続されているパストランジスタ２１はオン状態となる。

【0060】

図９は、本発明の位相オーバラップ処理（ＰＯＰ）に基づく自律制御によるワード回路４０のブロック図である。ワード回路４０は３つだけ示している。
図９に示すように、各ワード回路４０は、非同期で独立の局所的制御信号（ｌctrl）により制御される。局所的制御信号（ｌctrl）は、評価相（エバリュエイト）ではハイレベルであり、事前充電相（プリチャージ）ではローレベルである。

【0061】

本発明のワード回路４０では、一致したワード回路４０のＭＬだけが、前の評価相（エバリュエイト）の後において、局所的制御信号（ｌctrl）により充電される。他の局所的制御信号（ｌctrl）はハイレベルであるので、他のワード回路４０はまだ評価相の状態に留まっている。

【0062】

さらに、ＷＯＳ（Word Overlapped Searchの略記）方法を使用しているので、後の検索ワードは、使用していない他のワード回路４０に割り当てられる。当該使用していない他のワード回路４０は、既に充電された状態を保持しているので、入力される検索ワードは、事前充電する時間を使わないで処理される。

【0063】

図１０は、図９の自律制御によるワード回路４０の動作を説明するタイムチャートである。
図１０に示すように、一致操作の後で、一致したワードのＭＬは、局所的制御信号（ｌctrl）により充電される。この事前充電相の間において、他の検索ワードは使用していないで評価相の状態にある他のワード回路４０に割り当てられる。これらの相は重複して行われるので、事前充電相の遅延時間Ｔ_ＰＡは、サイクルタイムＴ_ＣＡに影響しない。このように、ＰＯＰ動作に基づく自律制御は、事前充電相の遅延時間Ｔ_ＰＡを隠蔽するように働く。通常、評価相の遅延時間Ｔ_ＳＡは、事前充電相の遅延時間Ｔ_ＰＡよりも長い。
従って、サイクルタイムＴ_ＣＡは、下記（６）式で与えられる。

【0064】

【数6】

【0065】

本発明の半導体記憶装置１では、ＣＡＭブロック２のワードブロック４中の自律制御に基づく位相オーバラップ処理（ＰＯＰ）を従来の同期型としてもよい。
図１１は、同期型のワード回路４２のブロック図であり、図１２は、図１１の動作を説明するタイムチャートである。
図１１に示すように、ワード回路４２を同期型とした場合には、各充電用トランジスタ２１のゲートには大局的制御信号であるクロック信号が印加される。具体的には、評価相ではハイレベルのクロック信号が印加され、事前充電相ではローレベルのクロック信号が印加される。
このため、ワード回路４２を同期型としたＣＡＭのサイクル時間（Ｔ_ＣＳ）は、下記（７）式で与えられる。

【0066】

【数7】

【0067】

ここで、Ｔ_ＳＳは（５）式で与えられる検索時間、つまり評価相の遅延時間であり、Ｔ_ＰＳは事前充電相の遅延時間である。通常Ｔ_ＳＳはＴ_ＰＳよりも長く、そして、これらの遅延時間は同期型ＣＡＭでは同じであるので、（７）式は下記（８）式で表される。

【0068】

【数8】

【0069】

同期式回路におけるクロック信号のデューティ比は５０％である。つまり、（７）式に示すようにクロック信号のハイレベル期間（評価相期間）とローレベル期間（事前充電相期間）がそれぞれ等しいため、（８）式に示すようにクロックサイクルは評価相期間の２倍になる。

【0070】

本発明の半導体記憶装置１の従来の同期型ＣＡＭに対するスループット比は、下記（９）式で与えられる。

【0071】

【数9】

【0072】

さらに、上記（２）式、（５）式、（７）式を代入すると、上記（９）式のスループット比は、下記（１０）式で与えられる。

【0073】

【数10】

【0074】

ここで、第１のサブワードのビット数ｋを８としたときには、評価相の遅延時間Ｔ_ＳＡは、おおむねＴ_１ｓｔに等しい。本発明のワードブロック４を自律制御で動作させると、半導体記憶装置１のサイクル時間は、事前充電の遅延時間の影響がなくなる。このため、自律制御で動作させるワードブロック４を従来の同期型のＣＡＭと比較すると、遅延時間は著しく減少する、つまり、スループットが大きくなる。

【0075】

次に、ＷＯＳとＰＯＰとを含んだ半導体記憶装置１Ａについて説明する。
図１３は、ＷＯＳとＰＯＰとを含んだワード回路５０を示す回路図である。
図１３に示すように、本発明のワード回路５０は、８ビットの第１段サブワード回路５４ａと、セグメント化回路５５と、自律事前充電回路５６と、１３６ビットの第２段サブワード回路５４ｂとを含んで構成されている。
図１３（ａ）に示すように、８ビットの第１段サブワード回路５４ａは、８個のＮＡＮＤセル５８と、自律事前充電用のＰ型ＭＯＳトランジスタ６０と、弱いフィードバック用Ｐ型ＭＯＳトランジスタ６２とから構成されている。

【0076】

入力制御部３からの８ビットのサブワードがこの８個のＮＡＮＤセル５８に入力されると、記憶されている８ビットのサブワードと比較される。セグメント化回路５５の出力であるＭＬ１_０は、入力されたサブワードが一致したときはハイレベルとなり、入力されたサブワードが不一致のときは、ローレベルとなる。

【0077】

ＭＬは、自律事前充電回路５６により制御される自律事前充電用のＰ型ＭＯＳトランジスタ６０で充電される。弱いフィードバック用Ｐ型ＭＯＳトランジスタ６２は、ＮＡＮＤセル５８によるＭＬの電荷分配の問題を解消するために使用されている（非特許文献１４、１５、２４参照）。ＭＬ１_０は、自律事前充電回路５６に接続されると共に、１３６ビットの第２段サブワード回路５４ｂに接続されている。

【0078】

１３６ビットの第２段サブワード回路５４ｂは、１７個のローカル一致回路７０とグローバル一致回路７２とを含んで構成されている。一致回路とは、検索するワードと記憶されているワードの一致を判定する回路である。この操作を行う回路が一致回路である。このような階層的な設計は、ワード回路５０をローカル一致回路７０とグローバル一致回路７２とに分割する（非特許文献２５参照）。

【0079】

図１３（ｂ）に示すように、各ローカル一致回路７０は、インバータ７１と、自律事前充電用のＰ型ＭＯＳトランジスタ６０と、弱いフィードバック用Ｐ型ＭＯＳトランジスタ６２と、８個のＮＡＮＤセル５８と、ゲートにセグメント化回路５５の出力ＭＬ１_０が入出されるＮ型ＭＯＳトランジスタ７４とから構成されている。一度ＭＬ１_０がアサート、つまり有効にされると、１７個のローカル一致回路７０が動作する。それ以外の場合には、８ビットの第１段サブワード回路５４ａが不一致であるので、１７個のローカル一致回路７０は動作しない。

【0080】

残りの１３６ビットのサブワード５４ｂは、入力制御部３から並列に送出され、８ビットずつ１７個のサブ−サブワードに分割される。各サブ−サブワードは、ローカル一致回路７０により処理される。

【0081】

ローカル一致回路７０の出力（ＬＭＬ１_ｉ（０≦ｉ＜１７））は、入力されたサブ−サブワードが一致したときはハイレベルとなり、入力されたサブ−サブワードが不一致のときは、ローレベルとなる。ＭＬ１_０からＬＭＬ１_ｉの遅延時間は、Ｔ_２ｎｄＬで定義される。

【0082】

ＬＭＬ１_ｉの全ての出力は、グローバル一致回路７２に接続されている。
図１３（ｄ）に示すように、グローバル一致回路７２は、１７個の直列接続されたＮ型ＭＯＳトランジスタ７４と、自律事前充電用のＰ型ＭＯＳトランジスタ６０と、弱いフィードバック用Ｐ型ＭＯＳトランジスタ６２と、インバータ７１とを含んで構成されている。ＬＭＬ１_ｉの各出力は、グローバル一致回路７２の１７個の直列接続されたＮ型ＭＯＳトランジスタ７４の各ゲートに入力される。

【0083】

全てのＬＭＬ１_ｉの出力がアサート、つまり有効にされると、グローバル一致回路７２の出力ＭＬ２_０が有効、つまりハイレベルが出力される。この状態は、検索ワードが記憶されているワードと一致したことを意味している。これ以外の状態では、ＭＬ２_０はローレベルである。

【0084】

ＬＭＬ１_ｉからＭＬ２_０の遅延時間は、Ｔ_２ｎｄＧで定義される。これから、２段目のセグメント５４ｂにおける遅延時間Ｔ_２ｎｄは、下記（１１）式で与えられる。

【0085】

【数11】

【0086】

２段目のセグメントが動作している間に、図１３（ｃ）に示す自律事前充電回路５６も動作している。図１３（ｃ）に示すように、自律事前充電回路５６は、ＡＮＤゲート７８が直列接続された回路である。ＭＬ１_０がアサート、つまり有効にされると、遅延時間Ｔ_{ｄｅｌａｙ}が定義される。

【0087】

自律事前充電回路５６の出力は、遅延時間Ｔ_{ｄｅｌａｙ}の後で無効となる。それから、自律事前充電回路５６がワード回路５０の全てのＭＬを充電する。

【0088】

図１４は、図１３のワード回路５０の動作を示すタイムチャートである。
図１４に示すように、検索ワードは８ビットのサブワード５４ａと１３６ビットのサブワード５４ｂに分割され、これらが、Ｔ_ＣＡという周期に基づく速度で入力制御部３から送出される。８ビットのサブワード５４ａが第１のセグメント中で一致したとき、残りの１３６ビットのサブワード５４ｂが後段で処理される。サーチワードは、Ｔ_ＣＡという周期に基づいて変化するので、１３６ビットのサブワードはＴ_ＣＡの範囲内でローカル一致回路７０にアサイン、つまり有効とされる必要がある。このため、ローカル一致回路７０の遅延時間は下記（１２）式の条件を満足させる必要がある。

【0089】

【数12】

【0090】

各サブ−サブワードがローカル一致回路７０に一致したとき、グローバル一致回路７２は検索ワードが一致するか否かを決定する。これと同時に、自律事前充電回路５６が動作する。

【0091】

グローバル一致回路７２の動作の後で全てのＭＬを充電する必要があるので、遅延時間Ｔ_{ｄｅｌａｙ}は、下記（１３）式の条件を満足させる必要がある。

【0092】

【数13】

【0093】

次に検索をするワードは、一致したワード回路７０においてＴ_ｓｌｏｗの後で有効となる。このため、Ｔ_ｓｌｏｗは、下記（１４）式の条件を満足させる必要がある。

【0094】

【数14】

【0095】

ここで、Ｔ_ｐｒｅｃは、全てのＭＬの事前充電の遅延時間である。
上記（３）式、（４）式、（１４）式から、比較される後段のサブワード５４ｂの数（ｍ）は下記（１５）式で決定される。

【0096】

【数15】

【0097】

ここで、図１０及び１４に示されているサイクルタイムＴ_ＣＡは、おおむねＴ_１ｓｔである。

【0098】

（２５６×１４４ビットの半導体記憶装置）
本発明の２５６×１４４ビットの半導体記憶装置１、１Ａについて説明する。
本発明の２５６×１４４ビットの半導体記憶装置１、１Ａを、セグメント法を用いた従来の同期型ＣＡＭと比較する。比較例の従来の同期型ＣＡＭは、１段目のサブワードのビット数はｋ＝８であり、２段目のサブワードのビット数（ｎ−ｋ）は１３６ビットである。本発明の半導体記憶装置１、１Ａも同じワード構成である。本発明の半導体記憶装置１、１Ａにおける２段目のサブワードの構成は、階層型である（階層型のサブワードは非特許文献２５参照）。

【0099】

本発明と比較例の半導体記憶装置１、１Ａは、９０ｎｍのＣＭＯＳ技術に基づいて評価されている。記憶させるワードは、一様乱数分布を有している。９０ｎｍは、用いたＣＭＯＳ製造工程の最小加工寸法である。

【0100】

（遅延時間の評価）
表１は、本発明の半導体記憶装置１の各回路の遅延時間を示す表である。具体的には、本発明の半導体記憶装置１を、ソフトウェアとしてＨＳＰＩＣＥ（シノプシス社製のＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis））を用いて評価した。ＭＯＳトランジスタのドレイン電圧は、Ｖ_DD＝１Ｖとし、温度は室温とした。
自律事前充電回路５６は、（１３）式を満足するように設計した。（１５）式を使用して、ｍを３に設定した。これから、（２）式及び（８）式からＴ_ＣＡが２６１ｐｓ（１ｐｓ＝１０^−１２ｓ）になった。製造工程の変動により、Ｔ_２ｎｄはＴ_{ｄｅｌａｙ}よりも大きくなる可能性があり、この場合は（１３）式を満足しなくなる。しかしながら、（１５）式を満足させるために、ｍを３よりも大きくすることにより対処が可能である。これにより、入力制御部３の面積に影響を与えるが、サイクル時間Ｔ_ＣＡには直接影響しない。
表１に示すように、Ｔ_ｒｅｇは５１ｐｓ、Ｔ_１ｓｔは２５９ｐｓ、Ｔ_２ｎｄＬは２２５ｐｓ、Ｔ_２ｎｄＧは２４３ｐｓ、Ｔ_{ｄｅｌａｙ}は５００ｐｓ、Ｔ_ｐｒｅｃは８１ｐｓである。

【表1】

【0101】

図１５は、本発明の９０ｎｍのＣＭＯＳプロセスでの半導体記憶装置１、１Ａについて、シミュレーションの結果を示すタイミングチャートである。
図１５に示すように、後に続く検索ワードが使用しないで異なるワード回路に割り当てられるので、本発明の半導体記憶装置１、１Ａは、短い周期遅延に基づくＴ_ＣＡで動作する。

【0102】

（サイクル時間）
図１６は、本発明の自律制御をした半導体記憶装置１、１Ａと比較例のＣＡＭのサイクル時間を比較した図である。
図１６に示すように、比較例のＣＡＭのサイクル時間は、（７）式で決まり、１４５４ｐｓである。本発明のＷＯＳを用いた半導体記憶装置１のサイクル時間は、１段目のサブワード回路の遅延時間で動作する。このため、本発明のＷＯＳを用いた半導体記憶装置１のサイクル時間は、従来のＣＡＭに比較して６４．１％減少し、５５５ｐｓである。

【0103】

さらに、本発明のＷＯＳとＰＯＰを用いた半導体記憶装置１Ａのサイクル時間は、事前充電の遅延時間の影響がなくなるので、従来のＣＡＭに比較して８２％減少し、約２６１ｐｓの遅延時間で動作する。

【0104】

（消費電力）
次に、半導体記憶装置１、１Ａの消費電力について説明する。
半導体記憶装置１、１Ａの消費電力は下記（１６）で与えられる。

【0105】

【数16】

【0106】

ここで、Ｅ_{ｍａｔｃｈ}、Ｅ_{ｓｅａｒｃｈ}、Ｅ_ｃｔｒｌは、それぞれＭＬ、ＳＬ、制御信号の消費電力である。

【0107】

入力の第１の８ビットのサブワード５４ａが、第１段のサブワード回路において、不一致の場合には、ローカル一致回路７０は動作しない。さらに、グローバル一致回路７２は、各サブ−サブワードがローカル一致回路７０と一致したときだけ動作する。このため、ＭＬの消費電力は、下記（１７）式で与えられる。

【0108】

【数17】

【0109】

ここで、Ｅ_１ｓｔ、Ｅ_２ｎｄＬ、Ｅ_２ｎｄＧは、それぞれ１段目のサブワード回路５４ａ、ローカル一致回路７０、グローバル一致回路７２の消費電力である。

【0110】

ＭＬのスイッチング確率は非常に低いと同時に、ＳＬは新しい検索ワードがアサインされたときに変化する。

【0111】

（従来型のＣＡＭの消費電力）
制御信号の消費電力であるＥ_ｃｔｒｌは、従来の同期式のＣＡＭにおいては、大局的制御信号であるクロック信号に関係している。
クロック信号は、全ての自律事前充電用のＰ型ＭＯＳトランジスタ６０をオンにする（図１０参照）。このため、従来の同期式のＣＡＭの制御信号の消費電力であるＥ_{ｃｔｒｌ（ｓｙｎｃ）}は、下記（１８）式で与えられる。

【0112】

【数18】

【0113】

ここで、Ｅ_{ｃｌｋ_（ｂｕｆｆｅｒ）}はクロックバッファの消費電力であり、Ｅ_ｐｒｅｃは全ての自律事前充電用のＰ型ＭＯＳトランジスタ６０の消費電力である。

【0114】

（本発明の半導体記憶装置の消費電力）
従来の同期型ＣＡＭに対して、本発明の半導体記憶装置１Ａの入力信号の消費電力Ｅ_{ｃｔｒｌ（ｓｅｌｆ）}は、自律制御による半導体記憶装置１Ａの局所的制御信号（ｌctrl）に関係している。一致したワード回路における事前充電用トランジスタだけがｐｒｅｃ信号（事前充電信号）でオンするので、事前充電用のＰ型ＭＯＳＦＥＴ６０を充電する消費電力が低減する。さらに、事前充電回路５６は１段目のセグメントが一致したときだけ動作する。このため、本発明の半導体記憶装置１Ａの制御信号の消費電力であるＥ_{ｃｔｒｌ（ｓｅｌｆ）}は、下記（１９）式で与えられる。

【0115】

【数19】

【0116】

ここで、Ｅ_{ｓｅｌｆ_ｐｒｅｃｈａｒｇｅ}は、事前充電回路の消費電力である。

【0117】

（本発明の半導体記憶装置の消費電力）
表２は、本発明の半導体記憶装置１Ａと比較例のＣＡＭの消費電力を比較した表である。平均サイクル時間及び使用トランジスタ数も一緒に示している。
本発明の半導体記憶装置１Ａの平均サイクル時間は２６１ｐｓであり、比較例の同期型ＣＡＭの平均サイクル時間は１４５４ｐｓである。これから、本発明の半導体記憶装置１Ａのスループットは、比較例のＣＡＭの５．５７倍であることが分かる。

【表2】

【0118】

本発明の半導体記憶装置１Ａは局所的制御信号（ｌctrl）を使用しており制御信号の消費電力が減少するので、全消費電力は、比較例の同期型ＣＡＭの６１．６％に減少した。

【0119】

本発明の半導体記憶装置１Ａでは、ワード回路を局所的に制御するので自律事前充電制御回路が必要となる。このため本発明のＣＡＭの面積はごくわずかであるが、８％増加する。本発明の半導体記憶装置１Ａのトランジスタ数は４０８ｋ個（４０．８万個）であり、比較例の同期型ＣＡＭのトランジスタ数は３７２ｋ個（３７．２万個）である。

【0120】

表３は、本発明の半導体記憶装置１Ａを従来例と対比した表である。
ハイブリッド型の利点は、低消費電力と高速動作であり、それぞれＮＡＮＤ型のセルとＮＯＲ型のセルによる。
本発明の半導体記憶装置１Ａは、最小加工寸法が０．１μｍのハイブリッド型ＣＡＭに比較すると、サイクルタイムは８％に短縮され、１検索当たりの消費エネルギー／ビットは２３％に減少した。さらに、本発明の半導体記憶装置１Ａは、最小加工寸法が６５ｎｍのＮＡＮＤ型ＣＡＭに比較すると、約３倍の速度で動作する。

【表3】

【0121】

（変形例）
次に、本発明の半導体記憶装置１、１Ａのメモリセルを、３値を記憶させるＴＣＡＭとした場合について説明する。
ＴＣＡＭでは、「０」、「１」、「Ｘ」というように３つの状態を扱う。「Ｘ」は、「ドントケア（Don't care）」とも呼ばれている。
図１７は、ＴＣＡＭ８０の回路図である。
図１７に示すようには、ＴＣＡＭ８０は、図８に示すＢＣＡＭのメモリセル３０をマッチ線（ＭＬ）に対して２つ並列にした構成を有している。つまり、ＴＣＡＭ８０は、上段の「０」、「１」を記憶させるＮＡＮＤ型の第１のメモリセル８１と、下段の「Ｘ」を記憶させるＮＡＮＤ型の第２のメモリセル８２と、複数の伝送用トランジスタ８４と、ＭＬ用伝送用トランジスタ８５とを含んで構成されている。ＮＡＮＤ型の第１のメモリセル８１には、ＷＬと、ＢＬ／ＳＬと、ＢＬバー／ＳＬバーとが接続される。ＮＡＮＤ型の第２のメモリセル８２には、ＷＬとＤＣＬ（ドントケアライン）と、ＤＣＬバーとが接続される。ＭＬは、ＭＬ用伝送用トランジスタ８５を介して、ＮＡＮＤ型の第１のメモリセル８１と、ＮＡＮＤ型の第２のメモリセル８２に接続される。

【0122】

図１に示す半導体記憶装置１、１ＡのＣＡＭブロック２を、図１７でその一例を示したＴＣＡＭ８０とし、入力制御部３等を２値から３値のデータとすることにより、半導体記憶装置１、１Ａは３値のデータの連想メモリとして動作する。

【0123】

本発明は、上記実施の形態に限定されるものではなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。

【符号の説明】

【0124】

１、１Ａ：半導体記憶装置
２：ＣＡＭブロック
３：入力制御部
４：ワードブロック
４ａ：ｋビットのサブワード
４ｂ：（ｎ−ｋ）ビットのサブワード
５、５５：セグメント化回路
１２、１３、１４：レジスタ
１６：コンパレータ
１８：モード制御部
２０：ワード回路
２１:パストランジスタ
３０：ＢＣＡＭセル
３２：フリップフロップ
３３、８４：伝送用トランジスタ
４０：自律制御によるワード回路
５０：ＷＯＳとＰＯＰとを含んだワード回路
５４ａ：８ビットの第１段サブワード回路
５４ｂ：１３６ビットの第２段サブワード回路
５６：自律事前充電回路
５８：ＮＡＮＤセル
６０、７６：自律事前充電用のＰ型ＭＯＳトランジスタ
６２：弱いフィードバック用Ｐ型ＭＯＳトランジスタ
７０：ローカル一致回路
７１：インバータ
７２：グローバル一致回路
７４：Ｎ型ＭＯＳトランジスタ
７８：ＡＮＤゲート
８０：ＴＣＡＭ
８１：ＮＡＮＤ型の第１のメモリセル
８２：ＮＡＮＤ型の第２のメモリセル
８５：ＭＬ用伝送用トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図11】

【図18】