特許 6002008 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6002008

(24)【登録日】2016年9月9日

(45)【発行日】2016年10月5日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20160923BHJP

   H01L 21/768 20060101ALI20160923BHJP

   H01L 23/522 20060101ALI20160923BHJP

   H01L 21/3065 20060101ALI20160923BHJP

【ＦＩ】

   H01L21/88 J

   H01L21/302 105A

   H01L21/302 101D

【請求項の数】3

【全頁数】13

(21)【出願番号】特願2012-253402(P2012-253402)

(22)【出願日】2012年11月19日

(65)【公開番号】特開2014-103210(P2014-103210A)

(43)【公開日】2014年6月5日

【審査請求日】2015年10月14日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(73)【特許権者】

【識別番号】508296738

【氏名又は名称】富士電機機器制御株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】荒川 純一

(72)【発明者】

【氏名】冨澤 浩

(72)【発明者】

【氏名】長谷川 祥樹

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特表２０１０−５３２５６２（ＪＰ，Ａ）

【文献】 特表２０１０−５０４６３７（ＪＰ，Ａ）

【文献】 特開２００７−００５４０３（ＪＰ，Ａ）

【文献】 国際公開第２０１０／１０９７４６（ＷＯ，Ａ１）

【文献】 特開２００８−０６０１３５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８８

２１／３０２

(57)【特許請求の範囲】

【請求項1】

第１半導体基板と第２半導体基板とを絶縁層を介して積層した半導体基板に貫通電極を形成する半導体装置の製造方法であって、
前記第１半導体基板の外側面から、内側面に向かうにつれて径が小さくなるように、前記第１半導体基板を貫通する第１貫通孔を形成する第１貫通孔形成工程と、
前記第１貫通孔形成工程後に、前記第１貫通孔の底部から、前記第２半導体基板の外側面に向かうにつれて径が大きくなるように前記絶縁層及び前記第２半導体基板を貫通する第２貫通孔を形成する第２貫通孔形成工程と、
前記第１貫通孔及び前記第２貫通孔に金属メッキを施して貫通電極を形成するメッキ工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】

第１半導体基板と第２半導体基板とを絶縁層を介して積層した半導体基板に貫通電極を形成する半導体装置の製造方法であって、
前記第１半導体基板の外側面から、内側面に向かうにつれて径が小さくなるように、前記第１半導体基板及び前記絶縁層を貫通する第１貫通孔を形成する第１貫通孔形成工程と、
前記第１貫通孔形成工程後に、前記第１貫通孔の底部から、前記第２半導体基板の外側面に向かうにつれて径が大きくなるように前記第２半導体基板を貫通する第２貫通孔を形成する第２貫通孔形成工程と、
前記第１貫通孔及び前記第２貫通孔に金属メッキを施して貫通電極を形成するメッキ工程とを含むことを特徴とする半導体装置の製造方法。

【請求項3】

金属膜又は酸化膜を前記第２半導体基板の外側面に形成する成膜工程が、前記第１貫通孔形成工程と前記第２貫通孔形成工程との間に行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関し、特に、ＭＥＭＳ用途等で多く使用される厚さが厚いＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の半導体基板に貫通電極が形成された半導体装置の製造方法に関する。

【背景技術】

【0002】

従来より、半導体デバイスは、半導体基板の表面又は裏面に形成されており、ワイヤボンディングによって配線されている。そして近年では、半導体デバイス、例えば半導体メモリ等では、小型化、大容量化に伴い３次元に実装する構造が採られている。
ここで、半導体デバイスを３次元に実装する場合、厚さ方向に配線長が長くなる結果として、配線による信号の遅れが顕著になってきており、動作速度、信号伝送の高速化が求められている。

【0003】

そのため、配線の長さを短くして、信号の遅れを回避するために、半導体デバイスの電極を直接実装基板に接続するフリップチップ実装と呼ばれる半導体デバイスの実装構造が用いられるようになってきている。
しかしながら、フリップチップ実装方式でも、半導体デバイス間は一旦実装基板を介し電気的に接続されるため、配線の長さがある程度は長くなってしまう。

【0004】

そこで、さらに配線長さを短くし、信号の遅れを回避するために、半導体デバイスに貫通孔を形成し、かかる貫通孔に金属メッキすることで貫通電極を形成し、半導体デバイスを３次元に積層する技術が開示されている（例えば、特許文献１参照）。
また、このような貫通電極を形成するにあたっては、貫通孔の断面形状として、垂直形状やテーパー形状（例えば、特許文献２参照）が多く適用されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平０５−６３１３７号公報

【特許文献2】特開２００１−４４１９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、垂直形状の貫通電極を形成する場合にあっては、ＭＥＭＳ用途で多く使用されるＳＯＩ基板や厚い半導体基板に対して、電極との絶縁状態を確保するための安定した絶縁層や、シード層の形成が困難である。また、垂直形状の貫通電極を形成する場合にあっては、金属めっきの際に、高アスペクト比の垂直形状であると、ボイドレス充填が困難であり、改善の余地があった。

【0007】

また、テーパー形状の貫通電極を形成する場合に関しても、垂直形状の貫通電極形成と同様に、厚膜ウェハに対して、テーパー形状にエッチング加工する条件は非常に選択比の低い条件である。したがって、一般のマスク材（レジスト、酸化膜、メタル等）では、高アスペクト比のテーパー形状をエッチング加工することは非常に困難が伴うため、改善の余地があった。

【0008】

なお、上記選択比に対する対策として、レジストを厚膜化することが考えられるが、レジストを厚膜化すると内部応力が増大するため、レジスト自体にクラックが発生するという不具合を起こす可能性が高くなる。そこで、レジストのクラックを抑制するためには、プリベークの温度を高くすることが考えられるが、プリベークの温度を高くしすぎると、次工程である露光工程・現像工程でパターニングがしにくくなるという不具合を招く恐れがある。

【0009】

さらに、特許文献２に開示された技術は、薄膜の半導体基板に形成される貫通電極を、その厚さ方向で断面積が変化する（好ましくは、厚さ方向途中で小さい断面積部分を有する）ように形成することを特徴としている。しかし、特許文献２に開示された技術は、薄膜の半導体基板の表裏面それぞれから貫通孔を形成しているので、作業効率が低下する可能性があった。
そこで、本発明は上記の問題点に着目してなされたものであり、その目的は、ＭＥＭＳ用途の厚い半導体基板に対して金属のボイドレス充填を可能にした貫通電極を高スループットで形成することができる半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0010】

上記課題を解決するため、本発明者が鋭意検討を重ねた結果、半導体基板の一方の面から順テーパーで貫通孔を形成し、その貫通孔の底部から逆テーパーで貫通孔を形成することで、ボイドレス充填、絶縁層形成が容易に実施でき、形状形成も容易な貫通孔を形成することが可能となることを知見した。
本発明は、本発明者による前記知見に基づくものであり、上記課題を解決するための本発明のある態様の半導体装置の製造方法は、第１半導体基板と第２半導体基板とを絶縁層を介して積層した半導体基板に貫通電極を形成する半導体装置の製造方法であって、
上記第１半導体基板の外側面から、内側面に向かうにつれて径が小さくなるように、上記第１半導体基板を貫通する第１貫通孔を形成する第１貫通孔形成工程と、
第１貫通孔形成工程後に、上記第１貫通孔の底部から、上記第２半導体基板の外側面に向かうにつれて径が大きくなるように上記絶縁層及び上記第２半導体基板を貫通する第２貫通孔を形成する第２貫通孔形成工程と、
上記第１貫通孔及び上記第２貫通孔に金属メッキを施して貫通電極を形成するメッキ工程とを含む。

【0011】

本発明のある態様の半導体装置の製造方法は、上記各工程を含むことにより、ＭＥＭＳ用途の厚膜のＳＯＩウェハに対して鼓型（つつみがた，hourglass-shaped）の断面形状をなす貫通電極を有する半導体装置を高いスループットで作製することができる。これは、上述した特許文献２に開示された技術が、半導体基板の両面から同様に縮径するテーパー加工を実施して貫通孔を形成し、金属充填するプロセスであるのに比べて、一方の向きで鼓型の貫通孔を形成し、金属充填しているからである。

【0012】

特に、貫通孔の断面形状を鼓型としたため、貫通孔形成後に、絶縁層を形成する絶縁層形成工程において、例えばスパッタ装置等による均一性の良い安定した成膜が可能となる。また、貫通孔形成後の金属メッキ工程において、中間の断面積が小さい箇所に底が形成され、そこから上下にメッキが進行するため、高速充填、ボイドレス充填が可能となる。

【0013】

また、本発明の他の態様の半導体装置の製造方法は、第１半導体基板と第２半導体基板とを絶縁層を介して積層した半導体基板に貫通電極を形成する半導体装置の製造方法であって、上記第１半導体基板の外側面から、内側面に向かうにつれて径が小さくなるように、上記第１半導体基板及び上記絶縁層を貫通する第１貫通孔を形成する第１貫通孔形成工程と、第１貫通孔形成工程後に、上記第１貫通孔の底部から、上記第２半導体基板の外側面に向かうにつれて径が大きくなるように上記第２半導体基板を貫通する第２貫通孔を形成する第２貫通孔形成工程と、上記第１貫通孔及び上記第２貫通孔に金属メッキを施して貫通電極を形成するメッキ工程とを含む。

【0014】

ここで、金属膜又は酸化膜を上記第２半導体基板の外側面に形成する成膜工程が、第１貫通孔形成工程と第２貫通孔形成工程との間に行われてもよい。

【発明の効果】

【0017】

以上説明したように、本発明のある態様の半導体装置の製造方法によれば、ＭＥＭＳ用途の厚い半導体基板に対して金属のボイドレス充填を可能にした貫通電極を高スループットで形成することができる半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【0018】

【図1】本発明のある態様の半導体装置の構成を示す断面図である。

【図2】本発明のある態様の半導体装置の製造方法の流れを示すフローチャートである。

【図3】（ａ）〜（ｅ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。

【図4】（ａ）〜（ｅ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。

【図5】（ａ）〜（ｅ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。

【図6】本発明のある態様の半導体装置の製造方法に用いられるエッチング装置の構成を示す概略図である。

【図7】本発明のある態様の半導体装置の積層構造を示す断面図である。

【図8】本発明の他の態様の半導体装置の構成を示す断面図である。

【図9】本発明の他の態様の半導体装置の構成を示す断面図である。

【発明を実施するための形態】

【0019】

以下、本発明のある態様の半導体装置及びその製造方法について図面を参照しながら説明する。
（半導体装置）
図１は、本発明のある態様の半導体装置の構成を示す断面図である。
図１に示すように、本実施形態の半導体装置１は、第１半導体基板１１と第２半導体基板１２とを絶縁層１３を介して積層した半導体基板１０に貫通電極２０が形成されている。すなわち、半導体基板１０は、ＭＥＭＳ用途の厚膜のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハに貫通孔が形成された構成をなす。なお、第１半導体基板１１及び第２半導体基板１２の材料としては、例えばシリコンが挙げられ、絶縁層１３の材料としては、例えば酸化シリコンが挙げられる。

【0020】

＜貫通電極＞
貫通電極２０は、半導体基板１０の厚み方向に沿って、中間部が幅狭に形成された鼓型（つつみがた，hourglass-shaped）の断面形状をなす貫通孔２１と、貫通孔２１にめっき金属が充填されてなる金属メッキ層２６とを有する。貫通電極２０は、必要に応じて、貫通孔２１と、金属メッキ層２６との間に絶縁層２４及びシード層２５が積層されて設けられることが好ましい。

【0021】

［貫通孔］
貫通孔２１は、半導体基板１０（第１半導体基板１１、第２半導体基板１２、及び絶縁層１３）に対して、その厚さ方向に貫通する貫通孔である。貫通孔２０は、第１貫通孔２２と、第２貫通孔２３とから構成されることが好ましい。
第１貫通孔２２は、第１半導体基板１１の外側面１１ａ（半導体基板１０のおもて面１０ａ）から、内側面（絶縁層１３に対する第１半導体基板１１の界面）１１ｂに向かうにつれて径が小さくなるように、第１半導体基板１１に外側面１１ａ側から形成された貫通孔である。ここで、内側面１１ｂは、絶縁層１３に対する第１半導体基板１１の界面である。

【0022】

また、第２貫通孔２３は、第１貫通孔２２に内側面１１ｂで連通し、第２半導体基板１２の内側面１２ａから外側面１２ｂに向かうにつれて径が大きくなるように第２半導体基板１２の内側面１２ａ側から第２半導体基板１２の外側面１２ｂ（半導体基板１０の裏面１０ｂ）に貫通するように形成された貫通孔である。ここで、内側面１２ａは、絶縁層１３に対する第２半導体基板１２の界面である。

【0023】

なお、第１貫通孔２２、及び第２貫通孔２３はいずれも、それぞれの断面形状が厚さ方向に直線状（図１参照）に縮径又は拡径された形状であってもよいし、曲線状に縮径又は拡径された形状をなしてもよい。また、本実施形態の説明では、貫通孔２０を形成する向きに沿って、半導体基板１０の厚み方向に縮径された貫通孔２０の形状を「順テーパー形状」と呼び、拡径された貫通孔２０の形状を「逆テーパー形状」と呼ぶ。すなわち、本実施形態における第１貫通孔２２は、半導体基板１０のおもて面１０ａを基準として順テーパー形状に形成され、第２貫通孔２３は、半導体基板１０の裏面１０ｂに向かって逆テーパー形状に形成されている（図１参照）。

【0024】

（半導体装置の製造方法）
図２は、本発明のある態様の半導体装置の製造方法の流れを示すフローチャートである。また、図３〜５は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。
図２に示すように、上述した構成を有する半導体装置を製造する製造方法は、「第１貫通孔形成工程（Ｓ１）」と、「第２貫通孔形成工程（Ｓ２）」と、「メッキ工程（Ｓ３）」とを含む。なお、必要に応じて、第１貫通孔形成工程（Ｓ１）と、第２貫通孔形成工程（Ｓ２）との間に、成膜工程を含んでもよい。

【0025】

＜第１貫通孔形成工程＞
第１貫通孔形成工程Ｓ１は、半導体基板１を構成する第１半導体基板１１の外側面１１ａから、フォトリソグラフィー技術によって順テーパー形状の有底孔である第１貫通孔２２を形成する工程である。第１貫通孔２２の加工は、絶縁層１３に至らず、第１半導体基板１１の内側面１１ｂ（絶縁層１３との界面）でストップエッチングする。以下、具体的な工程内容について説明する。

【0026】

まず、図３（ａ）に示す、第１半導体基板１１と第２半導体基板１２とを絶縁層１３を介して積層した半導体基板１０に対し、マスク材である第１レジスト膜１４を塗布する（図３（ｂ）参照）。第１レジスト膜１４は、レジスト材料のみ、若しくはレジスト材料のみで選択比が足りない場合にはレジスト材料と酸化膜との２層マスクとしてもよい。
次に、図３（ｃ）に示すように、第１レジスト膜１４を、露光、現像、ベーク（２層マスクの場合はベーク後に酸化膜エッチングをする）により所望の形状にパターニングする。

【0027】

次に、図３（ｄ）に示すように、ドライエッチング法により、テーパー形状の第１貫通孔２２を形成する。この第１貫通孔２２は、第１半導体基板１１の外側面１１ａ（半導体基板１０のおもて面１０ａ）から、内側面１１ｂに向かうにつれて径が小さくなるような順テーパー形状とされる。なお、第１貫通孔２２について、テーパー形状の有底孔であると上述したが、第１半導体基板１１を貫通する第１貫通孔２２の底部は、内側面１１ｂの開口部１１ｃを塞ぐ露出した絶縁層１３である。その後、図３（ｅ）に示すように、例えば、プラズマアッシング装置により、第１レジスト膜１４を除去する。

【0028】

［エッチング装置の構成］
この工程におけるドライエッチング方法は、図６に示すドライエッチング装置１００を用いて行われる。ドライエッチング装置１００は、エッチング対象である半導体基板１０を内部１０１Ａに収容する反応室１０１と、反応ガス導入部１１０と、半導体基板支持部１２０と、排気部１３０と、プラズマ発生部１４０とを有する。

【0029】

［反応ガス導入部］
反応ガス導入部１１０は、ガス導入管１１１と、複数のガス管１１２（１１２ａ，１１２ｂ，１１２ｃ）と、複数のマスフローコントローラ１１３（１１３ａ，１１３ｂ，１１３ｃ）と、複数のガス流入端１１４（１１４ａ，１１４ｂ，１１４ｃ）を介して接続される複数のガス源（図示せず）とを有する。
反応室１０１には、外部から反応室１０１の内部１０１Ａへガスを導入するためのガス導入管１１１が取り付けられている。このガス導入管１１１のガス放出端１１１ａが反応室１０１内に開口している。ガス導入管１１１のガス流入側には、複数のガス管１１２ａ〜１１２ｃが並列に接続されている。また、複数のガス管１１２ａ〜１１２ｃのそれぞれの途中にはマスフローコントローラ１１３ａ〜１１３ｃが直列に接続されていて、それぞれのガス流入端１１４ａ〜１１４ｃを介して図示しないガス源からそれぞれ供給されるガスの内部１０１Ａへの流量調整が可能になっている。

【0030】

ここで、本実施形態において、複数のガス管１１２ａ〜１１２ｃにそれぞれ連結されるガス源から供給されるガスとしては、例えば、ＳＦ_６、Ｃ_４Ｆ_８、及びＯ_２が挙げられ、ガス導入管１１１でこれらのガスが混合される。なお、各ガス管１１２に設けられたマスフローコントローラ１１３によって制御されるＣ_４Ｆ_８のガス流量によりテーパー角度が制御され、Ｏ_２ガス流量により貫通孔２１の側壁の粗さが制御される。

【0031】

［半導体基板支持部］
半導体基板支持部１２０は、ステージ１２１と、下部電極１２２と、ガス管１２３とを有する。具体的には、反応室１０１の内部１０１Ａの底部に、半導体基板１０を載置するステージ１２１と、このステージ１２１を支持し、導電材からなる下部電極１２２とが配設されている。
下部電極１２２には、その内部を通じて、ステージ１２１にヘリウム（Ｈｅ）ガスを導入するガス管１２３が設けられている。このガス管１２３によってステージ１２１上の半導体基板１０にヘリウム（Ｈｅ）ガスを導入され、半導体基板１０が冷却される。

【0032】

また、ガス管１２３の途中にはマスフローコントローラ１２４が接続されていて、図示しないガス源から供給される冷却用ガス（ヘリウム（Ｈｅ）ガス）のステージ１２１への流量調整が可能になっている。
また、下部電極１２２には、バイアス用の高周波電源１２５がマッチングボックス１２６を介して接続されている。さらに、下部電極１２２には、ステージ１２１に載置された半導体基板１０を静電吸着によってステージ１２１に固定するためのＤＣ電源１２７が接続されている。

【0033】

［排気部］
排気部１３０は、コンダクタンスバルブ１３１と、ターボポンプ１３２と、ラフポンプ１３３とを有する。具体的には、反応室１０１に、コンダクタンスバルブ１３１、ターボポンプ１３２、及びラフポンプ１３３が直列に接続されていて、これらにより反応室１０１の内部１０１Ａを排気して、反応室１０１の内部１０１Ａの圧力を調整できる構成になっている。

【0034】

［プラズマ発生部］
プラズマ発生部１４０は、絶縁体１４１と、アンテナ１４２と、マッチングボックス１４４と、プラズマ発生用高周波電源１４５とを有する。
絶縁体１４１は、板形状をなし、ステージ１２１に対向する反応室１０１の天井部分に気密に設けられている。絶縁体１４１は、マイクロ波を透過する材料（例えば窒化アルミ等）よりなる。
アンテナ１４２は、円板形状をなして絶縁体１４１上に設けられて反応室１０１の内部１０１Ａと電気的に絶縁された上部電極として機能する。

【0035】

そして、アンテナ１４２は、マッチングボックス１４４を介して、アンテナ１４２に供給する高周波電力を発生させるプラズマ発生用高周波電源１４５に接続されている。なお、アンテナ１４２は平面状の渦巻形に巻回されたコイルとして形成されたものであってもよい。
このような構成をなすドライエッチング装置１００は、アンテナ１４２にプラズマ発生用高周波電源１４５からマッチングボックス１４４を介して電力が供給されることにより、アンテナ１４２と、該アンテナ１４２に対向して配置された下部電極１２２との間でガスを励起させてプラズマを発生させることができる。

【0036】

［エッチング方法］
本実施形態のエッチング方法は、まず、上記構成をなすドライエッチング装置１００の減圧された反応室１０１内に、半導体基板１０を搬入し、ステージ１２１上に半導体基板１０を載置する。
次に、反応室１０１内の圧力が５Ｐａとなるように排気量を調整し、反応室１０１内にエッチングガスを導入して下部電極１２２に約５０Ｗの高周波パワーを印加することで第１半導体基板１１に順テーパー形状の第１貫通孔２２を形成する。

【0037】

このとき、反応室１０１の内部１０１Ａに導入するエッチングガスとしては、ガス管１１２ａ〜１１２ｃ、及びガス導入管１１１を通して、ガス供給源（図示せず）から反応室１０１の内部１０１Ａに例えば、ＳＦ_６、Ｃ_４Ｆ_８、及びＯ_２を含むガスを導入する。ここで、マスフローコントローラ１１３ａ〜１１３ｃによって、ＳＦ_６、Ｃ_４Ｆ_８、及びＯ_２の総ガス流量に対するＣ_４Ｆ_８のガス流量の比を３５％〜４０％とすることにより、順テーパー形状の第１貫通孔２２を形成することができる。また、マスフローコントローラ１１３ａ〜１１３ｃによって、ＳＦ_６、Ｃ_４Ｆ_８、及びＯ_２の総ガス流量に対するＯ_２のガス流量の比を１５％〜２０％とすることにより、第１貫通孔２２の側壁２２ａ（図４（ｂ）参照）の粗さを制御することができる。

【0038】

続いて、絶縁層１３及び第２半導体基板１２に逆テーパー形状の第２貫通孔２３を形成する。第２貫通孔２３を形成するにあたっては、マスフローコントローラ１１３ａ〜１１３ｃによって、ＳＦ_６、Ｃ_４Ｆ_８により、ＳＦ_６プラズマによる加工プロセスとＣ_４Ｆ_８による保護膜形成プロセスとを交互に実施し、側壁を保護しながら深さ方向に加工するボッシュプロセスを使用して、逆テーパー形状の第２貫通孔２３を形成することができる。この時、下部電極に印加するバイアスパワーを下げ、印加時間を長くすることで逆テーパー角度を制御することができる。

【0039】

＜成膜工程＞
ここで、上述したように、第１貫通孔形成工程Ｓ１の後であり、第２貫通孔形成工程Ｓ２の前に、「成膜工程」が行われてもよい。
この「成膜工程」は、図４（ａ）に示すように、金属膜又は酸化膜からなる貫通防止膜１５を第２半導体基板１２の外側面１２ｂに形成する工程である。また、この「成膜工程」は、熱酸化法により第１半導体基板１１の外側面１１ａ、及び第２半導体基板１２の外側面１２ｂに酸化膜を形成してもよい。貫通防止膜１５に用いられる金属としては、例えば、Ａｌ，Ｔｉ，Ｎｉ等が挙げられる。この「成膜工程」を、第１貫通孔形成工程Ｓ１と第２貫通孔形成工程Ｓ２との間に行うことによって、後述する第２貫通孔形成工程において、第２半導体基板１２を貫通した際の半導体基板１０を冷却するためのＨｅが漏れて半導体基板１０の温度が上がり、第２レジスト膜１６が消失してしまうというような問題を防ぐ、という効果を奏する。

【0040】

＜第２貫通孔形成工程＞
第２貫通孔形成工程Ｓ２は、第１貫通孔形成工程Ｓ１によって厚さ方向に貫通する第１貫通孔２２が形成された第１半導体基板１１の開口部１１ｃから、フォトリソグラフィー技術によって逆テーパー形状の無底孔である第２貫通孔２３を形成する工程である。以下、具体的な工程内容について説明する。
まず、図４（ｂ）に示すように、マスク材である第２レジスト膜１６を第１半導体基板１１の外側面１１ａ及び第１貫通孔２２に塗布する。ここで、第２レジスト膜１６は、第１半導体基板１１の外側面１１ａ及び第１貫通孔２２が平坦ではないため、段差形状の箇所にも塗布できるスプレーレジストを使用する。また、第２レジスト膜１６としては、レジストマスクを使用した場合、第１貫通孔２２の側壁部２２ａの第２レジスト膜１６は膜厚が薄く、特に第１半導体基板１１が厚い場合は、レジストマスクのみでは側壁部２２ａを保護できない可能性があるため、下地に熱酸化法、またはＣＶＤ法により酸化膜を成膜する。なお、上記成膜工程を採用して、第１半導体基板１１の外側面１１ａ、及び第２半導体基板１２の外側面１２ｂに酸化膜（貫通防止膜１５）を形成した場合は、この下地を設けなくてもよい。

【0041】

次に、露光、現像、及びポストベークにより、第１貫通孔２２の底部における第２レジスト膜１６のパターニング箇所１６ａをパターニングすると共に、第２レジスト膜１６がパターニングされたことによって露出した絶縁層１３の露出部分を、ドライエッチング装置１００（図６参照）によりエッチングする（図４（ｃ）参照）。このエッチングでは、ＣＦ₄、ＣＨＦ₃、Ｏ₂の混合ガスで絶縁層１３を加工する。なお、この絶縁層１３の露出部分は、図３（ｅ）に示す工程後にウェットエッチング法、又はドライエッチング法により、あらかじめ除去しておいてもよい。

【0042】

次に、絶縁層１３がエッチングされたことにより、第２半導体基板１２の内側面１２ａが露出した部分から、ドライエッチング法（ボッシュプロセス）により、逆テーパー形状である第２貫通孔２３を第２半導体基板１２に形成する（図４（ｄ）参照）。具体的には、下部電極１２２を介して半導体基板１０に印加されるバイアス電圧の印加電圧を下げ、印加時間を長くすることで逆テーパー形状の第２貫通孔２３を形成することができる。ここで、ボッシュプロセスとは、上述のように、Ｃ_４Ｆ_８などを用いたテフロン（登録商標）系プラズマによる側壁保護サイクルとＳＦ_６などを用いたハロゲン系プラズマによるエッチング加工サイクルの繰り返しによりＳｉ深堀り加工を実施する方法である。その後、図４（ｅ）に示すように、例えば、プラズマアッシング装置により第２レジスト膜１６を除去し、さらに、その後、ウェットエッチング法により第２半導体基板１２の外側面１２ｂ（半導体基板１０の裏面１０ｂ）に形成された貫通防止膜１５を除去する。このようにして、順テーパー形状からなる第１貫通孔２２と、逆テーパー形状からなる第２貫通孔２３とが連通してなり、中間部が幅狭に形成された貫通孔２１として半導体基板１０に形成される。

【0043】

＜メッキ工程＞
メッキ工程Ｓ３は、第１貫通孔２２及び第２貫通孔２３に金属メッキを施して貫通電極２０を形成する工程である。
まず、半導体基板１０のおもて面１０ａ，裏面１０ｂ、及び貫通孔２１の内壁面に、金属配線（図示せず）との絶縁層２４として熱酸化法、ＣＶＤ法等により酸化膜を形成する（図５（ａ））。
次いで、電解めっき法、無電解めっき法、又はスパッタ法等によって、シード層２５を絶縁層１４上に形成する（図５（ｂ））。

【0044】

次いで、電解めっき法により、貫通孔２１内に金属めっきを実施する。ここで、貫通孔２１の中間部の最も狭くなっている部分２０Ａ（図５（ｂ）参照）に最初にめっき金属が埋め込まれ、めっき金属初期充填部２６Ａが形成される（図５（ｃ））。
このメッキ工程では、図５（ｄ）に示すように、めっき金属初期充填部２６Ａ（図５（ｃ）参照）を基点として、金属メッキ層２６が貫通孔２１を埋めるだけでなく、半導体基板１０を覆うように形成される。本工程では、半導体基板１０のおもて面１０ａ，裏面１０ｂ方向にボトムアップでめっき金属の充填が進行するため、ボイドレスで高速な金属充填が可能となる。

【0045】

次いで、ＣＭＰ法、電解研磨法、ウェットエッチング法等により、絶縁層２４、シード層２５、及びめっき金属を、半導体基板１０のおもて面１０ａ（第１半導体基板１１の外側面１１ａ）、及び半導体基板１０の裏面１０ｂ（第２半導体基板１２の外側面１２ｂ）が露出するまで加工し、鼓型の貫通電極２０を形成する（図５（ｅ））。このようにして、鼓型の貫通孔２１に金属メッキ層２６が充填形成された本実施形態の半導体装置１が製造される。

【0046】

ここで、本実施形態の半導体装置１を、配線基板に実装する形態の一例としては、図７に示すように、フリップチップ実装と同様にして、複数の半導体装置１，１（図では２つ）のそれぞれの貫通電極２０同士がバンプ（突起状の端子）２０２を介して接続するように積層させ、配線基板２００上の電極２０１に接続する。
以上説明したように、本願発明の半導体装置の製造方法のある実施形態によれば、ＭＥＭＳ用途の厚膜のＳＯＩウェハである半導体基板１０に対して、鼓型の断面形状をなす貫通電極２０を有する半導体装置１を高いスループットで作製することができる。これは、半導体基板１０のおもて面１０ａから裏面１０ｂに向かって一方の向きで鼓型の貫通孔２１を形成し、金属充填することによって貫通電極２０を形成しているからである。

【0047】

また、本願発明の半導体装置のある実施形態によれば、貫通孔２１の断面形状を鼓型としたため、貫通孔２１を形成した後の、絶縁層を形成する絶縁層形成工程において、例えばスパッタ装置等による均一性の良い安定した成膜が可能となる。また、貫通孔２１を形成した後の金属メッキ工程Ｓ３において、中間の断面積が小さい箇所２０Ａに底が形成され、そこから上下にメッキが進行するため、高速充填、ボイドレス充填が可能となる。

【0048】

（他の実施形態）
以下、本発明の他の態様の半導体装置、及びその製造方法について説明する。
上述した半導体装置のある実施形態は、「第１貫通孔形成工程Ｓ１」において、絶縁層３に至ったところまで第１半導体基板１１を順テーパー状にエッチングし、「第２貫通孔形成工程Ｓ２」で、絶縁層３及び第２半導体基板１２を逆テーパー状にエッチングした。

【0049】

これに対して、本発明の他の態様の半導体装置、及びその製造方法としては、図８に示すように、「第１貫通孔形成工程Ｓ１」は、第１半導体基板１１だけでなく絶縁層１３も順テーパー状にエッチングし、第２半導体基板１２の内側面１２ａ（絶縁層３との界面）でストップエッチングしてもよいし、絶縁層１３を越えて第２半導体基板１２の内部でストップエッチングしてもよい。その後、上述の実施形態と同様にして「第２貫通孔形成工程Ｓ２」で、第２半導体基板１２のみが逆テーパー状にエッチングされる。

【0050】

また、上述した半導体装置のある実施形態は、貫通孔２１の断面構造が、図１に示すように、第１貫通孔２２が順テーパー状にエッチングされてなり、第２貫通孔２３が逆テーパー状にエッチングされてなるものである。これに対して、本発明の他の態様の半導体装置、及びその製造方法としては、図９に示すように、第１貫通孔２２の形状を、厚み方向に径を変化させない形状としてもよい。なお、本実施形態の第１貫通孔２２の構成は、半導体基板（ＳＯＩ基板）１０における第１半導体基板１１が十分に薄く、厚み方向に径を変化させない形状とされた第１貫通孔２２の内周面への絶縁層（金属配線との絶縁層）２４及びシード層２５の形成が可能であることを前提である。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに、種々の変更、改良を行うことができる。

【符号の説明】

【0051】

１ 半導体装置
１０ 半導体基板
１１ 第１半導体基板
１１ａ 外側面
１１ｂ 内側面
１２ 第２半導体基板
１２ａ 内側面
１２ｂ 外側面
１３ 絶縁層
１５ 貫通防止膜
２０ 貫通電極
２１ 貫通孔
２２ 第１貫通孔
２３ 第２貫通孔

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】