特許 6004265 ＬＥＤ素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6004265

(24)【登録日】2016年9月16日

(45)【発行日】2016年10月5日

(54)【発明の名称】ＬＥＤ素子及びその製造方法

(51)【国際特許分類】

   H01L 33/38 20100101AFI20160923BHJP

【ＦＩ】

   H01L33/38

【請求項の数】9

【全頁数】20

(21)【出願番号】特願2012-218034(P2012-218034)

(22)【出願日】2012年9月28日

(65)【公開番号】特開2014-72419(P2014-72419A)

(43)【公開日】2014年4月21日

【審査請求日】2015年3月18日

(73)【特許権者】

【識別番号】000102212

【氏名又は名称】ウシオ電機株式会社

(74)【代理人】

【識別番号】110000729

【氏名又は名称】特許業務法人 ユニアス国際特許事務所

(72)【発明者】

【氏名】月原 政志

(72)【発明者】

【氏名】川▲崎▼ 宏治

【審査官】 村井 友和

(56)【参考文献】

【文献】 特開２０１４−０３９０３９（ＪＰ，Ａ）

【文献】 特開２０１１−１９８９９７（ＪＰ，Ａ）

【文献】 特開２００７−１７３４６５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

窒化物半導体を含むＬＥＤ素子であって、
導電体又は半導体で構成された支持基板と、
前記支持基板の上層に形成された導電層と、
前記導電層の一部上面に底面を接触して形成された絶縁層と、
前記導電層の一部上面及び前記絶縁層の一部上面に底面を接触して形成された、ｐ型窒化物半導体で構成される第１半導体層と、
前記第１半導体層の上層に形成された、窒化物半導体で構成される発光層と、
前記第１半導体層及び前記発光層よりも水平方向に広がりを有し、前記発光層の上面及び前記絶縁層の一部上面に底面を接触して形成された、ｎ型窒化物半導体で構成される第２半導体層と、
前記第２半導体層の底面と前記絶縁層の上面が接触している領域の直上位置に係る前記第２半導体層の上層に形成されたボンディング電極と、
前記ボンディング電極の面に接触して形成されたボンディングワイヤとを有することを特徴とするＬＥＤ素子。

【請求項2】

前記絶縁層と前記第２半導体層の界面にショットキーバリア層が形成されていることを特徴とする請求項１に記載のＬＥＤ素子。

【請求項3】

前記導電層は多層構造であり、前記第１半導体層の底面及び前記絶縁層の底面に上面が接触する最上層には、前記発光層から下方に放射される光を上方に反射させるための反射電極が形成されていることを特徴とする請求項１又は２に記載のＬＥＤ素子。

【請求項4】

前記導電層は、前記反射電極に加えて、
底面が前記支持基板の上面に接触して形成されたハンダ層と、
底面が前記ハンダ層の上面に、上面が前記反射電極の底面にそれぞれ接触して形成された保護層を有することを特徴とする請求項３に記載のＬＥＤ素子。

【請求項5】

ｐ型窒化物半導体で構成される第１半導体層、窒化物半導体で構成される発光層、及びｎ型窒化物半導体で構成される第２半導体層を含むＬＥＤ素子の製造方法であって、
サファイア基板を準備する工程（ａ）と、
前記サファイア基板の上層に、前記第２半導体層、前記発光層、前記第１半導体層を下からこの順に形成する工程（ｂ）と、
前記第１半導体層及び前記発光層の一部領域をエッチングして、前記第２半導体層の上面を露出させる工程（ｃ）と、
露出している前記第２半導体層の上面及び前記第１半導体層の一部上面を覆うように絶縁層を形成する工程（ｄ）と、
露出している前記第１半導体層の上面及び前記絶縁層の上面を覆うように導電層を形成する工程（ｅ）と、
前記導電層の上面に、直接又は別の導電層を介して導電体又は半導体で構成された支持基板の底面を貼り合せる工程（ｆ）と、
前記支持基板を底面、前記サファイア基板を上面に位置させた状態で、上方からレーザを照射して前記サファイア基板を剥離して前記第２半導体層の上面を露出させる工程（ｇ）と、
前記第２半導体層の底面と前記絶縁層の上面が接触している領域の真上位置に係る前記第２半導体層の上層に、ボンディング電極を形成する工程（ｈ）と、
前記ボンディング電極に対してワイヤを接続する工程（ｉ）とを有することを特徴とするＬＥＤ素子の製造方法。

【請求項6】

前記第２半導体層の上面を露出させる工程（ｃ）の後に、前記第２半導体層の露出面に対してプラズマを照射してショットキーバリア層を形成する工程（ｊ）を有し、
前記工程（ｊ）の後に、前記絶縁層を形成する工程（ｄ）を行うことを特徴とする請求項５に記載のＬＥＤ素子の製造方法。

【請求項7】

前記第２半導体層の上面を露出させる工程（ｇ）の後に、前記第２半導体層の露出面に凹凸を形成する工程（ｋ）を有し、
前記工程（ｋ）の後、前記ボンディング電極を形成する工程（ｈ）を行うことを特徴とする請求項５又は６に記載のＬＥＤ素子の製造方法。

【請求項8】

前記工程（ｅ）で形成される前記導電層は多層構造であり、
前記工程（ｅ）は、少なくとも露出している前記第１半導体層の上面及び前記絶縁層の上面に接触する箇所には反射電極を形成する工程を含むことを特徴とする請求項５〜７のいずれか１項に記載のＬＥＤ素子の製造方法。

【請求項9】

前記工程（ｅ）で形成される前記導電層は、前記反射電極に加えて保護層及びハンダ層を含み、
前記工程（ｅ）は、
少なくとも露出している前記第１半導体層の上面及び前記絶縁層の上面に接触する箇所に反射電極を形成する工程と、
前記反射電極の上層に前記保護層を形成する工程と、
前記保護層の上層に前記ハンダ層を形成する工程を有し、
前記貼り合せる工程（ｆ）は、前記ハンダ層の上層に前記支持基板の底面を直接貼り合せるか、又は上層に別のハンダ層が形成されている前記支持基板の上下を反転させた後、前記ハンダ層の上層に当該別のハンダ層の底面を貼り合せる工程であることを特徴とする請求項８に記載のＬＥＤ素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はＬＥＤ素子及びその製造方法に関し、特に窒化物半導体で構成された縦型ＬＥＤ素子及びその製造方法に関する。

【背景技術】

【0002】

従来、窒化物半導体を用いたＬＥＤにおいては、主としてＧａＮが利用されている。この場合、格子整合の観点からサファイア基板上にエピタキシャル成長させて欠陥の少ないＧａＮ膜を形成することで、窒化物半導体からなるＬＥＤ素子を形成していた。ここで、サファイア基板は絶縁材であることから、ＧａＮ系ＬＥＤへの給電には、ｐ層の一部を削ってｎ層を露出させ、ｐ層及びｎ層の各層に給電用電極を形成していた。このように給電用の電極が同じ向きに配置されている構造のＬＥＤを横型構造と呼び、例えば下記特許文献１にこのような技術が開示されている。

【0003】

一方で、ＬＥＤ素子の発光効率の改善や光取り出しの効率化を目的として、ｐ層とｎ層を表裏面に配置し給電する、いわゆる縦型構造のＬＥＤの開発が進められている。この縦型構造のＬＥＤを製造する際には、ｐ層側にシリコン（Ｓｉ）や銅タングステン（ＣｕＷ）からなる支持基板を接合した後、サファイア基板が除去される。この場合、素子表面はｎ層側となり、このｎ層に給電用電極としてボンディング電極を設け、このボンディング電極に給電線であるワイヤを繋ぐ（ワイヤボンディング）ことで電力供給を行っていた。例えば下記特許文献２にはこのような技術が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第２９７６９５１号明細書

【特許文献2】特許第４２０７７８１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、特にＧａＮ系ＬＥＤを縦型構造にする場合、支持基板上に形成された各半導体層の厚みは非常に薄い。このため、ｎ層の上層に形成されたボンディング電極にワイヤを接続する際（ワイヤボンディング時）に、ボンディング電極を介して半導体層に強い圧力がかかる。

【0006】

具体的には、ワイヤボンディング時に加わる荷重は数十ｇの荷重をかけている。例えばボンディング電極のボンディングサイズをΦ１００μｍ程度とすれば、ボンディング電極の直下には数百ｋｇ／ｃｍ^２もの強烈な荷重がかかる。この結果、直下の発光層にダメージを与えて発光効率が低下するという問題があった。

【0007】

本発明は、上記の課題に鑑み、ワイヤボンディング時の発光層へのダメージを防止して、発光効率が高く、動作電圧の低い窒化物半導体系のＬＥＤ素子を実現することを目的とする。

【課題を解決するための手段】

【0008】

本発明のＬＥＤ素子は、窒化物半導体を含むＬＥＤ素子であって、
導電体又は半導体で構成された支持基板と、
前記支持基板の上層に形成された導電層と、
前記導電層の一部上面に底面を接触して形成された絶縁層と、
前記導電層の一部上面及び前記絶縁層の一部上面に底面を接触して形成された、ｐ型窒化物半導体で構成される第１半導体層と、
前記第１半導体層の上層に形成された、窒化物半導体で構成される発光層と、
前記第１半導体層及び前記発光層よりも水平方向に広がりを有し、前記発光層の上面及び前記絶縁層の一部上面に底面を接触して形成された、ｎ型窒化物半導体で構成される第２半導体層と、
前記第２半導体層の底面と前記絶縁層の上面が接触している領域の直上位置に係る前記第２半導体層の上層に形成されたボンディング電極とを有することを特徴とする。

【0009】

上記構成によれば、ＬＥＤ素子は、ボンディング電極の直下の位置において、第２半導体層の底面は、第１半導体層や発光層を介さずに絶縁層の上面と直接接触している。つまり、この箇所においては第１半導体層や発光層が除去された状態となっている。このため、ワイヤボンディング時にボンディング電極の直下に大きな荷重がかけられても、発光層に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。

【0010】

また、ボンディング電極の直下に絶縁層が形成されることで、第１半導体層に接触する導電層とボンディング電極の位置を水平方向にずらすことができる。これにより、発光層を流れる電流経路が水平方向に広がり、広い範囲の発光層から光を放射させることができるので、発光効率を更に高めることができる。

【0011】

また、本発明のＬＥＤ素子は、上記の特徴に加えて、
前記絶縁層と前記第２半導体層の界面にショットキーバリア層が形成されていることを別の特徴とする。

【0012】

この構成によれば、ボンディング電極の直下に高抵抗のショットキーバリア層が形成されることで、ボンディング電極から直下に向かう電流経路を更に形成しにくくする効果が得られる。つまり、発光層を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。

【0013】

加えて、ショットキーバリア層が絶縁層と第２半導体層の界面に形成されることで、ワイヤボンディング時の発光層へのダメージを緩和する効果が更に高められる。

【0014】

なお、上述の構成において、
前記導電層は多層構造であり、前記第１半導体層の底面及び前記絶縁層の底面に上面が接触する最上層には、前記発光層から下方に放射される光を上方に反射させるための反射電極が形成されているものとしても構わない。

【0015】

ＬＥＤ素子は光を一方向に取り出すことを想定している。本素子の場合、発光層から放射された光を、第２半導体層の形成側（上向き）に取り出すことを想定している。このため発光層から下向きに放射される光を反射電極が上向きに反射させることで発光効率を高めることができる。

【0016】

また、上述の構成において、
前記導電層は、前記反射電極に加えて、
底面が前記支持基板の上面に接触して形成されたハンダ層と、
底面が前記ハンダ層の上面に、上面が前記反射電極の底面にそれぞれ接触して形成された保護層を有する構成としても構わない。

【0017】

本素子は、例えばサファイア基板上に窒化物半導体層（第１半導体層、発光層及び第２半導体層）を形成させた後、ハンダ層を介してこの基板を別の支持基板と接合させることで製造できる。このとき、上記構成のように、反射電極とハンダ層の間に保護層が形成されることで、両基板の貼り合わせ時に、ハンダを構成する材料が反射電極側に拡散して、反射電極の反射率が落ちることによる発光効率の低下を防止する役目を果たすことができる。

【0018】

本発明のＬＥＤ素子の製造方法は、
ｐ型窒化物半導体で構成される第１半導体層、窒化物半導体で構成される発光層、及びｎ型窒化物半導体で構成される第２半導体層を含むＬＥＤ素子の製造方法であって、
サファイア基板を準備する工程（ａ）と、
前記サファイア基板の上層に、前記第２半導体層、前記発光層、前記第１半導体層を下からこの順に形成する工程（ｂ）と、
前記第１半導体層及び前記発光層の一部領域をエッチングして、前記第２半導体層の上面を露出させる工程（ｃ）と、
露出している前記第２半導体層の上面及び前記第１半導体層の一部上面を覆うように絶縁層を形成する工程（ｄ）と、
露出している前記第１半導体層の上面及び前記絶縁層の上面を覆うように導電層を形成する工程（ｅ）と、
前記導電層の上面に、直接又は別の導電層を介して導電体又は半導体で構成された支持基板の底面を貼り合せる工程（ｆ）と、
前記支持基板を底面、前記サファイア基板を上面に位置させた状態で、上方からレーザを照射して前記サファイア基板を剥離して前記第２半導体基板の上面を露出させる工程（ｇ）と、
前記第２半導体層の底面と前記絶縁層の上面が接触している領域の真上位置に係る前記第２半導体層の上層に、ボンディング電極を形成する工程（ｈ）と、
前記ボンディング電極に対してワイヤを接続する工程（ｉ）とを有することを特徴とする。

【0019】

上記方法によれば、絶縁層を形成する前の工程（ｃ）において、第１半導体層及び発光層の一部領域がエッチングされ、第２半導体層の上面が露出されている。この状態で絶縁層を形成することで、当該領域において第２半導体層と絶縁層が直接接触する。この後、工程（ｈ）において、第２半導体層と絶縁層が上下方向に直接接触している領域の真上位置にボンディング電極を形成する。これにより、製造されたＬＥＤ素子は、ボンディング電極の直下の位置において、第２半導体層の底面が、第１半導体層や発光層を介さずに絶縁層の上面と直接接触し、この箇所において第１半導体層や発光層が除去された状態となっている。

【0020】

よって、この方法によって製造されたＬＥＤ素子によれば、ワイヤボンディング時にボンディング電極の直下に大きな荷重がかけられても、発光層に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。また、発光層を流れる電流経路が水平方向に広がるので、発光効率を高めることができる。

【0021】

また、本発明のＬＥＤ素子の製造方法は、上記の特徴に加えて、
前記第２半導体層の上面を露出させる工程（ｃ）の後に、前記第２半導体層の露出面に対してプラズマを照射してショットキーバリア層を形成する工程（ｊ）を有し、
前記工程（ｊ）の後に、前記絶縁層を形成する工程（ｄ）を行うことを別の特徴とする。

【0022】

この方法によれば、第２半導体層と絶縁層の界面にショットキーバリア層が形成される。このショットキーバリア層は、ボンディング電極の直下の位置に、高抵抗の層を形成するため、ボンディング電極から直下に向かう電流経路を更に形成しにくくする効果が得られる。つまり、発光層を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。

【0023】

また、本発明のＬＥＤ素子の製造方法は、上記の特徴に加えて、
前記第２半導体層の上面を露出させる工程（ｇ）の後に、前記第２半導体層の露出面に凹凸を形成する工程（ｋ）を有し、
前記工程（ｋ）の後、前記ボンディング電極を形成する工程（ｈ）を行うことを別の特徴とする。

【0024】

この方法によれば、第２半導体層の表面に凹凸が形成されるので、発光層から第２半導体層に向けて放射された光のうち、第２半導体層の表面で発光層側に反射される光量を減らすことができる。これにより、素子外への取り出し光量を高めることができる。

【0025】

また、上記の方法において、
前記工程（ｅ）で形成される前記導電層は多層構造であり、
前記工程（ｅ）は、少なくとも露出している前記第１半導体層の上面及び前記絶縁層の上面に接触する箇所には反射電極を形成する工程を含むものとしても構わない。

【0026】

また、上記の方法において、
前記工程（ｅ）で形成される前記導電層は、前記反射電極に加えて保護層及びハンダ層を含み、
前記工程（ｅ）は、
少なくとも露出している前記第１半導体層の上面及び前記絶縁層の上面に接触する箇所に反射電極を形成する工程と、
前記反射電極の上層に前記保護層を形成する工程と、
前記保護層の上層に前記ハンダ層を形成する工程を有し、
前記貼り合せる工程（ｆ）は、前記ハンダ層の上層に前記支持基板の底面を直接貼り合せるか、又は上層に別のハンダ層が形成されている前記支持基板の上下を反転させた後、前記ハンダ層の上層に当該別のハンダ層の底面を貼り合せる工程であるものとしても構わない。

【発明の効果】

【0027】

本発明によれば、ワイヤボンディング時の発光層へのダメージを防止すると共に、発光効率が高く、動作電圧の低い窒化物半導体系のＬＥＤ素子が実現できる。

【図面の簡単な説明】

【0028】

【図1A】ＬＥＤ素子の概略断面図である。

【図1B】ＬＥＤ素子を含む概略上面図である。

【図1C】ＬＥＤ素子の別の概略断面図である。

【図2】本発明のＬＥＤ素子と従来のＬＥＤ素子の逆方向電流電圧特性を対比したグラフである。

【図3A】ＬＥＤ素子の工程断面図の一部である。

【図3B】ＬＥＤ素子の工程断面図の一部である。

【図3C】ＬＥＤ素子の工程断面図の一部である。

【図3D】ＬＥＤ素子の工程断面図の一部である。

【図3E】ＬＥＤ素子の工程断面図の一部である。

【図3F】ＬＥＤ素子の工程断面図の一部である。

【図3G】ＬＥＤ素子の工程断面図の一部である。

【図3H】ＬＥＤ素子の工程断面図の一部である。

【図3I】ＬＥＤ素子の工程断面図の一部である。

【図3J】ＬＥＤ素子の工程断面図の一部である。

【図3K】ＬＥＤ素子の工程断面図の一部である。

【図3L】ＬＥＤ素子の工程断面図の一部である。

【図3M】ＬＥＤ素子の工程断面図の一部である。

【図4】ＬＥＤ素子の製造方法を示すフローチャートである。

【発明を実施するための形態】

【0029】

本発明のＬＥＤ素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。

【0030】

［構造］
本発明のＬＥＤ素子１の構造につき、図１Ａ及び図１Ｂを参照して説明する。図１Ａは素子の概略断面図、図１Ｂは概略上面図である。

【0031】

ＬＥＤ素子１は、支持基板１１、導電層２０、絶縁層２１、ＬＥＤ層３０及びボンディング電極４３を含んで構成される。ＬＥＤ層３０は、ｐ型半導体層３１（「第１半導体層」に対応）、発光層３３、及びｎ型半導体層３５（「第２半導体層」に対応）が下からこの順に積層されて形成される。

【0032】

なお、図１Ｂにおいて符号１０は、ＬＥＤ素子１の発光領域を示している。

【0033】

（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｍｏなどの導電性基板、又はＳｉ、ＧａＡｓなどの半導体基板で構成される。

【0034】

（導電層２０）
支持基板１１の上層には、多層構造からなる導電層２０が形成されている。この導電層２０は、本実施形態では、ハンダ層１３、ハンダ層１５、保護層１７及び反射電極１９を含む。

【0035】

ハンダ層１３及びハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらのハンダ層１３とハンダ層１５は、支持基板１１上に形成されたハンダ層１３と、別の基板上に形成されたハンダ層１５を対向させた後に、両者を貼り合せることで形成されたものである。

【0036】

保護層１７は、例えばＰｔ系の金属、Ｎｉ、Ｗなどで構成される。後述するように、ハンダ層を介した貼り合わせの際、ハンダを構成する材料が後述する反射電極１９側に拡散し、反射率が落ちることによる発光効率の低下を防止する機能を果たしている。

【0037】

反射電極１９は、例えばＡｇ系の金属、Ａｌなどで構成される。また、コンタクトをとる目的としてＮｉ、ＩＴＯ、ＩＺＯなどと組み合わせてもよい。本素子１は、ＬＥＤ層３０の発光層３３から放射された光を、図１Ａの上方向に取り出すことを想定しており、反射電極１９は、発光層３３から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。

【0038】

なお、導電層２０は、一部においてＬＥＤ層３０と接触しており、支持基板１１とボンディング電極４３の間に電圧が印加されると、支持基板１１、導電層２０、ＬＥＤ層３０、ボンディング電極４３を介してボンディングワイヤ４５へと流れる電流経路が形成される。

【0039】

（絶縁層２１）
絶縁層２１は、例えばＳｉＯ_２、ＳｉＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＡｌＯＮなどで構成される。この絶縁層２１は、一部の上面はｐ型半導体層３１の底面と接触し、別の一部の上面はｎ型半導体層３５の底面と接触している。本素子１において、絶縁層２１は少なくとも２つの機能を果たしているが、この点については後述する。

【0040】

（ＬＥＤ層３０）
上述したように、ＬＥＤ層３０は、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が下からこの順に積層されて形成される。

【0041】

ｐ型半導体層３１は、例えばＡｌ_ｍＧａ_１−ｍＮ（０≦ｍ＜１）で構成される層（正孔供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。

【0042】

発光層３３は、例えばＧａＩｎＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はノンドープでもｐ型又はｎ型にドープされていても構わない。

【0043】

ｎ型半導体層３５は、例えばＡｌ_ｎＧａ_１−ｎＮ（０≦ｎ＜１）で構成される層（電子供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。少なくとも保護層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。

【0044】

ＬＥＤ素子１においては、ｎ型半導体層３５は、ｐ型半導体層３１及び発光層３３に比べて水平方向に広がりを有した構造である。より具体的には、図１Ａに示すように、ｎ型半導体層３５は、一部の底面が発光層３３の上面と接触し、別の一部の底面が絶縁層２１の上面と接触している。この絶縁層２１は、発光層３３とｐ型半導体層３１の側面と接触すると共に、ｐ型半導体層３１の一部の底面とも接触している。ｐ型半導体層３１の底面は、絶縁層２１と導電層２０（図１Ａでは反射電極１９）に接触している。

【0045】

ｎ型半導体層３５は、上面に凹凸が形成されている。これは発光層３３から上方に向けて放射された光（及び反射電極１９から上向きに放射される反射光）が、ｎ型半導体層３５の表面で下向きに反射される光量を減らして、素子外への取り出し光量を高めることを目的としたものである。

【0046】

（ボンディング電極４３、ワイヤ４５）
ボンディング電極４３はｎ型半導体層３５の上層に形成され、例えばＣｒ−Ａｕで構成されるｎ型電極で構成される。上述したように、より詳細には、ボンディング電極４３は、ｎ型半導体層３５の底面と絶縁層２１の上面が接触している領域の真上位置に係るｎ型半導体層３５の上層に形成されている。

【0047】

ボンディング電極４３には、例えばＡｕ、Ｃｕなどで構成されるワイヤ４５が連絡されている。このワイヤ４５の他方は、本素子１が配置されている基板の給電パターン（不図示）などに接続される。

【0048】

（絶縁物４１、電極４２）
電極４２はボンディング電極４３と同じ材料で構成されるものとして構わない。また、電極４２は、ボンディング電極４３と同様に、ｎ型半導体層３５の上層に形成されているが、ボンディング電極４３とは異なりワイヤ４５が接続される電極ではない。このため、電極４２の底面以外の周辺には絶縁層４１が形成されている。

【0049】

絶縁層４１は、半導体層から発せられる光に対し透過する材質が好ましく、例えばＳｉＯ_２、ＳｉＮ、ＡｌＮ、Ａｌ_２Ｏ_３、ＡｌＯＮなどで構成され、ｎ型半導体層３５の上面や側面、及び上述した電極４２の周辺に積層されている。絶縁層４１は、ｎ型半導体層３５や電極４２の表面の保護膜として機能する。

【0050】

［絶縁層２１の機能］
次に、本素子１が備える絶縁層２１の機能について説明する。本素子１において、絶縁層２１は少なくとも２つの機能を果たしている。第１の機能はＬＥＤ層３０の発光領域の拡大、第２の機能はボンディング時の発光層３３へのダメージの防止である。

【0051】

第１の機能について説明する。ボンディング電極４３の直下にＬＥＤ層３０を介して絶縁層２１を介さずに導電層２０が位置している場合、導電層２０とボンディング電極４３の間に電圧が印加されると、ＬＥＤ層３０内ではボンディング電極４３に対向する領域に集中的に電流が流れる。この場合、当該領域内の発光層３３が集中的に発光し、他の箇所の発光層３３の発光は弱くなる。ボンディング電極４３の直下に位置する発光層３３から放射される上向きの光はボンディング電極４３に遮られてしまい、ＬＥＤ素子外の上方に放射される光量は少なくなる。このため、ボンディング電極４３の直下以外に位置する発光層３３をなるべく発光させるのが、発光効率を高める観点からは好ましい。このため、ボンディング電極４３の直下に絶縁層２１を形成して、導電層２０の位置をボンディング電極４３の位置とは水平方向にずらすことで、発光層３３を流れる電流経路を水平方向に広げ、広い範囲の発光層３３から光が放射させる機能を持たせている。

【0052】

第２の機能について説明する。上述したように、ＬＥＤ素子１の絶縁層２１は、一部の上面がｐ型半導体層３１の底面と接触し、別の一部の上面がｎ型半導体層３５の底面と接触している。そして、より詳細には、ボンディング電極４３の形成領域の真下の位置において、絶縁層２１の上面がｎ型半導体層３５の底面と接触している。つまり、図１Ａに示すように、ボンディング電極４３の形成領域の真下の位置には、ｐ型半導体層３１及び発光層３３が存在していない。

【0053】

窒化物半導体を含むＬＥＤ素子、特にＧａＮ系のＬＥＤ素子においては、厚みが非常に薄く、例えば１〜４μｍ程度で構成される。そして、ｎ型半導体層３５に比べて、ｐ型半導体層３１及び発光層３３の厚みは極めて薄い。このため、課題の項で説明したように、ワイヤボンディング時に、ボンディング電極４３の直下のＬＥＤ層３０には例えば数百ｋｇ／ｃｍ^２程度もの大きな荷重が課されると、従来構成のＬＥＤ素子であれば、このＬＥＤ層３０内に発光層が存在するため、この発光層がダメージを受ける。

【0054】

しかし、図１Ａに示すＬＥＤ素子１の構造の場合、ボンディング電極４３の直下には、ｎ型半導体層３５は存在するものの、その下層には発光層３３及びｐ型半導体層３１は形成されておらず、代わりに絶縁層２１が形成されている。このため、ワイヤボンディング時にボンディング電極４３の直下に大きな荷重がかけられても、発光層３３に対してダメージが与えられることがなく、発光効率が低下するという課題が解消する。

【0055】

［別構成］
図１Ｃは本素子の別の概略断面図である。図１Ａに示すＬＥＤ素子１と比較して、図１Ｃに示すＬＥＤ素子１Ａは、絶縁層２１とｎ型半導体層３５の界面にショットキーバリア層５０が形成されている点が異なる。

【0056】

このショットキーバリア層５０は、高抵抗な領域を形成しており、その厚みは極めて薄い。ｎ型半導体層３５と絶縁層２１の界面にこのようなショットキーバリア層５０が形成されることで、上述した絶縁層２１の第１の機能と第２の機能の双方を更に高める効果が発揮される。なお、図１Ｃでは、ショットキーバリア層５０が極めて厚膜で形成されているかのように表しているが、これは視覚的に理解させるための説明上の措置である。

【0057】

まず、ショットキーバリア層５０が形成されることで、ボンディング電極４３から直下の方向に電流経路が形成されにくくする機能を果たす。すなわち、上述した絶縁層２１の第１の機能を更に高める効果が発揮される。これにより、発光層３３を流れる電流経路を水平方向に更に広げることができ、発光効率を更に高めることができる。

【0058】

また、ショットキーバリア層５０がｎ型半導体層３５と絶縁層２１の界面に形成されることで、ワイヤボンディング時のＬＥＤ層３０へのダメージが更に緩和できる効果があることが分かった。この点については、図２のグラフを参照しながら説明する。

【0059】

［効果］
図２は、本発明のＬＥＤ素子と従来構成のＬＥＤ素子の性能を比較したグラフである。図２のグラフについて、以下説明する。

【0060】

図２は、図１Ａに示したＬＥＤ素子１、図１Ｃに示すＬＥＤ素子１Ａ、及び従来のＬＥＤ素子のそれぞれに対し、逆バイアスの電圧を印加したときの電流−電圧特性をグラフに示したものである。図２において、ＬＥＤ素子１のグラフにｄ１、ＬＥＤ素子１Ａのグラフにｄ２、従来素子のグラフにｄ３と符号を付している。

【0061】

上述したように、ＬＥＤ層３０は、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５を有して構成される。このとき、ｐ型半導体層３１を負極、ｎ型半導体層３５を正極とした、いわゆる逆バイアスの電圧を印加した場合、逆バイアス電圧の絶対値が小さいうちはＬＥＤ層３０にはほとんど電流が流れない。その後、逆バイアス電圧の絶対値を徐々に大きくしていくと、耐圧を超え、逆向きの電流が流れ始める。

【0062】

上述したように、ボンディング電極の直下に発光層が存在する従来構成の場合、ワイヤボンディング時において発光層に大きな荷重が課せられる結果、薄い膜厚で構成されている発光層や場合によってはその下層のｐ型半導体層にダメージが与えられる。このように、発光層やｐ型半導体層にダメージが与えられている場合、この半導体層内に形成されたダメージに起因してリーク電流の経路が形成されるため、逆バイアスを印加したときに流れる逆向きの電流量が多くなる。よって、逆バイアスを印加したときにＬＥＤ層３０を流れる逆向きの電流量を比較することで、ワイヤボンディング時にＬＥＤ層３０に与えられたダメージの程度を比較することができる。

【0063】

図２のグラフによれば、従来素子のデータｄ３は、本発明のＬＥＤ素子のデータｄ１及びｄ２と比較して、逆バイアス印加時の電流が著しく（２桁程度）大きくなっていることが分かる。また、データｄ１とｄ２を比較すると、どちらもデータｄ３よりは極めて電流値が小さいが、ショットキーバリア層５０が形成されているＬＥＤ素子１Ａのデータｄ２の方が、ショットキーバリア層５０が形成されていないＬＥＤ素子１のデータｄ１よりも更に電流値が小さくなっていることが分かる。より詳細には、−５Ｖ印加時において、従来の素子（ｄ３）に流れる逆バイアス電流は８×１０^−６Ａであったのに対し、ＬＥＤ素子１に流れる電流は３×１０^−８Ａであった。また、ＬＥＤ素子１Ａに流れる電流は２×１０^−８Ａであった。

【0064】

これにより、ボンディング電極４３の直下の位置には発光層３３及びｐ型半導体層３１を形成せず、ｎ型半導体層３５の底面と絶縁層２１の上面を接触させるＬＥＤ素子１やＬＥＤ素子１Ａの構成とすることで、ワイヤボンディング時におけるＬＥＤ層３０（特に発光層３３やｐ型半導体層３１）へのダメージを大きく緩和させる効果が得られることが分かる。更に、ｎ型半導体層３５の底面と絶縁層２１の上面を、極めて薄いショットキーバリア層５０を介して接触させるＬＥＤ素子１Ａの構成とすることで、前記ダメージを緩和させる効果を更に高められることが分かる。

【0065】

なお、実装時の素子歩留まりについても、従来素子の場合は３０％に留まっているのに対し、ＬＥＤ素子１及び１Ａの双方とも、６０％の歩留まりを実現した。

【0066】

［ＬＥＤ素子１の製造方法］
次に、本発明のＬＥＤ素子１の製造方法につき、図３Ａ〜図３Ｌに示す工程断面図、及び図４に示すフローチャートを参照して説明する。また、以下の説明に示すステップ番号は、図４のフローチャートのステップ番号に対応している。なお、ＬＥＤ素子１Ａの製造方法については後述する。

【0067】

また、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない

【0068】

（ステップＳ１）
図３Ａに示すように、サファイア基板６１上にＬＥＤエピ層４０を形成する。このステップＳ１は工程（ａ）及び工程（ｂ）に対応しており、例えば以下の手順により行われる。

【0069】

〈サファイア基板６１の準備〉
まず、ｃ面サファイア基板６１のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）装置の処理炉内にｃ面サファイア基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。

【0070】

〈ノンドープ層３６の形成〉
次に、ｃ面サファイア基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これら低温バッファ層及び下地層がノンドープ層３６に対応する。

【0071】

ノンドープ層３６のより具体的な形成方法は例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板の表面６１に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。

【0072】

次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのトリメチルガリウム及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、第１バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。

【0073】

〈ｎ型半導体層３５の形成〉
次に、ノンドープ層３６の上層にＡｌ_ｎＧａ_１−ｎＮ（０≦ｎ＜１）の組成からなる電子供給層を形成し、更にその上層にｎ型ＧａＮよりなる保護層を形成する。これら電子供給層及び保護層がｎ型半導体層３５に対応する。

【0074】

ｎ型半導体層３５のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に３０分間供給する。これにより、Ａｌ_０．０６Ｇａ_０．９４Ｎの組成を有し、Ｓｉ濃度が１×１０^１９／ｃｍ^３で厚みが１．７μｍの電子供給層をノンドープ層３６の上層に形成する。

【0075】

その後、トリメチルアルミニウムの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、電子供給層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を形成する。

【0076】

なお、ｎ型半導体層３５に含まれるｎ型不純物としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、硫黄（Ｓ）、セレン（Ｓｅ）、錫（Ｓｎ）及びテルル（Ｔｅ）などを用いることができる。これらの中では、特にシリコン（Ｓｉ）が好ましい。

【0077】

〈発光層３３の形成〉
次に、ｎ型半導体層３５の上層にＧａＩｎＮで構成される井戸層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。

【0078】

発光層３３のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１．６μｍｏｌ／ｍｉｎのトリメチルアルミニウム、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＧａＩｎＮよりなる井戸層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する発光層３３が、ｎ型半導体層３５の表面に形成される。

【0079】

〈ｐ型半導体層３１の形成〉
次に、発光層３３の上層に、Ａｌ_ｍＧａ_１−ｍＮ（０≦ｍ＜１）で構成される層（正孔供給層）を形成し、更にその上層にｐ型ＧａＮで構成される層（保護層）を形成する。これら正孔供給層及び保護層がｐ型半導体層３１に対応する。

【0080】

ｐ型半導体層３１のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０５０℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が２０μｍｏｌ／ｍｉｎのトリメチルアルミニウム、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルを処理炉内に６０秒間供給する。これにより、発光層３３の表面に、厚みが２０ｎｍのＡｌ_０．３Ｇａ_０．７Ｎの組成を有する正孔供給層を形成する。その後、トリメチルアルミニウムの流量を９μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ_０．１３Ｇａ_０．８７Ｎの組成を有する正孔供給層を形成する。

【0081】

更にその後、トリメチルアルミニウムの供給を停止すると共に、ビスシクロペンタジエニルの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍのｐ型ＧａＮよりなるコンタクト層を形成する。

【0082】

なお、ｐ型不純物としては、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、カーボン（Ｃ）などを用いることができる。

【0083】

このようにしてサファイア基板６１上に、ノンドープ層３６、ｎ型半導体層３５、発光層３３及びｐ型半導体層３１からなるＬＥＤエピ層４０が形成される。

【0084】

（ステップＳ２）
次に、ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。

【0085】

（ステップＳ３）
次に、図３Ｂに示すように、ｐ型半導体層３１の一部の上面をマスク６２で覆う。マスク６２は、レジスト、ＳｉＯ_２、Ｎｉなどを利用することができる。ここで、マスク６２は、後にボンディング電極４３が形成される領域に対向する箇所については覆わず、他の箇所を覆うように形成する。

【0086】

（ステップＳ４）
次に、ウェハに対してエッチングを行うことで、図３Ｃに示すように、マスク６２で覆われていない領域について、ｎ型半導体層３５の上面を露出させる。なお、以下では、本ステップＳ４でエッチングされた領域を「ＭＥＳＡ部７０」と称することがある。

【0087】

より具体的には、フォトリソグラフィ及びＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）装置を用い、マスク６２で覆われていない領域に対して、ｎ型半導体層３５の表面が露出するまでエッチングを行う。このエッチング深さについては、ｐ型半導体層３１及び発光層３３が取り払われた状態でｎ型半導体層３５が露出する程度とする。

【0088】

図１Ａを参照して説明したように、本発明のＬＥＤ素子１は、このエッチングされた箇所に対向する位置にボンディング電極４３が形成される構成である。このため、本ステップＳ４においてエッチングを行いすぎてｎ型半導体層３５の膜厚が極めて薄くなると、完成後にボンディング電極４３の直下部の抵抗が高くなってしまい、素子特性の劣化を起こすおそれがある。このため、ｎ型半導体層３５の膜厚が一定程度（例えば５００ｎｍ以上）残存するようにエッチングを行うのが好ましい。

【0089】

なお、このステップＳ４は工程（ｃ）に対応している。

【0090】

（ステップＳ５）
次に、マスク６２を剥離する。

【0091】

（ステップＳ６）
次に、図３Ｄに示すように、ステップＳ４で露出されたｎ型半導体層３５の上面（ＭＥＳＡ部７０の露出面）から隣接するｐ型半導体層３１の上面をまたぐように、絶縁層２１を形成する。なお、このとき、ｐ型半導体層３１の上面を全て覆わず、一部を露出させたままとする（領域７１参照）。

【0092】

より具体的には、絶縁層２１としてＳｉＯ_２を膜厚４００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮでも良い。なおＳｉＮの場合、ＧａＮと熱膨張係数が近いため後工程での熱の歪みが生じにくく、電極剥がれなどが生じにくくなるという効果がある。

【0093】

なお、厳密に言えば、本ステップＳ６で成膜される絶縁層２１のうち、ＭＥＳＡ部７０の露出面に形成される絶縁層２１は、上述した第１の機能と第２の機能の双方の役割を果たしている。これに対し、ＭＥＳＡ部７０以外、すなわちｐ型半導体層３１の上面に形成される絶縁層２１は、第１の機能の役割を果たす。つまり、ｐ型半導体層３１の上面に形成される層は、ｐ型半導体層３１とショットキーとなる部材であればよく、言い換えれば絶縁部材に限らずＴｉ，Ａｌなどの金属やＺｎＯなどの導電部材でも構わない。

【0094】

つまり、ＭＥＳＡ部７０の露出面及び隣接するｐ型半導体層３１の直近上面のみを覆うように絶縁層２１を成膜し、それに隣接したｐ型半導体層３１の上面に、当該ｐ型半導体層３１とショットキーとなる導電部材２１ａを成膜する構成としても構わない（図３Ｅ参照）。以下では、図３Ｄのように本ステップＳ６を実行したものとして説明する。

【0095】

なお、このステップＳ６は工程（ｄ）に対応している。

【0096】

（ステップＳ７）
図３Ｆに示すように、ｐ型半導体層３１及び絶縁層２１の上面を覆うように、導電層２０を形成する。ここでは、反射電極１９、保護層１７、及びハンダ層１５を含む多層構造の導電層２０を形成する。

【0097】

導電層２０のより具体的な形成方法は例えば以下の通りである。まず、スパッタ装置にてｐ型半導体層３１及び絶縁層２１の上面を覆うように、膜厚０．７ｎｍのＮｉ及び膜厚１２０ｎｍのＡｇを全面に成膜して、反射電極１９を形成する。次に、ＲＴＡ装置を用いてドライエアー雰囲気中で４００℃２分間のコンタクトアニールを行う。

【0098】

次に、電子線蒸着装置（ＥＢ装置）にて反射電極１９の上面（Ａｇ表面）に、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。

【0099】

なお、このハンダ層１５の形成ステップにおいて、サファイア基板６１とは別に準備された支持基板１１の上面にもハンダ層１３を形成するものとして構わない（図３Ｇ参照）。このハンダ層１３は、ハンダ層１５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層１３と接合されることで、サファイア基板６１と支持基板１１が、ハンダ層１３及びハンダ層１５を接触させる向きに貼り合せられる。なお、この支持基板１１としては、構造の項で前述したように、例えばＣｕＷが用いられる。

【0100】

なお、このステップＳ７は工程（ｅ）に対応している。

【0101】

（ステップＳ８）
次に、図３Ｈに示すように、サファイア基板６１と支持基板１１とを、ハンダ層１３及びハンダ層１５を接触させる向きに貼り合せる。より具体的には、２８０℃の温度、１０ＭＰａの圧力下で、ハンダ層１５と支持基板１１の上層に形成されたハンダ層１３とを貼り合せる。なお、このステップＳ８は工程（ｆ）に対応している。

【0102】

（ステップＳ９）
次に、図３Ｉに示すように、サファイア基板６１を剥離する。より具体的には、サファイア基板６１を上に、支持基板１１を下に向けた状態で、サファイア基板６１側からＫｒＦエキシマレーザを照射して、サファイア基板６１とＬＥＤエピ層４０の界面を分解させることでサファイア基板６１の剥離を行う。サファイア６１はレーザが通過する一方、その下層のＧａＮはレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによってサファイア基板６１が剥離される。

【0103】

その後、ウェハ上に残存しているＧａＮを、塩酸などを用いたウェットエッチング、ＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。なお、本ステップＳ９においてノンドープ層３６が除去されて、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５がこの順に積層されてなるＬＥＤ層３０が残存する。

【0104】

なお、このステップＳ９は工程（ｇ）に対応している。

【0105】

（ステップＳ１０）
次に、図３Ｊに示すように隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１が露出するまでＬＥＤ層３０をエッチングする。これにより、隣接領域のＬＥＤ層３０同士が分離される。

【0106】

なお、このエッチング工程は、素子側面を垂直に削るよりは１０°以上のテーパー角を有して削るのが好ましい。これは、側面にテーパー角を有してエッチングを行った場合の方が、後のステップＳ１３において、素子側面に絶縁層４１が形成しやすくなるためである。素子側面に絶縁層４１が形成されない場合、リーク電流が発生する原因となるおそれがある。

【0107】

（ステップＳ１１）
次に、図３Ｋに示すようにｎ型半導体層３５の表面に凹凸を形成する。具体的には、ＫＯＨ等のアルカリ溶液を浸すことで凹凸形成を行う。このとき、後に電極４２及びボンディング電極４３を形成する箇所に対しては、凹凸を形成しないものとしても構わない。これらの箇所に凹凸を形成しないことで、電極を形成する箇所のｎ型半導体層３５の表面が平坦な状態のまま維持される。電極形成箇所のｎ型半導体層３５の表面を平坦な状態のまま維持することで、特にボンディング電極４３の形成後、ワイヤボンディングを行う際にボンディング電極４３とｎ型半導体層３５の界面にボイドが発生するのを防ぐ効果が得られる。このステップＳ１１が工程（ｋ）に対応する。

【0108】

（ステップＳ１２）
次に、図３Ｌに示すように、ｎ型半導体層３５の上面に電極４２及びボンディング電極４３を形成する。より具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕ100nmからなる電極を形成後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。なお、このステップＳ１２は工程（ｈ）に対応している。

【0109】

（ステップＳ１３）
次に、露出されている素子側面、及びボンディング電極４３以外の上面を絶縁層４１で覆う。より具体的には、ＥＢ装置にてＳｉＯ_２膜を形成する。なおＳｉＮ膜を形成しても構わない。

【0110】

（ステップＳ１４）
次に、各素子同士を例えばレーザダイシング装置によって分離する。

【0111】

（ステップＳ１５）
次に、支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合し、ボンディング電極４３に対してワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなるワイヤ４５を連結させることで、ワイヤボンディングを行う。これにより、図１Ａに示すＬＥＤ素子１が形成される。なお、このステップＳ１５は工程（ｉ）に対応している。

【0112】

［ＬＥＤ素子１Ａの製造方法］
次に、ＬＥＤ素子１Ａの製造方法につき説明する。

【0113】

ＬＥＤ素子１の製造方法と同様に、上述したステップＳ１〜Ｓ４を行う。

【0114】

（ステップＳ４Ａ）
ステップＳ４の後、露出したｎ型半導体層３５の上面に対してプラズマを照射してショットキーバリア層５０を形成する。より具体的には、ウェハをプラズマ照射装置内に設置した状態で、Ｏ_２、Ａｒ、Ｎ_２などを供給してプラズマを発生させ、露出したｎ型半導体層３５の上面すなわちＭＥＳＡ部７０に照射を行い、当該ＭＥＳＡ部７０
を不活性化させる。ＭＥＳＡ部７０がプラズマ中にさらされることで、その表面が不活性化されて、極めて薄膜のショットキーバリア層５０が形成される（図３Ｍ参照）。これにより、一種の絶縁膜が付いた状態に近くなり、前述したようにＬＥＤ素子１よりも更に電気的耐圧を高める効果が得られる。

【0115】

この後、ステップＳ５〜Ｓ１５と同様の処理を行うことで、図１Ｃに示すＬＥＤ素子１Ａが形成される。

【0116】

なお、このステップＳ４Ａが工程（ｊ）に対応する。

【0117】

［別実施形態］
以下、別実施形態について説明する。

【0118】

〈１〉 上述の実施形態では、保護層１７をサファイア基板６１側に形成したが、支持基板１１側に形成しても構わない。すなわち、図３Ｇに示す構成に代えて、支持基板１１の上層に保護層１７を形成し、その上層にハンダ層１３を形成したものを、ステップＳ８においてサファイア基板６１と貼り合せても構わない。

【0119】

〈２〉 上述の実施形態では、サファイア基板６１と支持基板１１の両者にハンダ層を形成したが（ハンダ層１３、１５）、どちらか一方にのみハンダ層を形成した後に両基板を貼り合せても構わない。

【0120】

〈３〉 図１Ａ及び図１Ｃに示した構造、並びに図３Ａ〜図３Ｍ及び図４に示した製造方法は、好ましい実施形態の一例であって、これらの構成やプロセスの全てを備えなければならないというものではない。例えばハンダ層１３とハンダ層１５は、２つの基板の貼り合せを効率的に行うべく形成されたものであって、２基板の貼り合せが実現できるのであればＬＥＤ素子１の機能を実現する上で必ずしも必要なものではない。

【0121】

反射電極１９は、発光層３３から放射される光の取り出し効率を更に向上させる意味においては備えるのが好適であるが、必ずしも備えなければならないというものではない。保護層１７、ｎ型半導体層３５の表面の凹凸なども同様である。

【符号の説明】

【0122】

１，１Ａ ： 本発明のＬＥＤ素子
１０ ： 発光領域
１１ ： 支持基板
１３ ： ハンダ層
１５ ： ハンダ層
１７ ： 保護層
１９ ： 反射電極
２０ ： 導電層
２１ ： 絶縁層
２１ａ ： 導電部材
３０ ： ＬＥＤ層
３１ ： ｐ型半導体層
３３ ： 発光層
３５ ： ｎ型半導体層
３６ ： ノンドープ層
４０ ： ＬＥＤエピ層
４１ ： 絶縁層
４２ ： 電極
４３ ： ボンディング電極
４５ ： ワイヤ
５０ ： ショットキーバリア層
６１ ： サファイア基板
６２ ： マスク
７０ ： ＭＥＳＡ部
７１ ： 露出領域

【図1A】

【図1B】

【図1C】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図3J】

【図3K】

【図3L】

【図3M】

【図4】