特許 6004465 不揮発機能メモリ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6004465

(24)【登録日】2016年9月16日

(45)【発行日】2016年10月5日

(54)【発明の名称】不揮発機能メモリ装置

(51)【国際特許分類】

   G11C 15/04 20060101AFI20160923BHJP

【ＦＩ】

   G11C15/04 601R

   G11C15/04 C

【請求項の数】3

【全頁数】7

(21)【出願番号】特願2012-68832(P2012-68832)

(22)【出願日】2012年3月26日

(65)【公開番号】特開2013-200920(P2013-200920A)

(43)【公開日】2013年10月3日

【審査請求日】2015年3月16日

【新規性喪失の例外の表示】特許法第３０条第１項適用 平成２３年９月２７日発行の「２０１１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ」に発表

【新規性喪失の例外の表示】特許法第３０条第１項適用 平成２３年１０月１４日発行の「５６ｔｈ ＡＮＮＵＡＬ ＣＯＮＦＥＲＥＮＣＥ ＯＮ ＭＡＧＮＥＴＩＳＭ ＡＮＤ ＭＡＧＮＥＴＩＣ ＭＡＴＥＲＩＡＬＳ」に発表

【新規性喪失の例外の表示】特許法第３０条第１項適用 平成２３年１１月４日に日経ＢＰネットにて記事を掲載

【新規性喪失の例外の表示】特許法第３０条第１項適用 平成２４年２月２０日掲載の「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌｕｍｅ５１， Ｎｕｍｂｅｒ２」に発表

【新規性喪失の例外の表示】特許法第３０条第１項適用 平成２４年３月８日掲載の「Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌｕｍｅ１１１， Ｉｓｓｕｅ７」に発表

(73)【特許権者】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100177149

【弁理士】

【氏名又は名称】佐藤 浩義

(74)【代理人】

【識別番号】100109449

【弁理士】

【氏名又は名称】毛受 隆典

(74)【代理人】

【識別番号】100132883

【弁理士】

【氏名又は名称】森川 泰司

(72)【発明者】

【氏名】羽生 貴弘

(72)【発明者】

【氏名】松永 翔雲

(72)【発明者】

【氏名】夏井 雅典

(72)【発明者】

【氏名】遠藤 哲郎

(72)【発明者】

【氏名】大野 英男

【審査官】 堀田 和義

(56)【参考文献】

【文献】 米国特許第０８０２３２９９（ＵＳ，Ｂ１）

【文献】 特開２０１２−８９２０５（ＪＰ，Ａ）

【文献】 特開２０１２−１９０５３０（ＪＰ，Ａ）

【文献】 N. Sakimura, et al.，MRAM Cell Technology for Over 500-MHz SoC，IEEE Journal of Solid-State Circuits，IEEE，２００７年 ４月，Vol.42，No.4，pp.830−838

【文献】 勝俣 翠、他3名，完全並列形不揮発ＴＣＡＭ向けワード回路の構成，平成22年度 電気関係学会東北支部連合大会 講演論文集，日本，電気関係学会東北支部連合大会実行委員会，２０１１年 ６月１０日，P285，セッションID：1I09，ＵＲＬ，https;//www.jstage.jst.go.jp/article/tsjc/2010/0/2010_0_285/_article/-char/ja/

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １５／０４

(57)【特許請求の範囲】

【請求項1】

第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。

【請求項2】

第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセルであって、
選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタは、各ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする不揮発ＴＣＡＭセル。

【請求項3】

マッチラインに並列接続した複数個の請求項１又は２に記載の不揮発ＴＣＡＭセルと、マッチラインの充電・放電を制御するＰｒｅｃｈａｒｇｅ／Ｅｖａｌｕａｔｅコントローラと、書込みコントローラとを備えた不揮発ＴＣＡＭワード回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、不揮発機能メモリ装置、特にＭＴＪ素子を用いた完全並列形の不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路に関する。

【背景技術】

【0002】

現代のネットワーク社会を支える重要な技術の１つであるパターンマッチング技術を実現する専用ハードウェアエンジンとして、機能メモリ装置を活用する方法が知られている。この機能メモリ装置の代表例として、Ｔｅｒｎａｒｙ Ｃｏｎｔｅｎｔ−Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ （ＴＣＡＭ：三値連想メモリ）が注目されている。

【0003】

ＴＣＡＭは、記憶されているデータと入力されたデータを並列に検索できるため、非常に高速な検索が可能である。また、通常の“０”、“１”に加え、“Ｄｏｎ’ｔ−ｃａｒｅ（Ｘ）”の３つの記憶状態を定義することにより、マスク検索機能を実現している。このように検索の高速性・柔軟性を兼ね備えたＴＣＡＭは、ネットワークルータ、ウイルス検索、画像・音声認識など様々な分野への応用が可能である。

【0004】

ＴＣＡＭは、優れた特長を持つ一方で、面積及びエネルギー消費の点で問題がある。従来のＣＭＯＳ構成によるＴＣＡＭセルは、２つのＳＲＡＭセル回路と比較回路から構成されており、１セル当たり少なくとも１２トランジスタが必要となるため、ＴＣＡＭの高密度化が困難である。さらに、近年の半導体プロセスの微細化に伴い、リーク電流による静的なエネルギー消費の増大がＴＣＡＭにおいても問題となっており、ＴＣＡＭの高密度化と静的消費エネルギー削減を達成しうる回路技術の確立が重要である。

【0005】

本発明者らは、図４に示すような、不揮発記憶素子の１つであるＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ（ＭＴＪ）素子の特性を活用した２Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセルに基づくビットシリアル形ＴＣＡＭを提案している（非特許文献１参照）。
このＴＣＡＭは、トランジスタとＭＴＪ素子を組み合わせた構成であるため、原理的に最少の２トランジスタで構成でき、コンパクト化が可能である。また、不揮発記憶機能により静的電力をほぼゼロにできることから、待機時の消費エネルギーもほぼゼロにすることが可能である。

【0006】

しかしながら、このＴＣＡＭでは通常のＴＣＡＭで行われている多ビット並列検索動作が困難であった。これは、ＭＴＪ素子の抵抗変化率がトランジスタの抵抗変化率より小さいために、セル回路を並列接続した際にワード回路の並列抵抗が小さくなることに起因する。このため、図４に示す不揮発ＴＣＡＭセルは、１ビットずつ逐次的に検索を行うビットシリアル形ＴＣＡＭへの応用に限定されることを余儀なくされていた。

【0007】

次に、図４に示す不揮発ＴＣＡＭセルを改善した本発明者らの提案に係る不揮発ＴＣＡＭセルを図５、図６に示す。（特許文献１、非特許文献２、３参照）
図５は、多ビット並列検索動作を可能にした不揮発ＴＣＡＭセルの構成を示す。このセルは、図４に示すセルにＰＭＯＳ電流源負荷トランジスタ、ダイオード接続トランジスタ、及び書込みトランジスタを追加することによって、多ビット並列検索動作を可能にしている。

【0008】

また、図６に示す不揮発ＴＣＡＭセルは、図５のセルにおける書込みトランジスタを排除し、一致検出回路部とＰＭＯＳ電流源負荷トランジスタで兼用することで、同等の機能を保持しながらトランジスタ数を削減したものである。これらの図５及び図６のセルは、図４のセル回路と比較してトランジスタ数が増えているが、通常のＣＭＯＳ構成のセルと比較して少ない素子数で実現できている。
図５及び図６に示すセルは、ＣＭＯＳ構成のＴＣＡＭセルと同等の検索速度を有しているが、検索期間中はセル毎に定常的な電流を流す必要があるため、動的電力が高くなってしまう問題点がある。このため、動作時のエネルギー消費（動的電力×遅延時間）が大きくなってしまう。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特願２０１２−７３７５号

【非特許文献】

【0010】

【非特許文献1】S. Matsunaga、 K. Hiyama、 A. Matsumoto、 S. Ikeda、 H. Hasegawa、 K. Miura、 J. Hayakawa、 T. Endoh、 H. Ohno、 and T. Hanyu、 “Standby-Power-Free Compact Ternary Content-Addressable Memory Cell Chip Using Magnetic Tunnel Junction Devices、” Applied Physics Express、 vol. 2、 no. 2、 pp. 023004-1〜023004-3、 Feb. 2009.

【非特許文献2】勝俣ら, 電気関係学会東北支部連合大会, 1I09, p.285，Aug. 2010.

【非特許文献3】多値論理とその応用研究会技術研究報告 多値技報 Vol.MVL-11,No.1第5〜10頁 研究会座長 羽生貴弘（国立大学法人東北大学）平成23年1月8日発行

【発明の概要】

【発明が解決しようとする課題】

【0011】

ＴＣＡＭにおいて解決すべき課題は、コンパクト化、低静的電力化、低動的電力化、高速化である。電力と遅延時間の積はエネルギーであるため、解決すべき課題はコンパクト化と低エネルギー化であると言い換えることができる。
ＴＣＡＭの課題をすべて満たすためには、コンパクト性と不揮発性に加え、動作時のエネルギー消費を最小限に抑えることが重要となる。動作時の動的電力のオーバヘッドは現状のＭＴＪ素子の特性上必然的に起こるものだと考えると、遅延時間を短縮することがエネルギー消費低減に必須な課題となる。
したがって、本発明は、遅延時間を短縮した不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を提供することを課題とする。

【課題を解決するための手段】

【0012】

課題を解決するための手段は、次のとおりである。
（１）第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。
（２）第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセルであって、各選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタは、各ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする不揮発ＴＣＡＭセル。
（３）マッチラインに並列接続した複数個の（１）又は（２）に記載の不揮発ＴＣＡＭセルと、マッチラインの充電・放電を制御するＰｒｅｃｈａｒｇｅ／Ｅｖａｌｕａｔｅコントローラと、書込みコントローラとを備えた不揮発ＴＣＡＭワード回路。

【発明の効果】

【0013】

本発明によれば、遅延時間を短縮し、エネルギー消費低減させた不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を得ることができる。

【図面の簡単な説明】

【0014】

【図1】本発明に係るＭＴＪ形不揮発ＴＣＡＭセル

【図2】本発明に係るＭＴＪ形不揮発ＴＣＡＭワード回路

【図3】本発明に係る他のＭＴＪ形不揮発ＴＣＡＭセル

【図4】従来のＭＴＪ形不揮発ＴＣＡＭセルの原理図

【図5】従来の６Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセル

【図6】従来の４Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセル

【発明を実施するための形態】

【0015】

（本発明に係る不揮発ＴＣＡＭセル）
図１は、本発明の不揮発ＴＣＡＭセルの構成を示す。セル内にセンスアンプを組み込むことで、一致検出回路部の微小信号差をフル振幅の電圧信号として出力する。この出力電圧信号はマッチラインとＧＮＤ間のパストランジスタのゲート端子に接続されている。
各々のセル内に組み込まれたセンスアンプは、一致検出回路部の微小信号差を正常に判定できなければならない。本発明に係る不揮発ＴＣＡＭセルでは、各々のセル毎にセンスアンプが組み込まれており、１ビットセルの信号差（抵抗差）のみを検出できればよいので、センスアンプでの検出マージンの確保は比較的容易である。

【0016】

さらに、一致検出回路部におけるＭＴＪ素子は選択用トランジスタのソース端子に接続された構成になっているため、ＭＴＪ素子の抵抗変化は小さくても、選択用トランジスタとＭＴＪ素子を組み合わせた一致検出回路部全体の抵抗変化は大幅に向上されている。
したがって、差動形センスアンプのような大きな面積を必要とするセンスアンプを用いることなく、コンパクトなシングルエンド形センスアンプで十分に演算結果を検出することができる。

【0017】

図２のように、不揮発ＴＣＡＭセルを並列接続したワード回路の動作速度はマッチラインに予めプリチャージされた電荷を放電する速度で決定される。すなわち、動作遅延を決定するマッチラインとＧＮＤ間の経路（クリティカルパス）における抵抗と容量を最小にすることが必要不可欠である。

【0018】

図１に示す本発明の不揮発ＴＣＡＭセルは、クリティカルパス上のパストランジスタ数が最少の１個で構成されており、マッチラインとＧＮＤ間の抵抗とマッチライン負荷容量が最小になっている。このことにより、マッチライン電荷の高速な放電が可能となり、ワード回路の高速化が可能となる。さらに、通常のＣＭＯＳ構成のＴＣＡＭセルよりも少ないトランジスタ数で不揮発性も同時に実現している。

【0019】

（本発明に係る他の不揮発ＴＣＡＭセル）
図３に、図１の不揮発ＴＣＡＭセルと同等機能を保持しながら、トランジスタ数を削減した不揮発ＴＣＡＭセルの構成を示す。
図１の不揮発ＴＣＡＭセルにおける書込みトランジスタを排除し、一致検出回路部とセンスアンプ部のトランジスタで書込みトランジスタの機能を兼用することで、トランジスタ数を削減している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】