特許 6012066 チャネライザ及び信号処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6012066

(24)【登録日】2016年9月30日

(45)【発行日】2016年10月25日

(54)【発明の名称】チャネライザ及び信号処理方法

(51)【国際特許分類】

   H04J 1/00 20060101AFI20161011BHJP

【ＦＩ】

   H04J1/00

【請求項の数】6

【全頁数】37

(21)【出願番号】特願2012-171409(P2012-171409)

(22)【出願日】2012年8月1日

(65)【公開番号】特開2014-33278(P2014-33278A)

(43)【公開日】2014年2月20日

【審査請求日】2015年7月2日

(73)【特許権者】

【識別番号】301072650

【氏名又は名称】ＮＥＣスペーステクノロジー株式会社

(74)【代理人】

【識別番号】100077838

【弁理士】

【氏名又は名称】池田 憲保

(74)【代理人】

【識別番号】100129023

【弁理士】

【氏名又は名称】佐々木 敬

(72)【発明者】

【氏名】小林 直樹

(72)【発明者】

【氏名】熊谷 健夫

【審査官】 佐藤 敬介

(56)【参考文献】

【文献】 特開２００１−０５１９７５（ＪＰ，Ａ）

【文献】 特開２００８−１０９２５８（ＪＰ，Ａ）

【文献】 特表２００２−５２８９４７（ＪＰ，Ａ）

【文献】 特開２００１−１１１６３９（ＪＰ，Ａ）

【文献】 特開平０５−０６３５１０（ＪＰ，Ａ）

【文献】 特開平０４−１２３６０６（ＪＰ，Ａ）

【文献】 特開２００１−００７７６９（ＪＰ，Ａ）

【文献】 米国特許第０６１１８７９４（ＵＳ，Ａ）

【文献】 山下史洋、小林理、堀川浩二、風間宏志，衛星搭載用帯域幅可変ディジタルFFTフィルタバンクの検討，電子情報通信学会ソサイエティ大会講演論文集 1999年.通信ソサイエティ大会(講演論文集1)，１９９９年 ８月１６日，p.179

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｊ １／００

ＩＥＥＥ Ｘｐｌｏｒｅ

ＣｉＮｉｉ

(57)【特許請求の範囲】

【請求項1】

多チャンネルの信号が周波数多重された入力信号から所望の帯域幅のチャンネル信号を抜き出すチャネライザにおいて、
サンプリングレートFsで規定される前記入力信号をN個のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する、入力信号に対して互いに並列の第１及び第２系統の分波手段と、
前記第１及び第２系統の分波手段に対応して設けられ、前記第１及び第２系統の各分波手段が出力するサブチャンネルから所望のサブチャンネルを選択出力するか、または０（null）データを出力する、第１及び第２系統のスイッチ手段と、
前記第１及び第２系統のスイッチ手段に対応して設けられ、前記第１及び第２系統の各スイッチ手段が出力するサブチャンネルのうちM個のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう合波し、前記サンプリングレートFsとは異なるサンプリングレートM×Fs/Nにて出力する、互いに複数組の第１及び第２系統の合波手段と、
前記第１及び第２系統の複数組の互いに対応し合う各合波手段が出力する合波信号を加算して合成する複数の合成手段と、を備え、
前記入力信号から、特定のチャンネルの信号を、そのチャンネルの帯域幅で抜き出し、
前記第１及び第２系統の分波手段はそれぞれ、前記入力信号及び該入力信号をサンプリングレートFsで１クロック分ずつ遅延させた信号が順に入力される、互いに並列のN個のサブフィルタを含み、これらN個のサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長NK（Kはタップ数）ではなくNK+1として算出の上、算出されたNK+1個の値のうちNK個を使用し、
前記第１及び第２系統の各組の合波手段はそれぞれ、互いに並列のM個のサブフィルタを含み、これらM個のサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたMK-1個の値に０を１個加えてMK個の係数とすることにより、
前記第１及び第２系統の複数組の互いに対応し合う各合波手段の出力の位相特性を前記合成手段の入力時点で近似的に一致させることを特徴とするチャネライザ。

【請求項2】

前記第１及び第２系統の分波手段はそれぞれ、
前記入力信号をサンプリングレートFsで１クロック分ずつ遅延させるための、直列接続による(N-1)個の遅延回路と、
前記N個のサブフィルタと、
前記N個のサブフィルタの出力ごとに異なるあらかじめ定められた係数を乗算するN個の乗算手段と、
前記N個の乗算手段の出力をフーリエ変換して第１系統の各サブチャンネルの信号を出力するFFT回路と、を含むことを特徴とする請求項１に記載のチャネライザ。

【請求項3】

前記第１及び第２系統の各組の合波手段はそれぞれ、
入力されるサブチャンネルの信号を逆フーリエ変換してM個のサブチャンネルを出力するIFFT回路と、
前記IFFT回路の出力ごとに異なるあらかじめ定められた係数を乗算するM個の乗算手段と、
前記M個の乗算手段に接続された前記M個のサブフィルタと、
前記M個のサブフィルタの出力を順にサンプリングレートM×Fs/Nで１クロック分ずつ遅延させるための、直列接続による(M-1)個の遅延回路と、を含むことにより、前記M個のサブフィルタの出力を合波した出力信号を出力することを特徴とする請求項１又は２に記載のチャネライザ。

【請求項4】

前記各サブフィルタのフィルタ係数は、タップ数が奇数のときには偶数番目のタップにおいて符号を反転させ、タップ数が偶数のときには奇数番目のタップにおいて符号を反転させることを特徴とする請求項１〜３のいずれか１項に記載のチャネライザ。

【請求項5】

多チャンネルの信号が周波数多重された入力信号を、N個のサブチャンネルに分波し、所望のサブチャンネルを選択し、必要に応じた帯域幅分のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう周波数シフトし、合成して所望の帯域幅のチャンネル信号を生成する信号処理方法であって、
サンプリングレートFsで規定される前記入力信号をN個のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する、第１及び第２系統の分波処理と、
前記第１及び第２系統の分波処理に対応し、前記第１及び第２系統の各分波処理で出力されるサブチャンネルから所望のサブチャンネルを選択出力するか、または０（null）データを出力する、第１及び第２系統のスイッチ処理と、
前記第１及び第２系統のスイッチ処理に対応し、前記第１及び第２系統の各スイッチ処理で出力されるサブチャンネルのうちM個のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう合波し、前記サンプリングレートFsとは異なるサンプリングレートM×Fs/Nにて出力する、互いに複数の第１及び第２系統の合波処理と、
前記第１及び第２系統の複数の互いに対応し合う各合波処理で出力される合波信号を加算して合成する複数の合成処理と、を含み、
前記入力信号から、特定のチャンネルの信号を、そのチャンネルの帯域幅で抜き出し、
前記第１及び第２系統の分波処理のためにそれぞれ、前記入力信号及び該入力信号をサンプリングレートFsで１クロック分ずつ遅延させた信号が順に入力される、互いに並列のN個のサブフィルタが備えられ、これらN個のサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長NK（Kはタップ数）ではなくNK+1として算出の上、算出されたNK+1個の値のうちNK個を使用し、
前記第１及び第２系統の各組の合波処理のためにそれぞれ、互いに並列のM個のサブフィルタが備えられ、これらM個のサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたMK-1個の値に０を１個加えてMK個の係数とすることにより、
前記第１及び第２系統の複数の互いに対応し合う各合波処理で出力される出力の位相特性を前記合成処理の入力時点で近似的に一致させることを特徴とする信号処理方法。

【請求項6】

前記各サブフィルタのフィルタ係数は、タップ数が奇数のときには偶数番目のタップにおいて符号を反転させ、タップ数が偶数のときには奇数番目のタップにおいて符号を反転させることを特徴とする請求項５に記載の信号処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、通信分野で用いられる周波数多重された信号の処理技術に関する。

【背景技術】

【0002】

周波数多重された入力信号から必要に応じた帯域幅で信号をフィルタリングする技術は、特許文献１あるいは特許文献２に開示されている。

【0003】

特許文献１に開示されたフィルタリング回路では、多チャンネルの信号が周波数多重された入力信号を、シフトレジスタと標本化回路によってN本のサブチャンネルの信号に分け、サブフィルタによってフィルタリングしてFFT（Fast Fourier Transform：高速フーリエ変換）回路にてフーリエ変換を実施し、FFT回路の出力から隣り合うチャンネルをスイッチ回路によって選択し加算して合成する。

【0004】

一方、特許文献２に開示されたフィルタリング回路では、複数のサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有する２つの最大間引きディジタルフィルタバンクを並列に配置し、それぞれのディジタルフィルタバンクでフィルタリングした出力を合成する構成とする。そして、多チャンネルの信号が周波数多重された入力信号の帯域幅の信号のフィルタリングを行い、それぞれのディジタルフィルタバンクにおけるサブチャンネルでの信号の通過・阻止を制御して、組合せを可変とすることにより、多チャンネルの信号が周波数多重された入力信号の各チャンネルを周波数軸上で並べ替える。

【0005】

図２７は、特許文献１に示されているフィルタリング回路の構成例である。図示しないＱＡＤ（直交振幅復調回路）からの入力信号は、シフトレジスタ２７と標本化回路２６−１〜２６−N（Nは正の整数）によってN本のサブチャンネルの信号にFs（Fs：入力信号のサンプリングレート）のサンプリングレートにて分けられ、サブフィルタ２５−１〜２５−NによってサンプリングレートFsにてフィルタリングされ、FFT回路２４においてサンプリングレートFsにて高速複素フーリエ変換が実施される。

【0006】

FFT回路２４のk番目（kはN以下の正の整数）の出力は中心周波数ωkのバンドパスフィルタ特性を示している。制御部１９の制御のもとに、FFT回路２４のうち隣り合うチャンネルをスイッチ回路２２によりサンプリングレートFsにて加算することによって、帯域幅Fsにて特定のチャンネルの信号を抜き出す。図２７において、１３は標本化タイミング発生回路、１４は複素局部発振回路、１６、１８は加算器、１７はスイッチ素子、２０はＤ／Ａ変換器、２１は複素乗算器である。

【0007】

図２８は、帯域幅Fsにて抜き出した特定チャンネル信号の振幅特性を示す。

【0008】

特許文献１に示されているフィルタリング回路では、特定チャンネルの信号が帯域幅Fsにて抜き出されるため、受信チャネライザの場合には、抜き出したチャンネルの変調信号をそのまま復調できないという課題がある。一方、送信チャネライザの場合には、入力信号のチャンネルを複数のビームに振り分けて送信する際に、すべての送信ビームの周波数帯域を入力信号のチャンネルと同一の周波数帯域Fsとする必要があり、周波数利用効率が悪いという課題がある。

【0009】

図２９は、特許文献２に示されているフィルタリング回路の構成例である。フィルタリング回路は、入力を第１の入力と第２の入力の二つに分岐する分岐回路３と、第１の入力をフィルタリングする第１のディジタルフィルタバンク１と、第２の入力をフィルタリングする第２のディジタルフィルタバンク２と、第１のディジタルフィルタバンク１の出力と第２のディジタルフィルタバンク２の出力を合成する合成回路４を接続して構成される。

【0010】

第１のディジタルフィルタバンク１は、入力をN系列（Nは正の整数）の信号に分波する一入力−N出力の第１の分波回路５と、第１の分波回路５からのN系列の出力をそれぞれ入力とし、各系列の信号の通過・阻止を制御するN入力−N出力の第１のスイッチ回路６と、第１のスイッチ回路６の出力をそれぞれ接続し一出力に合波するN入力−一出力の第１の合波回路７から構成されている。また、第２のディジタルフィルタバンク２も、第１のディジタルフィルタバンク１と同様に、第２の分波回路８、第２のスイッチ回路９、第２の合波回路１０から構成されている。

【0011】

第１のディジタルフィルタバンク１と第２のディジタルフィルタバンク２の周波数特性はそれぞれ図３０（ｂ）、図３０（ｃ）に示すように、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される特性を有している。

【0012】

このような周波数特性を有する第１のディジタルフィルタバンク１と第２のディジタルフィルタバンク２を並列に配置し、それぞれで、図３０（ａ）に示す入力信号に対してフィルタリングした出力を合成回路４で合成することにより、図３０（ｄ）に示す合成信号を得る。

【0013】

第１のディジタルフィルタバンク１の第１のスイッチ回路６と、第２のディジタルフィルタバンク２の第２のスイッチ回路９のそれぞれの動作を制御して、組合せを可変とすることにより、多チャンネルの信号が周波数多重された入力信号の各チャンネルを周波数軸上で並べ替える。

【0014】

特許文献２に示されているフィルタリング回路では、第１の合波回路７、第２の合波回路１０はともに、第１の分波回路５、第２の分波回路８のフィルタリングで使用するサンプリングレートと同一のサンプリングレートにて合波するため、合波出力信号の帯域幅は第１の分波回路５、第２の分波回路８の入力信号の帯域幅と同一となる。このため、受信チャネライザの場合には、多チャンネルの信号が周波数分割で収容されている入力信号から特定のチャンネルの信号を抜き出すことができないという課題がある。一方、送信チャネライザの場合には、入力信号のチャンネルを複数のビームに振り分けて送信する際に、各送信ビームに必要なチャンネルだけを抜き出して割り当てることができないという課題がある。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】特開平９−２８４２４２号公報

【特許文献2】特開２００１−５１９７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0016】

上記の課題について別の観点から説明する。近年、地上の設備を介した通信と衛星を介した通信とで使用周波数帯域を共用したシステムにて、定常時は使用周波数帯域の多くを地上の設備を介した通信に割り当て、衛星を介した通信は海上や山間部等において一部の周波数帯域のみを使用し、災害等の異常事態発生時には衛星を介した通信の使用帯域の比率を上げてサービスを維持するシステムの実用化が望まれている。このようなシステムにおいては、衛星搭載用チャネライザはユーザリンクの各ビームの周波数使用状況の変化に対応して、常に有効な周波数(チャンネル)を抽出してフィーダリンクの周波数有効利用を図る必要があることから、周波数配置の柔軟性を確保し周波数利用効率の向上を可能とすることが要求される。

【0017】

したがって、このようなシステムで使用する衛星搭載用チャネライザには、種々のチャネライザの処理方式の中で、多チャンネルの信号が周波数多重された入力信号を、細かいサブチャンネルに分波し、所望のサブチャンネルを選択して、必要に応じた帯域幅分のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう周波数シフトし、合成して所望の帯域幅のチャンネル信号を生成する方式（帯域合成ポリフェーズFFT方式など）が、「演算量の少なさ」、「柔軟性」、「周波数利用効率」の面で適している。

【0018】

しかし、この方式のチャネライザでは、入力信号のサンプリングレート（周波数帯域幅）と同一のサンプリングレートで出力する手段だけが提示されている。このため、この方式のチャネライザは、多チャンネルの信号が周波数多重された入力信号の各チャンネルを周波数軸上で並べ替えて、入力信号と同一の帯域幅で出力することはできるが、個々のチャンネルや複数の所望のチャンネルなど特定のチャンネルの信号をそのチャンネルの帯域幅で抜き出すことができない。この方式のチャネライザはまた、入力信号のサンプリングレートと異なるサンプリングレートで出力することができない。

【0019】

また、上記のチャネライザにおいて、それぞれの遷移域が重複して通過帯域が重ならないように交互に配置されたサブチャンネルを合成する時点で、双方のサブチャンネルの位相特性を一致させておかないと信号品質が劣化してしまうため、双方のサブチャンネルの位相特性を一致させておく必要がある。ところが、入力信号のサンプリングレートと異なるサンプリングレートで出力する場合は、フィルタ係数の算出の際、フィルタ係数算出用計算式のインパルス応答長の項に実際の装置の構成におけるインパルス応答長の値を代入する、通常の算出方法で求めたフィルタ係数を使用すると、双方のサブチャンネルの位相特性が一致しない。

【0020】

以上のような課題に鑑み、本発明は、上記のチャネライザにおいて、入力信号のサンプリングレートと異なるサンプリングレートで出力する手法を提供しようとするものでる。

【0021】

本発明はまた、入力信号のサンプリングレートと異なるサンプリングレートで出力する場合、それぞれの遷移域が重複して通過帯域が重ならないように交互に配置されたサブチャンネルを合成する時点で、双方のサブチャンネルの位相特性を一致させることのできるフィルタ係数算出方法及びこれを適用したチャネライザを提供しようとするものである。

【課題を解決するための手段】

【0022】

本発明は、通信分野で用いられる周波数多重された信号処理技術に関する。

【0023】

本発明の第１の態様によれば、多チャンネルの信号が周波数多重された入力信号から所望の帯域幅のチャンネル信号を抜き出すチャネライザであって、サンプリングレートFsで規定される前記入力信号をN個のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する、入力信号に対して互いに並列の第１及び第２系統の分波手段と、前記第１及び第２系統の分波手段に対応して設けられ、前記第１及び第２系統の各分波手段が出力するサブチャンネルから所望のサブチャンネルを選択出力するか、または０（null）データを出力する、第１及び第２系統のスイッチ手段と、前記第１及び第２系統のスイッチ手段に対応して設けられ、前記第１及び第２系統の各スイッチ手段が出力するサブチャンネルのうちM個のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう合波し、前記サンプリングレートFsとは異なるサンプリングレートM×Fs/Nにて出力する、互いに複数組の第１及び第２系統の合波手段と、前記第１及び第２系統の複数組の互いに対応し合う各合波手段が出力する合波信号を加算して合成する複数の合成手段と、を備え、前記入力信号から、特定のチャンネルの信号を、そのチャンネルの帯域幅で抜き出すことを特徴とする。

【0024】

本発明の第２の態様によれば、多チャンネルの信号が周波数多重された入力信号を、N個のサブチャンネルに分波し、所望のサブチャンネルを選択し、必要に応じた帯域幅分のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう周波数シフトし、合成して所望の帯域幅のチャンネル信号を生成する信号処理方法が提供される。

【0025】

本信号処理方法においては、サンプリングレートFsで規定される前記入力信号をN個のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する、第１及び第２系統の分波処理と、前記第１及び第２系統の分波処理に対応し、前記第１及び第２系統の各分波処理で出力されるサブチャンネルから所望のサブチャンネルを選択出力するか、または０（null）データを出力する、第１及び第２系統のスイッチ処理と、前記第１及び第２系統のスイッチ処理に対応し、前記第１及び第２系統の各スイッチ処理で出力されるサブチャンネルのうちM個のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう合波し、前記サンプリングレートFsとは異なるサンプリングレートM×Fs/Nにて出力する、互いに複数の第１及び第２系統の合波処理と、前記第１及び第２系統の複数の互いに対応し合う各合波処理で出力される合波信号を加算して合成する複数の合成処理と、を含み、前記入力信号から、特定のチャンネルの信号を、そのチャンネルの帯域幅で抜き出すことを特徴とする。

【発明の効果】

【0026】

本発明によれば、多チャンネルの信号が周波数多重された入力信号から、信号品質を劣化させることなく、特定のチャンネルの信号をそのチャンネルの帯域幅で抜き出すことが可能となり、受信チャネライザの場合には、抜き出したチャンネルの変調信号をそのまま復調することが可能となる。一方、送信チャネライザの場合には、入力信号のチャンネルを複数のビームに振り分けて送信する際に、各送信ビームに必要なチャンネルだけを抜き出して割り当て、周波数利用効率を高めることができる。

【図面の簡単な説明】

【0027】

【図1】本発明の実施例によるチャネライザの構成を示した図である。

【図2】図１に示された第１系統分波回路１１１の、タップ数Kが奇数の場合の構成を示すブロック図である。

【図3】図１に示された第１系統分波回路１１１の、タップ数Kが偶数の場合の構成を示すブロック図である。

【図4】図１に示された第１系統分波回路１１１が、入力信号の全帯域から抽出する各サブチャンネルの周波数帯域を示した図である。

【図5】図１に示された第１系統分波回路１１１の出力する各サブチャンネルの周波数特性を示した図である。

【図6】図１に示された第２系統分波回路１２１の構成を示すブロック図である。

【図7】図１に示された第２系統分波回路１２１が、入力信号の全帯域から抽出する各サブチャンネルの周波数帯域を示した図である。

【図8】図１に示された第２系統分波回路１２１の出力する各サブチャンネルの周波数特性を示した図である。

【図9】図１に示された第１系統合波回路１１３_Lのタップ数Kが奇数の場合の構成を示すブロック図である。

【図10】図１に示された第１系統合波回路１１３_Lのタップ数Kが偶数の場合の構成を示すブロック図である。

【図11】図（ａ），（ｂ），（ｃ）は、それぞれ図１に示された第１系統合波回路１１３_１、１１３_２、１１３_Lの出力する合波信号の周波数特性を示した図である。

【図12】図１に示された第２系統合波回路１２３_Lの構成を示すブロック図である。

【図13】図（ａ），（ｂ），（ｃ）は、それぞれ図１に示された第２系統合波回路１２３_１、１２３_２、１２３_Lの出力する合波信号の周波数特性を示した図である。

【図14】フィルタ１出力とフィルタ２出力の周波数特性（振幅特性と位相特性）をシミュレーションで求めた特性図である。

【図15】本発明の算出方法で求めたフィルタ係数を使用した場合の、フィルタ１出力とフィルタ２出力の周波数特性（振幅特性と位相特性）をシミュレーションで求めた特性図である。

【図16】各サブフィルタのタップ数(K)=１，２，３，４，・・・における、初期位相=0のときのフィルタ１出力の位相特性をシミュレーションで求めた特性図である。

【図17】各サブフィルタのタップ数(K)=１，２，３，４，・・・における、初期位相=πのときのフィルタ１出力の位相特性をシミュレーションで求めた特性図である。

【図18】各サブフィルタのタップ数(K)=１，２，３，４，・・・における、初期位相=πのときのフィルタ２出力の位相特性をシミュレーションで求めた特製図である。

【図19】合波サブチャンネル信号数M=２において合成回路１４_１が出力するチャンネル信号１の周波数特性を示した図である。

【図20】合波サブチャンネル信号数M=４において合成回路１４_２が出力するチャンネル信号２の周波数特性を示した図である。

【図21】合波サブチャンネル信号数Mにおいて合成回路１４_Lが出力するチャンネル信号Lの周波数特性を示した図である。

【図22】図２に示された乗算回路２２_１_２１〜２２_１_２K、図３に示された乗算回路３２_１_２１〜３２_１_２K等で使用するフィルタ係数の特性を示した図である。

【図23】図９に示された乗算回路９３_１_２１〜９３_N_２K、図１０に示された乗算回路１０_３_１_２１〜１０_３_N_２K等で使用するフィルタ係数の特性を示した図である。

【図24】フィルタ係数を、タップを横軸とするグラフで表示した図である。

【図25】フィルタ係数を、タップを横軸とするグラフで表示した図である。

【図26】フィルタ係数を、タップを横軸とするグラフで表示した図である。

【図27】特許文献１に示されているフィルタリング回路の構成を示した図である。

【図28】図２７に示されたフィルタリング回路において、帯域幅Fsにて抜き出した特定チャンネル信号の振幅特性を示した図である。

【図29】特許文献２に示されているフィルタリング回路の構成を示した図である。

【図30】図２９に示されたフィルタリング回路における、入力信号、第１、第２のディジタルフィルタバンクの周波数特性、出力信号である合成信号を示した図である。

【発明を実施するための形態】

【0028】

［実施例］
（構成）
図１は、本発明の一実施例としてのチャネライザを示した図である。

【0029】

図１において、１１１は、サンプリングレートFsで規定される入力信号をX_１0〜X_１(N-１)のN個（Nは正の整数）のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する第１系統分波回路（第１系統の分波手段）、１１２は、X_１0〜X_１(N-１)のN個のサブチャンネル信号から任意のサブチャンネルをX_１１0〜X_１L(M-１)（L、Mは正の整数）の所望の端子から選択出力する第１系統スイッチ回路（第１系統のスイッチ手段）、１１３_１〜１１３_Lは、必要な帯域になるように第１系統スイッチ回路１１２で選択出力されたM個のサブチャンネルを合波し、入力信号のサンプリングレート(Fs)とは異なるサンプリングレート（M×Fs/N）にて出力する第１系統合波回路（第１系統の合波手段）である。例えば、１１３_１は第１系統の２合波回路、１１３_２は第１系統の４合波回路、・・・、１１３_Lは第１系統のM合波回路となる。

【0030】

１２１は、入力信号をX₂₀〜X_2(N-１)のN個のサブチャンネルに分波し、Fs/Nのサンプリングレートで出力する第２系統分波回路（第２系統の分波手段）、１２２は、X₂₀〜X_2(N-１)のN個のサブチャンネル信号から任意のサブチャンネルをX_2１0〜X_2L(M-１)の所望の端子から選択出力するとともに所望の端子から0（nullデータ）を出力する第２系統スイッチ回路（第２系統のスイッチ手段）、１２３_１〜１２３_Lは、必要な帯域になるように第２系統スイッチ回路１２２で選択出力されたM個のサブチャンネルを合波し、入力信号のサンプリングレート(Fs)とは異なるサンプリングレート（M×Fs/N）にて出力する第２系統合波回路（第２系統の合波手段）である。例えば、１２３_１は第２系統の２合波回路、１２３_２は第２系統の４合波回路、・・・、１２３_Lは第２系統のM合波回路となる。

【0031】

１４_１〜１４_Lは、それぞれ必要な帯域幅に合波された第１系統合波信号と第２系統合波信号を合成し所望のチャンネル信号（合成出力チャンネル１（帯域：２×Fs/N）〜合成出力チャンネルL（帯域：M×Fs/N））を生成する合成回路（合成手段）である。

【0032】

図２は、第１系統分波回路１１１のタップ数Kが奇数の場合の構成を詳細に示すブロック図である。図２において、２１_１〜２１_(N-1)は入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延させる遅延回路で、(N-1)個ある。２２_１〜２２_NはサブフィルタH_0,１〜H_N-１,１で、サブチャンネルの個数分ある。遅延回路２１_(N-1)〜２１_１で遅延された信号は、順にサブフィルタ２２_(N-1)（図示省略）〜２２_１に入力される。サブフィルタH_0,１２２_１内において、２２_１_１１〜２２_１_１(K-1)はそれぞれ（Fs/N）の周波数で１クロック分遅延させる遅延回路であり、２２_１_２１〜２２_１_２Kはそれぞれタップごとに信号とフィルタ係数（h₀〜h_(K-１)N）を乗算する乗算回路であり、２２_１_３２〜２２_１_３Kはそれぞれ各タップの出力を加算する加算回路である。

【0033】

同様に、サブフィルタH_N-１,１２２_N内において、２２_N_１１〜２２_N_１(K-1)はそれぞれ（Fs/N）の周波数で１クロック分遅延させる遅延回路、２２_N_２１〜２２_N_２Kはそれぞれタップごとに信号とフィルタ係数（h_N-１〜h_KN-１）を乗算する乗算回路、２２_N_３２〜２２_N_３Kはそれぞれ各タップの出力を加算する加算回路である。

【0034】

尚、乗算回路２２_１_２１〜２２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用し、さらに偶数番目のタップにおいて符号を反転させる。

【0035】

具体的には、乗算回路２２_１_２１〜２２_１_２Kで使用するフィルタ係数は以下のようになる。
２２_１_２１ : h₀
２２_１_２２ : -h_N
２２_１_２３ : h_2N
２２_１_２４ : -h_3N
２２_１_２５ : h_4N
：
２２_１_２K : h_(K-１)N

【0036】

同様に、乗算回路２２_N_２１〜２２_N_２Kで使用するフィルタ係数は以下のようになる。
２２_N_２１ : h_N-１
２２_N_２２ : -h_2N-１
２２_N_２３ : h_3N-１
２２_N_２４ : -h_4N-１
２２_N_２５ : h_5N-１
：
２２_N_２K : h_KN-１

【0037】

図２において、２３_１〜２３_Nはサブフィルタ２２_１〜２２_Nの出力ごとに係数W^-0〜W^-(N-１)/2を乗算する乗算回路、２４は乗算回路２３_１〜２３_Nの出力をフーリエ変換し、第１系統の各サブチャンネルの信号X_１0〜X_１(N-１)を出力するFFT回路である。

【0038】

図３は、第１系統分波回路１１１のタップ数Kが偶数の場合の構成を詳細に示すブロック図である。図３において、３１_１〜３１_(N-1)は入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延させる遅延回路で、(N-1)個ある。３２_１〜３２_NはサブフィルタH_0,１〜H_N-１,１で、サブチャンネルの個数分ある。遅延回路３１_(N-1)〜３１_１で遅延された信号は、順にサブフィルタ３２_(N-1)（図示省略）〜３２_１に入力される。サブフィルタH_0,１３２_１内において、３２_１_１１〜３２_１_１(K-1)はそれぞれFs/Nの周波数で１クロック分遅延させる遅延回路、３２_１_２１〜３２_１_２Kはそれぞれタップごとに信号とフィルタ係数（-h₀〜h_(K-１)N）を乗算する乗算回路、３２_１_３２〜３２_１_３Kはそれぞれ各タップの出力を加算する加算回路である。

【0039】

同様に、サブフィルタH_N-１,１３２_N内において、３２_N_１１〜３２_N_１(K-1)はそれぞれFs/Nの周波数で１クロック分遅延させる遅延回路、３２_N_２１〜３２_N_２Kはそれぞれタップごとに信号とフィルタ係数（-h_N-１〜h_KN-１）を乗算する乗算回路、３２_N_３２〜３２_N_３Kはそれぞれ各タップの出力を加算する加算回路である。

【0040】

尚、乗算回路３２_１_２１〜３２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用し、さらに奇数番目のタップにおいて符号を反転させる。

【0041】

具体的には、乗算回路３２_１_２１〜３２_１_２Kで使用するフィルタ係数は以下のようになる。
３２_１_２１ : -h₀
３２_１_２２ : h_N
３２_１_２３ : -h_2N
３２_１_２４ : h_3N
３２_１_２５ : -h_4N
：
３２_１_２K : h_(K-１)N

【0042】

同様に、乗算回路３２_N_２１〜３２_N_２Kで使用するフィルタ係数は以下のようになる。
３２_N_２１ : -h_N-１
３２_N_２２ : h_2N-１
３２_N_２３ : -h_3N-１
３２_N_２４ : h_4N-１
３２_N_２５ : -h_5N-１
：
３２_N_２K : h_KN-１

【0043】

図３において、３３_１〜３３_Nはサブフィルタ３２_１〜３２_Nの出力ごとに係数W^-0〜W^-(N-１)/2を乗算する乗算回路、３４は乗算回路３３_１〜３３_Nの出力をフーリエ変換し、第１系統の各サブチャンネルの信号X_１0〜X_１(N-１)を出力するFFT回路である。

【0044】

図６は、図１に示された第２系統分波回路１２１の構成を詳細に示すブロック図である。図６において、６１_１〜６１_Nは入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延させる遅延回路で、(N-1)個ある。６２_１〜６２_NはサブフィルタH_0,2〜H_N-１,2で、サブチャンネルの個数分ある。遅延回路６１_(N-1)〜６１_１で遅延された信号は、順にサブフィルタ６２_(N-1)（図示省略）〜６２_１に入力される。サブフィルタH_0,2 ６２_１内において、６２_１_１１〜６２_１_１(K-1)はFs/Nの周波数で１クロック分遅延させる遅延回路、６２_１_２１〜６２_１_２Kはタップごとに信号とフィルタ係数（h₀〜h_(K-１)N）を乗算する乗算回路、６２_１_３２〜６２_１_３Kは各タップの出力を加算する加算回路である。

【0045】

同様に、サブフィルタH_N-１,2 ６２_N内において、６２_N_１１〜６２_N_１(K-1)はFs/Nの周波数で１クロック分遅延させる遅延回路、６２_N_２１〜６２_N_２Kはタップごとに信号とフィルタ係数（h_N-１〜h_KN-１）を乗算する乗算回路、６２_N_３２〜６２_N_３Kは各タップの出力を加算する加算回路である。

【0046】

尚、乗算回路６２_１_２１〜６２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用する。

【0047】

具体的には、乗算回路６２_１_２１〜６２_１_２Kで使用するフィルタ係数は以下のようになる。
６２_１_２１ : h₀
６２_１_２２ : h_N
６２_１_２３ : h_2N
６２_１_２４ : h_3N
６２_１_２５ : h_4N
：
６２_１_２K : h_(K-１)N

【0048】

同様に、乗算回路６２_N_２１〜６２_N_２Kで使用するフィルタ係数は以下のようになる。
６２_N_２１ : h_N-１
６２_N_２２ : h_2N-１
６２_N_２３ : h_3N-１
６２_N_２４ : h_4N-１
６２_N_２５ : h_5N-１
：
６２_N_２K : h_KN-１

【0049】

図６において、６３はサブフィルタ６２_１〜６２_Nの出力をフーリエ変換し、第２系統の各サブチャンネルX₂₀〜X_2(N-１)を出力するFFT回路である。

【0050】

図９は、図１に示された第１系統合波回路１１３_Lのタップ数Kが奇数の場合の構成を詳細に示すブロック図である。第１系統合波回路１１３_１及び１１３_２は、それぞれ図９において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0051】

図９においては、第１系統の所望の帯域分のサブチャンネルの信号X_１L0〜X_１L(M-１)を入力する。Mは合波するサブチャンネル数である。

【0052】

図９において、９１は第１系統の所望のサブチャンネルの信号X_１L0〜X_１L(M-１)の入力を逆フーリエ変換するIFFT（Inverse Fast Fourier Transform：逆高速フーリエ変換）回路、９２_１〜９２_MはIFFT回路９１のサブチャンネル出力ごとに係数W⁰〜W^(M-１)/2を乗算する乗算回路である。９３_１〜９３_MはサブフィルタG_0,１〜G_M-１,１であり、合波するサブチャンネルの個数分ある。サブフィルタG_0,１９３_１内において、９３_１_１１〜９３_１_１(K-1)はM×（Fs/N）の周波数で１クロック分遅延させる遅延回路、９３_１_２１〜９３_１_２Kはタップごとに信号とフィルタ係数（g_M-１〜g_MK-１）を乗算する乗算回路、９３_１_３２〜９３_１_３Kは各タップの出力を加算する加算回路である。

【0053】

同様に、サブフィルタG_M-１,１９３_M内において、９３_M_１１〜９３_M_１(K-1)はM×（Fs/N）の周波数で１クロック分遅延させる遅延回路、９３_M_２１〜９３_M_２Kはタップごとに信号とフィルタ係数（g₀〜g_(K-１)M）を乗算する乗算回路、９３_M_３２〜９３_M_３Kは各タップの出力を加算する加算回路である。

【0054】

尚、乗算回路９３_１_２１〜９３_M_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とし、さらに偶数番目のタップにおいて符号を反転させる。

【0055】

具体的には、乗算回路９３_１_２１〜９３_１_２Kで使用するフィルタ係数は以下のようになる。
９３_１_２１ : g_M-１
９３_１_２２ : -g_2M-１
９３_１_２３ : g_3M-１
９３_１_２４ : -g_4M-１
９３_１_２５ : g_5M-１
：
９３_１_２(K-1) : -g_(K-１)M-１
９３_１_２K : 0

【0056】

同様に、乗算回路９３_M_２１〜９３_M_２Kで使用するフィルタ係数は以下のようになる。
９３_M_２１ : g₀
９３_M_２２ : -g_M
９３_M_２３ : g_2M
９３_M_２４ : -g_3M
９３_M_２５ : g_4M
：
９３_M_２(K-1) : -g_(K-2)M
９３_M_２K : 0

【0057】

図９において、９４_１〜９４_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させる遅延回路で、(M-1)個ある。これにより、第１系統合波回路１１３_Lは、サブフィルタ９３_１〜９３_Mの出力を合波した出力信号Y_1Lを出力する。

【0058】

図１０は、図１に示された第１系統合波回路１１３_Lのタップ数Kが偶数の場合の構成を詳細に示すブロック図である。第１系統合波回路１１３_１及び１１３_２は、それぞれ図１０において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0059】

図１０においては、第１系統の所望の帯域分のサブチャンネルの信号X_１L0〜X_１L(M-１)が入力される。Mは合波するサブチャンネル数である。図１０において、１０_１は第１系統の所望のサブチャンネルの信号X_１L0〜X_１L(M-１)の入力を逆フーリエ変換するIFFT回路、１０_２_１〜１０_２_MはIFFT回路１０_１のサブチャンネル出力ごとに係数W⁰〜W^(M-１)/2を乗算する乗算回路である。１０_３_１〜１０_３_MはサブフィルタG_0,１〜G_M-１,１で、合波するサブチャンネルの個数分ある。サブフィルタG_0,１１０_３_１内において、１０_３_１_１１〜１０_３_１_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させる遅延回路、１０_３_１_２１〜１０_３_１_２Kはタップごとに信号とフィルタ係数（-g_M-１〜g_MK-１）を乗算する乗算回路、１０_３_１_３２〜１０_３_１_３Kは各タップの出力を加算する加算回路である。

【0060】

同様に、サブフィルタG_M-１,１１０_３_M内において、１０_３_M_１１〜１０_３_M_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させる遅延回路、１０_３_M_２１〜１０_３_M_２Kはタップごとに信号とフィルタ係数（-g₀〜g_(K-１)M）を乗算する乗算回路、１０_３_M_３２〜１０_３_M_３Kは各タップの出力を加算する加算回路である。

【0061】

尚、乗算回路１０_３_１_２１〜１０_３_M_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とし、さらに奇数番目のタップにおいて符号を反転させる。

【0062】

具体的には、乗算回路１０_３_１_２１〜１０_３_１_２Kで使用するフィルタ係数は以下のようになる。
１０_３_１_２１ : -g_M-１
１０_３_１_２２ : g_2M-１
１０_３_１_２３ : -g_3M-１
１０_３_１_２４ : g_4M-１
１０_３_１_２５ : -g_5M-１
：
１０_３_１_２(K-1) : -g_(K-１)M-１
１０_３_１_２K : 0

【0063】

同様に、乗算回路１０_３_M_２１〜１０_３_M_２Kで使用するフィルタ係数は以下のようになる。
１０_３_M_２１ : -g₀
１０_３_M_２２ : g_M
１０_３_M_２３ : -g_2M
１０_３_M_２４ : g_3M
１０_３_M_２５ : -g_4M
：
１０_３_M_２(K-1) : -g_(K-2)M
１０_３_M_２K : 0

【0064】

図１０において、１０_４_１〜１０_４_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させる遅延回路で、(M-1)個ある。これにより、第１系統合波回路１１３_Lは、サブフィルタ１０_３_１〜１０_３_Mの出力を合波した出力信号Y_1Lを出力する。

【0065】

図１２は、図１に示された第２系統合波回路１２３_Lの構成を詳細に示すブロック図である。第２系統合波回路１２３_１及び１２３_２は、それぞれ図１２において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0066】

図１２においては、第２系統の所望の帯域分のサブチャンネルの信号X_2L0〜X_2L(M-１)が入力される。Mは合波するサブチャンネル数である。図１２において、１２_１は第２系統の所望のサブチャンネルの信号X_2L0〜X_2L(M-１)の入力を逆フーリエ変換するIFFT回路である。１２_２_１〜１２_２_MはサブフィルタG_0,2〜G_M-１,2で、合波するサブチャンネルの個数分ある。サブフィルタG_0,１１２_２_１内において、１２_２_１_１１〜１２_２_１_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させる遅延回路、１２_２_１_２１〜１２_２_１_２Kはタップごとに信号とフィルタ係数（g_M-１〜g_MK-１）を乗算する乗算回路、１２_２_１_３２〜１２_２_１_３Kは各タップの出力を加算する加算回路である。

【0067】

同様に、サブフィルタG_M-１,１１２_２_M内において、１２_２_M_１１〜１２_２_M_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させる遅延回路、１２_２_M_２１〜１２_２_M_２Kはタップごとに信号とフィルタ係数（g₀〜g_(K-１)M）を乗算する乗算回路、１２_２_M_３２〜１２_２_M_３Kは各タップの出力を加算する加算回路である。

【0068】

尚、乗算回路１２_２_１_２１〜１２_２_M_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とする。

【0069】

具体的には、乗算回路１２_２_１_２１〜１２_２_１_２Kで使用するフィルタ係数は以下のようになる。
１２_２_１_２１ : g_M-１
１２_２_１_２２ : g_2M-１
１２_２_１_２３ : g_3M-１
１２_２_１_２４ : g_4M-１
１２_２_１_２５ : g_5M-１
：
１２_２_１_２(K-1) : g_(K-１)M-１
１２_２_１_２K : 0

【0070】

同様に、乗算回路１２_２_M_２１〜１２_２_M_２Kで使用するフィルタ係数は以下のようになる。
１２_２_M_２１ : g₀
１２_２_M_２２ : g_M
１２_２_M_２３ : g_2M
１２_２_M_２４ : g_3M
１２_２_M_２５ : g_4M
：
１２_２_M_２(K-1) : g_(K-2)M
１２_２_M_２K : 0

【0071】

図１２において、１２_３_１〜１２_３_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させる遅延回路で、(M-1)個ある。これにより、第２系統合波回路１２３_Lは、サブフィルタ１２_２_１〜１２_２_Mの出力を合波した出力信号Y_２Lを出力する。

【0072】

（動作）
次に図１のチャネライザの動作を説明する。図１において、第１系統分波回路１１１は、サンプリングレートFsの入力信号をN個のサブチャンネルの信号X_１0〜X_１(N-１)に分波し、Fs/Nのサンプリングレートで出力する。

【0073】

図４は、入力信号の全帯域から第１系統分波回路１１１が抽出する各サブチャンネルの周波数帯域を示した図であり、図５は、第１系統分波回路１１１の出力する各サブチャンネルの周波数特性を示した図である。

【0074】

図４のCb_１0〜Cb_１(N-１)の帯域が、第１系統分波回路１１１の各サブチャンネル出力X_１0〜X_１(N-１)から、図５の周波数特性の信号として出力サンプリング周波数Fs/Nのベースバンド信号としてN本出力される。

【0075】

第１系統分波回路１１１について詳細に説明する。

【0076】

前述したように、図２は、第１系統分波回路１１１のタップ数Kが奇数の場合の構成を詳細に示すブロック図である。

【0077】

図２において、入力信号は遅延回路２１_１〜２１_(N-1)にて入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延を与えられ、サブフィルタH_0,１〜H_N-１,１２２_１〜２２_Nに、H_N-１,１、H_N-2,１、…、H_0,１の順に繰り返し入力される。

【0078】

サブフィルタH_0,１ ２２_１内において、遅延回路２２_１_１１〜２２_１_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路２２_１_２１〜２２_１_２Kはタップごとに信号とフィルタ係数（h₀〜h_(K-１)N）を乗算し、加算回路２２_１_３２〜２２_１_３Kは各タップの出力を加算する。

【0079】

同様に、サブフィルタH_N-１,１２２_N内において、遅延回路２２_N_１１〜２２_N_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路２２_N_２１〜２２_N_２Kはタップごとに信号とフィルタ係数（h_N-１〜h_KN-１）を乗算し、加算回路２２_N_３２〜２２_N_３Kは各タップの出力を加算する。乗算回路２３_１〜２３_Nはサブフィルタ２２_１〜２２_Nの出力ごとに係数W^-0〜W^-(N-１)/2を乗算する。FFT回路２４は乗算回路２３_１〜２３_Nの出力をフーリエ変換し、第１系統の各サブチャンネルの信号X_１0〜X_１(N-１)を出力する。サブフィルタ以降の回路の動作周波数はFs/Nである。

【0080】

第１系統分波回路１１１の処理を計算式で示すと下記の式（１）となる。

【数1】

【0081】

式（１）において、Nは分波数（サブチャンネル数）、H_i,１(i=0〜N-1)はサブフィルタH_0,１〜H_N-１,１２２_１〜２２_Nを表す。

【0082】

FFT回路２４は上記行列式（１）における下記の式（２）を演算処理している。

【数2】

【0083】

乗算回路２２_１_２１〜２２_１_２Kで使用するフィルタ係数の仕様は下記とし、図２２に特性を示す。
正規化値：１
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0084】

また、乗算回路２２_１_２１〜２２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用し、さらに偶数番目のタップにおいて符号を反転させる。

【0085】

具体的には、乗算回路２２_１_２１〜２２_１_２Kで使用するフィルタ係数は以下のようにする。
２２_１_２１ : h₀
２２_１_２２ : -h_N
２２_１_２３ : h_2N
２２_１_２４ : -h_3N
２２_１_２５ : h_4N
：
２２_１_２K : h_(K-１)N

【0086】

同様に、乗算回路２２_N_２１〜２２_N_２Kで使用するフィルタ係数は以下のようにする。
２２_N_２１ : h_N-１
２２_N_２２ : -h_2N-１
２２_N_２３ : h_3N-１
２２_N_２４ : -h_4N-１
２２_N_２５ : h_5N-１
：
２２_N_２K : h_KN-１

【0087】

サブフィルタ２２_１〜２２_N内のフィルタ係数の符号を偶数番目のタップにおいて反転させるとともに、乗算回路２３_１〜２３_Nにて係数W^-0〜W^-(N-１)/2を乗算することにより、第１系統分波回路１１１は、図４のように、Fs/Nに対してFs/2Nずれた値を中心周波数とする、幅Fs/Nの帯域を、図５のようなベースバンド信号として抽出する。

【0088】

図３は、第１系統分波回路１１１のタップ数Kが偶数の場合の構成を詳細に示すブロック図である。

【0089】

図３において、入力信号は遅延回路３１_１〜３１_(N-1)にて入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延を与えられ、サブフィルタH_0,１〜H_N-１,１３２_１〜３２_Nに、H_N-１,１、H_N-2,１、…、H_0,１の順に繰り返し入力される。

【0090】

サブフィルタH_0,１３２_１内において、遅延回路３２_１_１１〜３２_１_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路３２_１_２１〜３２_１_２Kはタップごとに信号とフィルタ係数（h₀〜h_(K-１)N）を乗算し、加算回路３２_１_３２〜３２_１_３Kは各タップの出力を加算する。

【0091】

同様に、サブフィルタH_N-１,１３２_N内において、遅延回路３２_N_１１〜３２_N_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路３２_N_２１〜３２_N_２Kはタップごとに信号とフィルタ係数（h_N-１〜h_KN-１）を乗算し、加算回路３２_N_３２〜３２_N_３Kは各タップの出力を加算する。

【0092】

乗算回路３３_１〜３３_Nはサブフィルタ３２_１〜３２_Nの出力ごとに係数W^-0〜W^-(N-１)/2を乗算する。FFT回路３４は乗算回路３３_１〜３３_Nの出力をフーリエ変換し、第１系統の各サブチャンネルの信号X_１0〜X_１(N-１)を出力する。サブフィルタ以降の回路の動作周波数はFs/Nである。

【0093】

第１系統分波回路１１１の処理を計算式で示すと下記の式（３）となる。

【数3】

【0094】

式（３）において、Nは分波数（サブチャンネル数）、H_i,１(i=0〜N-1)はサブフィルタH_0,１〜H_N-１,１３２_１〜３２_Nを表す。

【0095】

FFT回路３４は上記行列式（３）における下記の式（４）を演算処理している。

【数4】

【0096】

乗算回路３２_１_２１〜３２_１_２Kで使用するフィルタ係数の仕様は下記とし、図２２に特性を示す。
正規化値：１
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0097】

また、乗算回路３２_１_２１〜３２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用し、さらに奇数番目のタップにおいて符号を反転させる。

【0098】

具体的には、乗算回路３２_１_２１〜３２_１_２Kで使用するフィルタ係数は以下のようにする。
３２_１_２１ : -h₀
３２_１_２２ : h_N
３２_１_２３ : -h_2N
３２_１_２４ : h_3N
３２_１_２５ : -h_4N
：
３２_１_２K : h_(K-１)N

【0099】

同様に、乗算回路３２_N_２１〜３２_N_２Kで使用するフィルタ係数は以下とする。
３２_N_２１ : -h_N-１
３２_N_２２ : h_2N-１
３２_N_２３ : -h_3N-１
３２_N_２４ : h_4N-１
３２_N_２５ : -h_5N-１
：
３２_N_２K : h_KN-１

【0100】

サブフィルタ３２_１〜３２_N内のフィルタ係数の符号を奇数番目のタップにおいて反転させるとともに、乗算回路３３_１〜３３_Nにて係数W^-0〜W^-(N-１)/2を乗算することにより、第１系統分波回路１１１は、図４のように、Fs/Nに対してFs/2Nずれた値を中心周波数とする、幅Fs/Nの帯域を、図５のようなベースバンド信号として抽出する。

【0101】

図１の、第１系統スイッチ回路１１２は、N個のサブチャンネル信号X_１0〜X_１(N-１)から、任意のサブチャンネル信号をX_１１0〜X_１L(M-１)の所望の端子から選択出力する。

【0102】

図１の、第１系統合波回路１１３_１〜１１３_Lは、第１系統スイッチ回路１１２にて選択されたサブチャンネル信号のうち、必要な帯域分のサブチャンネル信号X_１L0〜X_１L(M-１)を合波し、サンプリング周波数M×Fs/Nで出力する。

【0103】

図１１（ａ），（ｂ），（ｃ）は、それぞれ第１系統合波回路１１３_１、１１３_２、１１３_Lの出力する合波信号の周波数特性を示した図である。

【0104】

図５の周波数特性の各サブチャンネル信号が第１系統合波回路１１３_１、１１３_２、１１３_LのX_１１0〜X_１L(M-１)から入力され、第１系統合波回路１１３_１、１１３_２、１１３_LのY_１１〜Y_１Lから図１１（ａ），（ｂ），（ｃ）のC_g１0〜C_g１(M-１)のように周波数軸上に配置された信号として出力される。

【0105】

第１系統合波回路１１３_Lの動作を詳細に説明する。

【0106】

図９は、第１系統合波回路１１３_Lのタップ数Kが奇数の場合の構成を詳細に示すブロック図である。

【0107】

第１系統合波回路１１３_１及び１１３_２は、それぞれ図９において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0108】

図９においては、第１系統の所望の帯域分のサブチャンネルの信号X_１L0〜X_１L(M-１)が入力される。Mは合波するサブチャンネル数である。

【0109】

IFFT回路９１は、第１系統の所望のサブチャンネルの信号X_１L0〜X_１L(M-１)の入力を逆フーリエ変換する。乗算回路９２_１〜９２_MはIFFT回路９１のサブチャンネル出力ごとに係数W⁰〜W^(M-１)/2を乗算する。

【0110】

サブフィルタG_0,１ ９３_１内において、遅延回路９３_１_１１〜９３_１_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路９３_１_２１〜９３_１_２Kはタップごとに信号とフィルタ係数（g_M-１〜g_MK-１）を乗算し、加算回路９３_１_３２〜９３_１_３Kは各タップの出力を加算する。

【0111】

同様に、サブフィルタG_M-１,１９３_M内において、遅延回路９３_M_１１〜９３_M_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路９３_M_２１〜９３_M_２Kはタップごとに信号とフィルタ係数（g₀〜g_(K-１)M）を乗算し、加算回路９３_M_３２〜９３_M_３Kは各タップの出力を加算する。

【0112】

遅延回路９４_１〜９４_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させ、合波出力Y_１LをサブフィルタG_0,１〜G_M-１,１９３_１〜９３_Mから、G_M-１,１、G_M-2,１、…、G_0,１の順に繰り返し出力する。

【0113】

第１系統合波回路１１３_Lの処理を計算式で示すと下記の式（５）となる。

【数5】

【0114】

式（５）において、Mは合波数（サブチャンネル数）、G_i,１(i=0〜M-1)はサブフィルタG_0,１〜G_M-１,１９３_１〜９３_Mを表す。

【0115】

IFFT回路９１は上記行列式（５）における下記の式（６）を演算処理している。

【数6】

【0116】

乗算回路９３_１_２１〜９３_M_２Kで使用するフィルタ係数の仕様は下記とし、図２３に特性を示す。
正規化値：M
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0117】

また、乗算回路９３_１_２１〜９３_M_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とし、さらに偶数番目のタップにおいて符号を反転させる。

【0118】

具体的には、乗算回路９３_１_２１〜９３_１_２Kで使用するフィルタ係数は以下とする。
９３_１_２１ : g_M-１
９３_１_２２ : -g_2M-１
９３_１_２３ : g_3M-１
９３_１_２４ : -g_4M-１
９３_１_２５ : g_5M-１
：
９３_１_２(K-1) : -g_(K-１)M-１
９３_１_２K : 0

【0119】

同様に、乗算回路９３_M_２１〜９３_M_２Kで使用するフィルタ係数は以下とする。
９３_M_２１ : g₀
９３_M_２２ : -g_M
９３_M_２３ : g_2M
９３_M_２４ : -g_3M
９３_M_２５ : g_4M
：
９３_M_２(K-1) : -g_(K-2)M
９３_M_２K : 0

【0120】

乗算回路９２_１〜９２_Mにて係数W⁰〜W^(M-１)/2を乗算するとともに、サブフィルタ９３_１〜９３_M内のフィルタ係数の符号を偶数番目のタップにおいて反転させることにより、第１系統合波回路１１３_Lは、図５のようなベースバンド信号となっている各サブチャンネルを、図１１のようにFs/Nに対してFs/2Nずれた値を中心周波数とする幅Fs/Nの帯域として周波数軸上に配置する。

【0121】

図１０は、第１系統合波回路１１３_Lのタップ数Kが偶数の場合の構成を詳細に示すブロック図である。第１系統合波回路１１３_１及び１１３_２は、それぞれ図１０において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0122】

図１０においては、第１系統の所望の帯域分のサブチャンネルの信号X_１L0〜X_１L(M-１)が入力される。Mは合波するサブチャンネル数である。

【0123】

IFFT回路１０_１は、第１系統の所望のサブチャンネルの信号X_１L0〜X_１L(M-１)の入力を逆フーリエ変換する。乗算回路１０_２_１〜１０_２_MはIFFT回路１０_１のサブチャンネル出力ごとに係数W⁰〜W^(M-１)/2を乗算する。サブフィルタG_0,１ １０_３_１内において、遅延回路１０_３_１_１１〜１０_３_１_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路１０_３_１_２１〜１０_３_１_２Kはタップごとに信号とフィルタ係数（g_M-１〜g_MK-１）を乗算し、加算回路１０_３_１_３２〜１０_３_１_３Kは各タップの出力を加算する。

【0124】

同様に、サブフィルタG_M-１,１１０_３_M内において、遅延回路１０_３_M_１１〜１０_３_M_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路１０_３_M_２１〜１０_３_M_２Kはタップごとに信号とフィルタ係数（g₀〜g_(K-１)M）を乗算し、加算回路１０_３_M_３２〜１０_３_M_３Kは各タップの出力を加算する。

【0125】

遅延回路１０_４_１〜１０_４_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させ、合波出力Y_１LをサブフィルタG_0,１〜G_M-１,１１０_３_１〜１０_３_Mから、G_M-１,１、G_M-2,１、…、G_0,１の順に繰り返し出力する。

【0126】

第１系統合波回路１１３_Lの処理を計算式で示すと下記の式（７）となる。

【数7】

【0127】

式（７）において、Mは合波数（サブチャンネル数）、G_i,１(i=0〜M-1)はサブフィルタG_0,１〜G_M-１,１１０_３_１〜１０_３_Mを表す。

【0128】

IFFT回路１０_１は前述の行列式（７）における下記の式（８）を演算処理している。

【数8】

【0129】

乗算回路１０_３_１_２１〜１０_３_M_２Kで使用するフィルタ係数の仕様は下記とし、図２３に特性を示す。
正規化値：M
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0130】

また、乗算回路１０_３_１_２１〜１０_３_１_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とし、さらに奇数番目のタップにおいて符号を反転させる。具体的には、乗算回路１０_３_１_２１〜１０_３_１_２Kで使用するフィルタ係数は以下とする。
１０_３_１_２１ : -g_M-１
１０_３_１_２２ : g_2M-１
１０_３_１_２３ : -g_3M-１
１０_３_１_２４ : g_4M-１
１０_３_１_２５ : -g_5M-１
：
１０_３_１_２(K-1) : -g_(K-１)M-１
１０_３_１_２K : 0

【0131】

同様に、乗算回路１０_３_M_２１〜１０_３_M_２Kで使用するフィルタ係数は以下とする。
１０_３_M_２１ : -g₀
１０_３_M_２２ : g_M
１０_３_M_２３ : -g_2M
１０_３_M_２４ : g_3M
１０_３_M_２５ : -g_4M
：
１０_３_M_２(K-1) : -g_(K-2)M
１０_３_M_２K : 0

【0132】

乗算回路１０_２_１〜１０_２_Mにて係数W⁰〜W^(M-１)/2を乗算するとともに、サブフィルタ１０_３_１〜１０_３_M内のフィルタ係数の符号を奇数番目のタップにおいて反転させる。このことにより、第１系統合波回路１１３_Lは、図５のようなベースバンド信号となっている各サブチャンネルを、図１１のようにFs/Nに対してFs/2Nずれた値を中心周波数とする幅Fs/Nの帯域として周波数軸上に配置する。

【0133】

図１の第２系統分波回路１２１は、入力信号をN個のサブチャンネルの信号X₂₀〜X_2(N-１)に分波し、Fs/Nのサンプリングレートで出力する。

【0134】

図７は入力信号の全帯域から第２系統分波回路１２１が抽出する各サブチャンネルの周波数帯域を示した図であり、図８は第２系統分波回路１２１の出力する各サブチャンネルの周波数特性を示した図である。

【0135】

図７のCb₂₀〜Cb_2(N-１)の帯域が、第２系統分波回路１２１の各サブチャンネル出力X₂₀〜X_2(N-１)から、図８の周波数特性の信号として出力サンプリング周波数Fs/Nのベースバンド信号としてN本出力される。

【0136】

第２系統分波回路１２１を詳細に説明する。

【0137】

図６は、第２系統分波回路１２１の構成を詳細に示すブロック図である。図６において、入力信号は遅延回路６１_１〜６１_(N-1)にて入力信号のサンプリング周波数(Fs)で１クロック分ずつ遅延を与えられ、サブフィルタH_0,2〜H_N-１,2６２_１〜６２_Nに、H_N-１,2、H_N-2,2、…、H_0,2の順に繰り返し入力される。

【0138】

サブフィルタH_0,2６２_１内において、遅延回路６２_１_１１〜６２_１_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路６２_１_２１〜６２_１_２Kはタップごとに信号とフィルタ係数（h₀〜h_(K-１)N）を乗算し、加算回路６２_１_３２〜６２_１_３Kは各タップの出力を加算する。

【0139】

同様に、サブフィルタH_N-１,2６２_N内において、遅延回路６２_N_１１〜６２_N_１(K-1)はFs/Nの周波数で１クロック分遅延させ、乗算回路６２_N_２１〜６２_N_２Kはタップごとに信号とフィルタ係数（h_N-１〜h_KN-１）を乗算し、加算回路６２_N_３２〜６２_N_３Kは各タップの出力を加算する。

【0140】

FFT回路６３はサブフィルタ６２_１〜６２_Nの出力をフーリエ変換し、第２系統の各サブチャンネルの信号X₂₀〜X_2(N-１)を出力する。サブフィルタ以降の回路の動作周波数はFs/Nである。

【0141】

第２系統分波回路１２１の処理を計算式で示すと下記の式（９）となる。

【数9】

【0142】

式（９）において、Nは分波数（サブチャンネル数）H_i,2(i=0〜N-1)はサブフィルタH_0,2〜H_N-１,2６２_１〜６２_Nを表す。

【0143】

FFT回路６３は前述の行列式（９）における下記の式（１０）を演算処理している。

【数10】

【0144】

乗算回路６２_１_２１〜６２_N_２Kで使用するフィルタ係数の仕様は下記とし、図２２に特性を示す。
正規化値：１
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0145】

また、乗算回路６２_１_２１〜６２_N_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用する。具体的には、乗算回路６２_１_２１〜６２_１_２Kで使用するフィルタ係数は以下とする。
６２_１_２１ : h₀
６２_１_２２ : h_N
６２_１_２３ : h_2N
６２_１_２４ : h_3N
６２_１_２５ : h_4N
：
６２_１_２K : h_(K-１)N

【0146】

同様に、乗算回路６２_N_２１〜６２_N_２Kで使用するフィルタ係数は以下とする。
６２_N_２１ : h_N-１
６２_N_２２ : h_2N-１
６２_N_２３ : h_3N-１
６２_N_２４ : h_4N-１
６２_N_２５ : h_5N-１
：
６２_N_２K : h_KN-１

【0147】

第２系統分波回路１２１は、第１系統分波回路１１１と異なり、サブフィルタ６２_１〜６２_N内のフィルタ係数の符号反転と、係数W^-0〜W^-(N-１)/2の乗算を行わない。このことにより、図７のように、Fs/Nを中心周波数とする幅Fs/Nの帯域を、図８のようなベースバンド信号として抽出する。

【0148】

図１の、第２系統スイッチ回路１２２は、N個のサブチャンネル信号X₂₀〜X_2(N-１)から、任意のサブチャンネル信号をX₂₁₀〜X_2L(M-１)の所望の端子から選択出力するとともに、抜き出すチャンネルと隣接するチャンネルとの境界となる周波数位置のサブチャンネルに相当する端子X₂₁₁、X₂₂₂・・・、X_2L(M/2)からは0（nullデータ）を出力する。

【0149】

図１の、第２系統合波回路１２３_１〜１２３_Lは、第２系統スイッチ回路１２２にて選択されたサブチャンネル信号のうち、必要な帯域分のサブチャンネル信号X_2L0〜X_2L(M-１)を合波し、サンプリング周波数M×Fs/Nで出力する。

【0150】

図１３（ａ），（ｂ），（ｃ）は、それぞれ第２系統合波回路１２３_１、１２３_２、１２３_Lの出力する合波信号の周波数特性を示した図である。

【0151】

図８の周波数特性の各サブチャンネル信号が第２系統合波回路１２３_１、１２３_２、１２３_LのX_2１0〜X_2L(M-１)から入力され、第２系統合波回路１２３_１、１２３_２、１２３_LのY_2１〜Y_2Lから図１３（ａ），（ｂ），（ｃ）のC_g20〜C_g2(M-１)のように周波数軸上に配置された信号として出力される。尚、抜き出すチャンネルと隣接するチャンネルとの境界となる周波数位置のサブチャンネル信号X_2１1、X₂₂₂、・・・、X_2L(M/2)には0（nullデータ）が入力されているため、図１３（ａ）のC_g2１、図１３（ｂ）のC_g22、図１３（ｃ）のC_g2(M/2)の周波数位置は振幅レベルが０となる。

【0152】

第２系統合波回路１２３_Lを詳細に説明する。

【0153】

図１２は、第２系統合波回路１２３-Lの構成を詳細に示すブロック図である。尚、第２系統合波回路１２３_１及び１２３_２は、それぞれ図１２において合波するサブチャンネル数Mが２及び４の場合に相当する。

【0154】

図１２においては、第２系統の所望の帯域分のサブチャンネルの信号X_2L0〜X_2L(M-１)が入力される。Mは合波するサブチャンネル数である。

【0155】

IFFT回路１２_１は、第２系統の所望のサブチャンネルの信号X_2L0〜X_2L(M-１)の入力を逆フーリエ変換する。

【0156】

サブフィルタG_0,2 １２_２_１内において、遅延回路１２_２_１_１１〜１２_２_１_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路１２_２_１_２１〜１２_２_１_２Kはタップごとに信号とフィルタ係数（g_M-１〜g_MK-１）を乗算し、加算回路１２_２_１_３２〜１２_２_１_３Kは各タップの出力を加算する。

【0157】

同様に、サブフィルタG_M-１,2１２_２_M内において、遅延回路１２_２_M_１１〜１２_２_M_１(K-1)はM×Fs/Nの周波数で１クロック分遅延させ、乗算回路１２_２_M_２１〜１２_２_M_２Kはタップごとに信号とフィルタ係数（g₀〜g_(K-１)M）を乗算し、加算回路１２_２_M_３２〜１２_２_M_３Kは各タップの出力を加算する。

【0158】

遅延回路１２_３_１〜１２_３_(M-1)は出力信号のサンプリング周波数(M×Fs/N)で１クロック分ずつ遅延させ、合波出力Y_2LをサブフィルタG_0,2〜G_M-１,2１２_２_１〜１２_２_Mから、G_M-１,2、G_M-2,2、…、G_0,2の順に繰り返し出力する。

【0159】

第２系統合波回路１２３_Lの処理を計算式で示すと下記の式（１１）となる。

【数11】

【0160】

式（１１）において、Mは合波数（サブチャンネル数）、G_i,１(i=0〜M-1)はサブフィルタG_0,１〜G_M-１,１１２_２_１〜１２_２_Mを表す。

【0161】

IFFT回路１２_１は前述の行列式（１１）における下記の式（１２）を演算処理している。

【数12】

【0162】

乗算回路１２_２_１_２１〜１２_２_M_２Kで使用するフィルタ係数の仕様は下記とし、図２３に特性を示す。
正規化値：M
通過帯域ｆ_ｐａｓｓ：−Fs/4N＜ｆ_ｐａｓｓ＜Fs/4N
ゲイン：１／√２（周波数ｆ＝±Fs/4Nの時）
阻止帯域ｆ_ｓｔｏｐ：ｆ_ｓｔｏｐ＜−Fs/4N、Fs/4N＜ｆ_ｓｔｏｐ

【0163】

また、乗算回路１２_２_１_２１〜１２_２_M_２Kで使用するフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とする。具体的には、乗算回路１２_２_１_２１〜１２_２_１_２Kで使用するフィルタ係数は以下とする。
１２_２_１_２１ : g_M-１
１２_２_１_２２ : g_2M-１
１２_２_１_２３ : g_3M-１
１２_２_１_２４ : g_4M-１
１２_２_１_２５ : g_5M-１
：
１２_２_１_２(K-1) : g_(K-１)M-１
１２_２_１_２K : 0

【0164】

同様に、乗算回路１２_２_M_２１〜１２_２_M_２Kで使用するフィルタ係数は以下とする。
１２_２_M_２１ : g₀
１２_２_M_２２ : g_M
１２_２_M_２３ : g_2M
１２_２_M_２４ : g_3M
１２_２_M_２５ : g_4M
：
１２_２_M_２(K-1) : g_(K-2)M
１２_２_M_２K : 0

【0165】

第２系統合波回路１２３_Lは、第１系統合波回路１１３_Lと異なり、係数W⁰〜W^(M-１)/2の乗算とサブフィルタ１２_２_１〜１２_２_M内のフィルタ係数の符号反転を行わない。このことにより、図８のようなベースバンド信号となっている各サブチャンネルを、図１３のようにFs/Nを中心周波数とする幅Fs/Nの帯域として周波数軸上に配置する。

【0166】

図１の、合成回路１４_１〜１４_Lは、それぞれ必要な帯域幅に合波された第１系統合波信号と第２系統合波信号を加算して合成し所望のチャンネル信号を生成する。

【0167】

このとき、合成回路１４_１〜１４_Lの入力時点において、第１系統合波信号と第２系統合波信号の位相が一致していないと、合成後の信号の品質が劣化する。

【0168】

第１系統合波信号と第２系統合波信号の位相を一致させるためには、入力信号が第１系統分波回路１１１→第１系統スイッチ回路１１２→第１系統合波回路１１３_１〜１１３_Lを経て合成回路１４_１〜１４_Lに至る信号の位相特性と、第２系統分波回路１２１→第２系統スイッチ回路１２２→第２系統合波回路１２３_１〜１２３_Lを経て合成回路１４_１〜１４_Lに至る信号の位相特性を一致させることが必要であり、その手段を以下に示す。

【0169】

第１系統分波回路１１１→第１系統スイッチ回路１１２→第１系統合波回路１１３_１〜１１３_Lを経て合成回路１４_１〜１４_Lに至る信号（以下「フィルタ１出力」と称する）の位相特性θ_１(f)は、計算式で表すと下記の式（１３）、（１４）となる。

【数13】

【数14】

【0170】

式（１３）は、第１系統分波回路１１１及び第１系統合波回路１１３_１〜１１３_L内サブフィルタの偶数番目のタップのフィルタ係数の符号を反転させた場合（以下、初期位相=0の場合と称する）である。

【0171】

式（１４）は、第１系統分波回路１１１及び第１系統合波回路１１３_１〜１１３_L内サブフィルタの奇数番目のタップのフィルタ係数の符号を反転させた場合（以下、初期位相=πの場合と称する）である。

【0172】

式（１３）、（１４）において、fは周波数、τ_ｂｒａは分波部（分波回路）の遅延量、τ_ｓｙｎは合波部（合波回路）の遅延量、Fsは分波部への入力信号のサンプリング周波数、Nは分波数である。

【0173】

一方、第２系統分波回路１２１→第２系統スイッチ回路１２２→第２系統合波回路１２３_１〜１２３_Lを経て合成回路１４_１〜１４_Lに至る信号（以下「フィルタ２出力」と称する）の位相特性θ₂(f)は、計算式で表すと下記の式（１５）となる。

【数15】

【0174】

したがって、フィルタ１出力とフィルタ２出力の位相特性の一致条件は下記の式（１６）、（１７）となる。

【数16】

【数17】

【0175】

式（１６）、（１７）において、nは整数である。

【0176】

第１系統分波回路１１１及び第２系統分波回路１２１にてフーリエ変換をFFT（Fast Fourier Transform）で実施し、第１系統合波回路１１３_１〜１１３_L及び第２系統合波回路１２３_１〜１２３_Lにて逆フーリエ変換をIFFT（Inverse Fast Fourier Transform）で実施するためには、分波数N=2ⁿ(nは自然数)、合波数M=2ⁿ(nは自然数)でなければならない。

【0177】

そこで、これを前提とすると、第１系統分波回路１１１及び第２系統分波回路１２１ではサブフィルタの乗算器数はNK個、第１系統合波回路１１３_１〜１１３_L及び第２系統合波回路１２３_１〜１２３_Lではサブフィルタの乗算器数はMK個であることが必要である(Kはタップ数)。

【0178】

したがって、これをインパルス応答長で考えると、NK及びMKは偶数なので、フィルタ係数はタップを横軸とするグラフで表示すると図２４のように左右対称な形になる。この場合遅延量τ_ｂｒａ、τ_ｓｙｎは、下記の式（１８）、（１９）のように表わされる。

【数18】

【数19】

【0179】

式（１８）、（１９）において、Fsは分波入力信号のサンプリング周波数であり、fsはM合波出力のサンプリング周波数(=M×Fs/N)である。

【0180】

ここで、遅延量τ_ｂｒａ、τ_ｓｙｎを位相特性の一致条件式に代入し、展開すると下記の式（２０）、（２１）のようなタップ数条件が導かれる。

【数20】

【数21】

【0181】

タップ数は整数でなければならないので、この条件は、N=M、すなわち分波数=合波数(入力サンプリング周波数=合波出力サンプリング周波数)でないと成立しない。

【0182】

実際、分波数(N)=１２８、合波数(M)=２、タップ長(K)=１３のケースにおいて、フィルタ係数算出用計算式のインパルス応答長(NK)の項に、実際の構成におけるインパルス応答長の値を代入して求めたフィルタ係数を使用した場合の、フィルタ１出力とフィルタ２出力の周波数特性（振幅特性と位相特性）をシミュレーションで求めると図１４に示す結果となり、フィルタ１出力とフィルタ２出力の位相特性が一致しない。

【0183】

そこで、本発明では、遅延量τ_ｂｒａとτ_ｓｙｎを近似的に一致させるため、第１系統分波回路１１１、第２系統分波回路１２１、第１系統合波回路１１３_１〜１１３_L、第２系統合波回路１２３_１〜１２３_Lのサブフィルタのフィルタ係数の算出方法を下記とする。

【0184】

第１系統分波回路１１１、第２系統分波回路１２１のサブフィルタのフィルタ係数は、インパルス応答長を実際のインパルス応答長NKではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用する。フィルタ係数算出用計算式のインパルス応答長(NK)の項に、実際の構成におけるインパルス応答長より１多い値（NK+1)を代入して算出したフィルタ係数を、タップを横軸とするグラフで表示すると図２５のようになる。

【0185】

第１系統合波回路１１３_１〜１１３_L、第２系統合波回路１２３_１〜１２３_Lのサブフィルタのフィルタ係数は、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とする。フィルタ係数算出用計算式のインパルス応答長(NK)の項に、実際の構成におけるインパルス応答長より１少ない（NK-1)を代入して算出したフィルタ係数を、タップを横軸とするグラフで表示すると図２６のようになる。

【0186】

上記方法で算出したフィルタ係数を使用することにより、遅延量τ_ｂｒａ、τ_ｓｙｎは下記の式（２２）、（２３）に近似できる。

【数22】

【数23】

【0187】

遅延量τ_ｂｒａ、τ_ｓｙｎを位相特性の一致条件式に代入し、展開すると下記のようなタップ数条件が導かれる。
K=2n+1 初期位相=0の場合
K=2n 初期位相=πの場合

【0188】

分波数(N)=１２８、合波数(M)=２、タップ長(K)=１３の場合において、上記の本実施例の算出方法で求めたフィルタ係数を使用した場合の、フィルタ１出力とフィルタ２出力の周波数特性（振幅特性と位相特性）をシミュレーションで求めると図１５に示す結果となり、フィルタ１出力とフィルタ２出力の位相特性がほぼ一致する。

【0189】

さらに、第１系統分波回路１１１、第２系統分波回路１２１、第１系統合波回路１１３_１〜１１３_L、第２系統合波回路１２３_１〜１２３_Lの各サブフィルタのタップ数(K)=１，２，３，４，・・・における、初期位相=0のときのフィルタ１出力の位相特性、初期位相=πのときのフィルタ１出力の位相特性、フィルタ２出力の位相特性をシミュレーションで求めると、それぞれ図１６、図１７、図１８のような結果となる。

【0190】

初期位相=0の場合には、タップ数が奇数のときにフィルタ１出力とフィルタ２出力の位相特性が一致し、初期位相=πの場合には、タップ数が偶数のときにフィルタ１出力とフィルタ２出力の位相特性が一致することがわかる。

【0191】

したがって、各サブフィルタのフィルタ係数は、上記の本実施例の算出方法で求めたフィルタ係数を使用した上で、タップ数が奇数のときには偶数番目のタップにおいて符号を反転させ、タップ数が偶数のときには奇数番目のタップにおいて符号を反転させることにより、フィルタ１出力とフィルタ２出力の位相特性が一致する。

【0192】

合波サブチャンネル信号数M=２において合成回路１４_１が出力するチャンネル信号１の周波数特性を図１９に示す。

【0193】

合波サブチャンネル信号数M=４において合成回路１４_２が出力するチャンネル信号２の周波数特性を図２０に示す。

【0194】

合波サブチャンネル信号数Mにおいて合成回路１４_Lが出力するチャンネル信号Lの周波数特性を図２１に示す。

【0195】

（実施例の効果）
上記実施例の効果は、多チャンネルの信号が周波数多重された入力信号から、信号品質を劣化させることなく、特定のチャンネルの信号をそのチャンネルの帯域幅で抜き出すことが可能であることである。

【0196】

これにより、受信チャネライザの場合には、抜き出したチャンネルの変調信号をそのまま復調することが可能となる。また、送信チャネライザの場合には、入力信号のチャンネルを複数のビームに振り分けて送信する際に、各送信ビームに必要なチャンネルだけを抜き出して割り当て、利用効率を高めることができる。

【0197】

その理由は、多チャンネルの信号が周波数多重された入力信号を、N個のサブチャンネルに分波し、所望のサブチャンネルを選択し、必要に応じた帯域幅分のサブチャンネルを、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置される周波数特性を有するよう周波数シフトし、合成して所望の帯域幅のチャンネル信号を生成するチャネライザにおいて、
第１系統分波回路が入力信号をN個のサブチャンネルに分波してFs/Nのサンプリングレートで出力し、
第１系統スイッチ回路が第１系統分波回路の出力するN個のサブチャンネル信号から任意のサブチャンネルを所望の端子から選択出力し、
第１系統合波回路が必要な帯域になるM個のサブチャンネルを合波して入力信号のサンプリングレート(Fs)とは異なるサンプリングレート（M×Fs/N）にて出力し、
第２系統分波回路が入力信号をN個のサブチャンネルに分波してFs/Nのサンプリングレートで出力し、
第２系統スイッチ回路が第２系統分波回路の出力するN個のサブチャンネル信号から任意のサブチャンネルを所望の端子から選択出力するとともに所望の端子から0（nullデータ）を出力し、
第２系統合波回路が必要な帯域になるM個のサブチャンネルを合波して入力信号のサンプリングレート(Fs)とは異なるサンプリングレート（M×Fs/N）にて出力し、
合成回路がそれぞれ必要な帯域幅に合波された第１系統合波信号と第２系統合波信号を合成し所望のチャンネル信号を生成することにより、
必要に応じた数（M個）のサブチャンネルが、それぞれのサブチャンネルの遷移域が重複して通過帯域が重ならないように交互に配置された２系統並列の合波信号を合成することが可能となることと、
第１及び第２系統分波回路におけるサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長NK（N：分波サブチャンネル数、K：タップ数）ではなくNK+1として算出の上、算出されたh(0)〜h(NK)のNK+1個の値のうち、h(0)〜h(NK-1)のNK個を使用し、
第１及び第２系統合波回路におけるサブフィルタのフィルタ係数算出に際し、インパルス応答長を実際のインパルス応答長MKではなくMK-1として算出の上、算出されたg(0)〜g(MK-2)のMK-1個の値に加え、g(MK-1)=0としてg(0)〜g(MK-1)のMK個の係数とすることにより、
それぞれの遷移域が重複して通過帯域が重ならないように交互に配置された２系統の合波信号を合成する時点で、２系統の双方の合波出力の位相特性を合成回路の入力時点で近似的に一致させることが可能となるからである。

【0198】

以上、本発明を、好ましい実施例を参照して説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。

【符号の説明】

【0199】

１１１ 第１系統分波回路
１１２ 第１系統スイッチ回路
１１３_１〜１１３_L 第１系統合波回路
１２１ 第２系統分波回路
１２２ 第２系統スイッチ回路
１２３_１〜１２３_L 第２系統合波回路
１４_１〜１４_L 合成回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】