(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0018】
まずSAW共振器について説明する。
図1(a)はSAW共振器R1を例示する平面図である。
図1(b)はSAW共振器R1を例示する断面図である。
【0019】
図1(a)及び
図1(b)に示すように、圧電体10の上に、IDT12及び反射器14が設けられている。圧電体とは、例えばタンタル酸リチウム(LiTaO
3)又はニオブ酸リチウム(LiNbO
3)などの圧電単結晶基板、及び絶縁体上に形成されたこれら圧電体の薄膜からなる圧電膜を指す。2つの反射器14はIDT12を挟んでいる。IDT12及び反射器14は、それぞれ複数の電極指を含む。IDT12は、電圧を印加されることで、電極指のピッチに応じた周波数の弾性波を励振する。反射器14は、弾性波を反射する。IDT12及び反射器14は、例えばアルミニウム(Al)などの金属により形成されている。
【0020】
図1(c)はSAW共振器R1のアドミタンス特性を例示するグラフである。横軸は周波数、縦軸はアドミタンスを表す。
図1(c)に示すように、アドミタンスは、共振周波数f
rにおいて極大となり、共振周波数f
rより高い周波数である反共振周波数f
aにおいて極小となる。また周波数f
sにおいて小さな共振応答が発生する。共振周波数f
rはIDT12のストップバンドの下端に位置し、周波数f
sはストップバンドの上端に位置する。
【0021】
図2(a)は端子間に共振器を直列に接続した例である。
図2(b)は端子間に共振器を並列に接続した例である。
図2(a)の直列共振器Sは例えばSAW共振器R1であり、入力端子Inと出力端子Outとの間に直列に接続されている。
図2(b)の並列共振器PはSAW共振器R1であり、入力端子Inと出力端子Outとの間に並列に接続されている。
【0022】
図2(c)は周波数特性を例示するグラフである。横軸は周波数、縦軸は通過率を表す。実線は直列共振器S、破線は並列共振器P、それぞれの周波数特性を表す。
【0023】
図2(c)に示すように、直列共振器Sの通過率は、共振周波数f
rsにおいて極大となり、反共振周波数f
asにおいて極小となる。反共振周波数f
asより高い周波数f
ssにおいて小さな共振応答が発生する。並列共振器Pの通過率は、共振周波数f
rpにおいて極小となり、反共振周波数f
apにおいて極大となる。反共振周波数f
apより高い周波数f
spにおいて小さな共振応答が発生する。直列共振器Sは共振周波数f
rs〜反共振周波数f
asを遷移周波数とするローパスフィルタとして機能する。並列共振器Pは共振周波数f
rp〜反共振周波数f
apを遷移周波数とするハイパスフィルタとして機能する。遷移周波数とは、通過帯域と抑圧帯域との間の遷移が生じる周波数である。
【0024】
次にラダー型フィルタについて説明する。
図3(a)はラダー型フィルタF1を例示する回路図である。
【0025】
図3(a)に示すように、入力端子Inと出力端子Outとの間に3つの直列共振器S1〜S3が接続されている。直列共振器S1〜S2間のノードに並列共振器P1が、直列共振器S2〜S3間のノードに並列共振器P2が、それぞれ接続されている。各共振器は、例えば共振周波数f
rsと反共振周波数f
apとがほぼ一致するように設計されている。
【0026】
図3(b)はラダー型フィルタの周波数特性を例示するグラフである。
図3(b)に示すように、共振周波数f
rp〜反共振周波数f
asが通過帯域となる。共振周波数f
rpより低周波数側、及び反共振周波数f
asより高周波数側は抑圧帯域となる。高周波数側の抑圧帯域には、共振周波数f
rpにおける共振応答が観測される。周波数f
spは通過帯域の上端(高周波数側の端)にほぼ一致する。このため周波数f
spにおける共振応答は大きな抑圧度に埋もれ、ほとんど観測されない。
【0027】
上述のように、ラダー型フィルタF1には、通過帯域において低損失で、かつ通過帯域外では高抑圧な周波数特性が求められる。通過帯域における挿入損失を低減するためには、通過帯域において並列共振器P1及びP2に流れる信号を少なくすればよい。従って、並列共振器P1及びP2のコンダクタンスを小さくすればよい。
【0028】
並列共振器P1及びP2のコンダクタンス及びアドミタンスについて説明する。
図4は並列共振器P1のコンダクタンス及びアドミタンスの計算結果を示すグラフである。横軸は周波数、縦軸はコンダクタンス及びアドミタンスを表す。実線はコンダクタンス、破線はアドミタンス、それぞれの計算結果を表す。コンダクタンスとは、アドミタンスの実部である。ラダー型フィルタF1の通過帯域を格子斜線で示した。
【0029】
図4に示すように、ラダー型フィルタF1の通過帯域は例えば1850〜1910MHzに位置し、並列共振器P1のストップバンド(共振周波数f
rp〜周波数f
sp)に含まれる。並列共振器P2も同様の性質を示す。ラダー型フィルタF1の挿入損失を低減するためには、通過帯域における並列共振器P1及びP2のコンダクタンスを低減すればよい。
【0030】
本発明の発明者は、コンダクタンスを低減することが可能な並列共振機の構造を見出した。以下に詳しく説明する。
【0031】
図5はSAW共振器R1を例示する平面図である。並列共振器PはSAW共振器であるが、圧電体10は省略している。
図5に示すように、IDT12における電極指の周期をλ
IDT、反射器14における電極指の周期をλ
refとする。電極指の周期とは、弾性波の1波長に対応する電極指の配列の長さである。距離D1は、IDT12の電極指のうち反射器14に最も近い電極指13a(第1電極指)の中心と、反射器14の電極指のうちIDT12に最も近い電極指15a(第2電極指)の中心との距離である。一般的に、λ
IDT=λ
refであり、またD1=0.25(λ
IDT+λ
ref)、である。
【0032】
周期及び距離D1を変更した場合におけるコンダクタンス及びアドミタンスを、有限要素法を用いてシミュレーションを行った。シミュレーションのパラメータとしてΔλ及びGを導入する。Δλは数1、Gは数2で表される。
【数1】
【数2】
Δλ=0%とはλ
IDT=λ
refを意味し、Δλ<0はλ
IDT>λ
refを意味する。G=0は距離D1=0.25(λ
IDT+λ
ref)を意味し、G<0は距離D1が0.25(λ
IDT+λ
ref)より小さくなることを意味する。
【0033】
シミュレーションに用いたSAW共振器R1の設計は以下の通りである。これらのパラメータは
図6(b)及び
図7において後述するシミュレーションにも共通である。
圧電体10:42°Y−XカットLiTaO
3
IDT12及び反射器14の材料及び厚さ:Al、185.5nm
IDT12の電極指対数:92対
1つの反射器14の電極指本数:30本
λ
IDT:2.153μm
開口長:39.6μm
IDT12及び反射器14における電極指のデューティ比:53%
デューティ比とは、1周期中に占める電極幅の割合のことである。開口長とは対向する電極指の交叉する長さである。
【0034】
まず周期を変更した例について説明する。
図6(a)はコンダクタンス及びアドミタンスの計算結果を示すグラフである。細い破線はΔλ=0%、細い点線は1%、実線は2%、一点鎖線は−1%、太い破線は−2%、太い点線は−3%、各場合における計算結果を表す。
【0035】
図6(a)に示すように、Δλが小さいほど通過帯域におけるコンダクタンスは小さくなる。特に高周波数側においてコンダクタンスが大幅に低減する。ただし、共振周波数より高い周波数に副共振が発生する。副共振とは、λ
IDTとλ
refとが異なることに起因して発生する共振である。副共振点近傍においてコンダクタンスは大きくなる。例えばΔλ=−3%の例において、副共振点は通過帯域内に位置する。従って通過帯域の低周波数側でコンダクタンスが大きくなる。通過帯域において低損失を実現するためには、副共振点を通過帯域から離すことが好ましい。例えばΔλ=−1%であることにより、コンダクタンスを低減させ、かつ副共振点を通過帯域から離すことができる。Δλは、例えば−0.8%未満、−0.5%未満、−0.25%未満、及び−0.1%未満などのように−1%以上0未満としてもよい。
【0036】
次に距離D1を変更した例について説明する。
図6(b)はコンダクタンス及びアドミタンスの計算結果を示すグラフである。太い実線はG=0、細い破線は0.05λ
IDT、細い点線は0.1λ
IDT、細い実線は0.15λ
IDT、一点鎖線は−0.05λ
IDT、太い破線は−0.1λ
IDT、太い点線は−0.15λ
IDT、各場合における計算結果を表す。λ
IDT=λ
ref=2.153μmである。
【0037】
図6(b)に示すように、Gが小さいほど通過帯域におけるコンダクタンスは小さくなる。ただし、距離D1が変わることに起因して、副共振が発生する。例えばG=−0.15λ
IDTの例において副共振点は通過帯域近傍に位置する。従って通過帯域の低周波数側でコンダクタンスが大きくなる。例えばG=−0.05λ
IDTであることにより、コンダクタンスを低減させ、かつ副共振点を通過帯域から離すことができる。Gは、例えば−0.04λ
IDT、−0.03λ
IDT、−0.02λ
IDT、及び−0.01λ
IDTなどのように、−0.5λ以上0未満の値でもよい。例えばGを−0.0125λ
IDT以下とすることで、距離D1を0.24375(λ
IDT+λ
ref)以下とすることができる。このように距離D1を微小に変化させても、コンダクタンスの低減は可能である。
【0038】
周期と距離D1との両方を変化させた例について説明する。Δλ<0かつG<0とし、コンダクタンスのシミュレーションを行った。
図6(a)及び
図6(b)に示すように、パラメータ(Δλ及びG)を変化させることで、反共振周波数f
aがシフトする。パラメータ変更時の反共振周波数f
aを、パラメータ未変更時(Δλ=0、G=0)の反共振周波数f
aと一致させるような補正を行った。
【0039】
図7はコンダクタンスの計算結果を示すグラフである。横軸は補正後における副共振点の周波数(副共振周波数)である。縦軸は、補正後の1910MHzにおけるコンダクタンスである。白抜きの丸はΔλ<0かつG=0の例、黒塗りの丸はΔλ=0かつG<0の例を示す。四角はΔλ=−3%かつG<0の例、三角はΔλ=−2%かつG<0の例、X印はΔλ=−1%かつG<0の例を示す。白丸の近傍にはΔλの値を記載した。他の点の近傍にはGの値を記載した。点線は1835MHzを示す。
【0040】
図7の白丸と黒丸とを比較すると、Δλ<0のみの例より、G<0のみの例の方がよりコンダクタンスを小さくすることができる。Δλ=−1〜−3%いずれの例でも、G=−0.15λ
IDTとすることでコンダクタンスをより小さくすることができる。このように、Δλ<0とG<0との相乗効果により、コンダクタンスをより低減することができる。
【0041】
副共振によるコンダクタンスの増加を抑制するためには、副共振周波数を1835MHz以下にすることが好ましい。従って
図7の例においては、Δλ=−1%かつG=−0.05λ
IDT、又はΔλ=0かつG=−0.01λ
IDTとすることが好ましい。なお通過帯域に応じて、Δλ及びGを適宜変更すればよい。次に実施例1について説明する。
【実施例1】
【0042】
ラダー型フィルタへの適用例について説明する。
図8は実施例1に係るラダー型フィルタ100を例示する回路図である。
【0043】
図8に示すように、入力端子Inと出力端子Outとの間に直列共振器S1〜S4が接続されている。並列共振器P1はIn〜S1間ノード、並列共振器P2はS1〜S2間ノード、並列共振器P3はS2〜S3間ノード、並列共振器P4はS3〜S4間ノードに接続されている。
【0044】
シミュレーションを行い、並列共振器P1〜P4のコンダクタンスが最小になるパラメータ(Δλ及びG)を求めた。比較例1は最適化前の例である。表1は比較例1及び実施例1における並列共振器P1〜P4のパラメータを示す表である。
【表1】
【0045】
図9(a)は並列共振器P1、
図9(b)は並列共振器P2、
図10(a)は並列共振器P3、
図10(b)は並列共振器P4、それぞれのコンダクタンス及びアドミタンスの計算結果を示すグラフである。各図において、破線は比較例1、実線は実施例1、それぞれにおける計算結果を表す。点線はラダー型フィルタ100の周波数特性を表す。
【0046】
図9(a)から
図10(b)に示すように、比較例1と比較して、実施例1によれば、通過帯域におけるコンダクタンスを低減することができる。特に高周波数側においてコンダクタンスは大きく低減されている。
図10(a)及び
図10(b)に示すように、通過帯域の下端付近では実施例1のコンダクタンスが比較例1よりわずかに大きい。後述するように、コンダクタンスのわずかな増加による挿入損失の悪化はほとんど生じない。
【0047】
図11(a)はラダー型フィルタ100の周波数特性の計算結果を示すグラフである。
図11(b)は通過帯域の拡大図である。横軸は周波数、縦軸は挿入損失を表す。破線は比較例1、実線は実施例1、それぞれにおける計算結果を表す。
図11(a)及び
図11(b)に示すように、実施例1における挿入損失は低減されている。特に通過帯域の上端近傍において、挿入損失が0.3dB程度低減する。また通過帯域外における抑圧度は実施例1においても高く維持され、通過帯域より低周波数側では比較例1より高い抑圧度を示す。このように低損失と高抑圧とを両立することができる。
【0048】
IDT12の対数が無限大であれば、ストップバンド内においてSH(Shear horizontal)バルク波が互いに相殺され、SHバルク波の放射は抑制される。しかし、対数が有限の場合、IDT12の端部でSHバルク波が相殺されず、放射される。放射に起因して損失が発生する。実施例1によれば、Δλ<0又はG<0とすることで反射器14による反射波の位相を変化させることができる。従ってIDT12と反射器14との間においてSHバルク波を相殺し、放射を抑制することができる。この結果、放射に起因する損失を低減することが可能となる。ラダー型フィルタ100の段数は変更可能である。また複数の並列共振器が設けられている場合、少なくとも1つの並列共振器においてΔλ<0又は/及びG<0であればよい。
【0049】
電極指の幅を変更する例について説明する。
図12(a)から
図12(d)は電極指13a及び15aの幅を変更したIDT12及び反射器14を例示する図である。各例において距離D1は一定であり、G=−0.075λ
IDTである。図の理解のため、IDT12及び反射器14は輪郭のみ記載した。
【0050】
図12(a)の例においては、電極指13aの幅W1は、IDT12の電極指13a以外の電極指13bの幅W2と等しい。電極指15aの幅W3は、反射器14の電極指15a以外の電極指15bの幅W4と等しい。各電極指のデューティ比は例えば53%である。距離D1が小さくなると、電極指13aの端部と電極指15aの端部との距離D2も小さくなる。この結果、IDT12及び反射器14の製造が難しくなる。IDT12及び反射器14はフォトリソグラフィ技術により形成される。距離D2が小さいと、露光が困難となり、IDT12と反射器14との間に金属層が残存することがある。
【0051】
図12(b)の例においては、電極指13aの幅W1が電極指13bの幅W2より小さい。このように、電極指13aを電極指13bより細くすることで、距離D1を小さくしても、距離D2を小さくしなくてよい。従って、IDT12及び反射器14を形成することができる。例えば電極指13aのデューティ比を6%小さくして47%とする。これにより幅W1が小さくなる。
【0052】
図12(c)の例のように、電極指15aの幅W3を、電極指15bの幅W4より小さくしてもよい。このとき電極指15aのデューティ比は例えば47%である。
図12(d)の例のように、電極指13aを電極指13bより細くし、かつ電極指15aを電極指15bより細くしてもよい。例えば電極指13a及び15aそれぞれのデューティ比を3%小さくし、50%とする。なお、図示しているのはIDT12の右側のみであるが、IDT12の左側においても同様の構成とする。
【0053】
図13(a)はコンダクタンス及びアドミタンスの計算結果を示すグラフである。
図13(b)は通過帯域の拡大図であり、
図13(a)の楕円で囲んだ領域を表す。太い実線は周波数特性を表す。細い実線はW1=W2かつW3=W4(
図12(a))、点線はW1<W2(
図12(b))、破線はW3<W4(
図12(c))、一点鎖線はW1<W2かつW3<W4(
図12(d))、各例における計算結果を表す。
【0054】
図13(a)及び
図13(b)に示すように、W1=W2かつW3=W4の例が最も大きくコンダクタンスを低減できる。W1<W2かつW3<W4の例、W3<W4の例、及びW1<W2の例、の順にコンダクタンスを低減することができる。なお4つの例の間のコンダクタンスの差はわずかであるため、挿入損失に大きな差は生じない。実施例1において、電極指13a及び15aの幅を変更してもよい。次に実施例2について説明する。
【実施例2】
【0055】
実施例2はフィルタチップの例である。
図14(a)は実施例2に係るラダー型フィルタ200を例示する回路図である。
図14(b)はフィルタチップ20の実装例を示す斜視図である。
【0056】
図14(a)に示すように、直列共振器S1は共振器S1a及びS1bを含む。直列共振器S2は共振器S2a及びS2bを含む。直列共振器S3は共振器S3a及びS3bを含む。直列共振器S4は共振器S4a、S4b及びS4cを含む。並列共振器P1は共振器P1a及びP1bを含み、インダクタL1を介してグランドに接続されている。並列共振器P2及びP3の一端は共通してインダクタL2の一端に接続されている。並列共振器P4の一端はインダクタL3の一端に接続されている。インダクタL2及びL3は、共通してインダクタL4に接続され、インダクタL4を介してグランドに接続されている。
【0057】
図14(b)に示すフィルタチップ20はラダー型フィルタ200を含む。フィルタチップ20は、例えば金(Au)などの金属により形成されたバンプ(不図示)によりパッケージ22にフリップチップボンディングされる。パッケージ22は、例えばセラミックなどの絶縁体を積層した多層基板である。例えば樹脂又は金属などによりフィルタチップ20を封止してもよい。
【0058】
図15はフィルタチップ20を例示する平面図であり、パッケージ22と対向する面である下面を図示している。図中の白丸は、フリップチップボンディングのためのバンプが接続される箇所を示す。
図15に示すように、圧電基板10a上に直列共振器S1〜S4及び並列共振器P1〜P4が設けられている。圧電基板10aは、例えば圧電単結晶基板である。各共振器はSAW共振器である。共振器S1aは入力端子In1に接続され、共振器S4cは出力端子Out1に接続されている。並列共振器P1の共振器P1aは端子24に接続されている。並列共振器P2及びP3は端子26に接続されている。並列共振器P4は端子28に接続されている。
【0059】
パッケージ22は、ダイアタッチ層である第1層22a、中間層である第2層22b、及びフットパッド層である第3層22bを含む。各層間はビア配線により接続されている。各層に設けられた配線及びビア配線は例えば銅(Cu)などの金属により形成されている。
【0060】
図16(a)はパッケージ22の第1層22aを例示する平面図である。破線はフィルタチップ20が実装される位置を表す。第1層22aの入力端子In2は、フィルタチップ20の入力端子In1と接続され、さらに配線30aを介してビア配線32aと接続される。出力端子Out2は出力端子Out1と接続され、配線30bを介してビア配線32bと接続される。グランド端子GND1は端子24と接続され、配線30cを介してビア配線32cと接続される。グランド端子GND2は端子26と接続され、グランド端子GND3は端子28と接続される。グランド端子GND2及びGND3は、配線30dを介してビア配線32dと接続される。ビア配線32a〜32dは第1層22aを厚さ方向に貫通する。
【0061】
図16(b)はパッケージ22の第2層22bを例示する平面図である。第1層22aのビア配線32aは、第2層22bの配線30eを介してビア配線32eに接続されている。ビア配線32bは配線30fを介してビア配線32fに接続されている。ビア配線32cは配線30gを介してビア配線32gに接続されている。ビア配線32dは配線30hを介してビア配線32hに接続されている。
【0062】
図16(c)はパッケージ22の第3層22cを透視した平面図である。第2層22bのビア配線32eは入力端子In4に接続されている。ビア配線32fは出力端子Out4に接続されている。ビア配線32gはグランド端子GND4に接続されている。ビア配線32hはグランド端子GND5に接続されている。配線30c、30g、ビア配線32c及び32gはインダクタL1の生成に寄与する。配線30d、30h、ビア配線32d及び32hはインダクタL2〜L4の生成に寄与する。
【0063】
並列共振器P1〜P4のコンダクタンスが最小になるパラメータ(Δλ及びG)を求めた。比較例1は最適化前の例である。表2は比較例1及び実施例1における並列共振器P1〜P4のパラメータを示す表である。デューティ比1は電極指13a、デューティ比2は電極指15a、それぞれのデューティ比である。
【表2】
表2のパラメータを用いてラダー型フィルタ200を設計し、比較例2と実施例2とにおいて周波数特性を比較した。表2に示した以外のパラメータは、
図6(a)のシミュレーションにおいて説明したパラメータと同じである。
【0064】
図17(a)はラダー型フィルタ200の周波数特性の計算結果を示すグラフである。
図17(b)は通過帯域の拡大図である。
図17(a)及び
図17(b)に示すように、比較例2と比べ、実施例2における挿入損失は低減されている。特に通過帯域の上端近傍において、挿入損失が0.3dB程度低減する。また通過帯域外において、実施例2は比較例2と同程度の抑圧度を示す。
【0065】
上述のように、Δλ<0又は/及びG<0とすることで、IDT12と反射器14との間のSHバルク波を相殺し、放射を抑制することができる。従って、上記の構造はIDTを備える共振器に適用可能である。例えば、直列共振器においてG<0とすることもできる。
図18は直列共振器のコンダクタンス及びアドミタンスの計算結果を示すグラフである。
【0066】
図18に示すように、副共振が通過帯域内に位置するため、副共振に起因するスプリアス応答が通過帯域内に発生する。この結果、通過帯域において平坦な周波数特性が得られない。また計算結果の図示はしないが、Δλ<0とした場合でも、同様に副共振が通過帯域内に位置する。従って、直列共振器においてΔλ<0又は/及びG<0とすることは好ましくない。
【0067】
またΔλ<0又は/及びG<0の構造を、ダブルモードフィルタ(DMS:Double Mode SAW Filter)への適用することも好ましくない。
図19(a)はDMSフィルタF2を例示する平面図である。
【0068】
図19(a)に示すように、入力用のIDT12aの両側に出力用のIDT12bが設けられている。IDT12aは入力端子Inと接続され、IDT12bは出力端子Outと接続されている。一般的にDMSにおいては、Δλ>0(λ
IDT<λ
ref)、かつG=0(D1=0.25(λ
IDT+λ
ref))である。DMSフィルタF2においてΔλ<0とすると、反射器14のストップバンドが、通過帯域よりも高くなる。このため、通過帯域の下端側において挿入損失が大幅に増大する。またG<0の場合、IDT12b〜反射器14間、及びIDT12c〜反射器14間におけるグレーティング周期の連続性が損なわれる。グレーティング周期の不連続に起因して、挿入損失が増加する。従って、Δλ<0又は/及びG<0の構造を、DMSフィルタF2に適用しないことが好ましい。
【0069】
ただし、DMSフィルタF2と並列共振器Pとを組み合わせた弾性波フィルタにおいて、Δλ<0又は/及びG<0とすることは有効である。
図19(b)は弾性波フィルタF3を例示する回路図である。
【0070】
図19(b)に示すように、In〜Out間に直列共振器SとDMSフィルタF2とが直列に接続されている。DMSフィルタF2と出力端子Out間のノードに並列共振器Pが接続されている。並列共振器PにおいてΔλ<0又は/及びG<0とすることにより、弾性波フィルタF3の挿入損失を低減することができる。なお、DMSフィルタF2以外の多重モードフィルタを用いてもよい。直列共振器Sは設けなくてもよい。また例えばラダー型フィルタにDMSフィルタF2を直列に接続した弾性波フィルタに上記構造を適用してもよい。このように、少なくとも並列共振器Pを含む弾性波フィルタにおいてΔλ<0又は/及びG<0とすればよい。
【0071】
SAW共振器以外の共振器への適用例について説明する。
図20(a)はラブ波共振器R2を例示する断面図である。
図20(b)は弾性境界波共振器R3を例示する断面図である。既述した構成と同じ構成については、説明を省略する。
【0072】
図20(a)に示すように、IDT12及び反射器14を覆うように、圧電体10上に誘電体層16が設けられている。誘電体層16は例えば酸化シリコン(SiO
2)により形成されている。
図20(b)に示すように、誘電体層16上に誘電体層18が設けられている。誘電体層18は例えば酸化アルミニウム(Al
2O
3)により形成されている。誘電体層16における音速は誘電体層18における音速より遅い。従って、弾性波を誘電体層16に閉じ込めることができる。例えば共振器R2及びR3を並列共振器として用い、Δλ<0又は/及びG<0とすることができる。
【実施例3】
【0073】
実施例3はデュプレクサの例である。
図21は実施例3に係るデュプレクサ300を例示するブロック図である。
【0074】
図21に示すように、デュプレクサ300は送信フィルタF4及び受信フィルタF5を備える。送信フィルタF4は送信端子Txに接続されている。受信フィルタF5は受信端子Rx1及びRx2に接続されている。受信端子Rx1及びRx2は平衡端子である。送信フィルタF4及び受信フィルタF5は共通してアンテナAntに接続されている。インダクタL5の一端は、アンテナAntに接続され、他端は接地されている。
【0075】
送信フィルタF4及び受信フィルタF5の少なくとも一方が、ラダー型フィルタを含む。当該ラダー型フィルタは、例えば実施例1及び2のように最適化された構造を有するか、Δλ<0及びG<0の少なくとも一方の構造を有する。これにより、デュプレクサ300の挿入損失を低減することができる。また通過帯域外では高い抑圧度を得ることができる。
【実施例4】
【0076】
実施例4はモジュールの例である。
図22は実施例4に係るモジュール400を例示するブロック図である。
【0077】
図22に示すように、モジュール400は、アンテナAnt、スイッチ40、IC(Integrated Circuit:集積回路)42、ローパスフィルタ(Low Pass Filter:LPF)44a及び44b、パワーアンプ(Power Amplifier:PA)46a〜46j、デュプレクサ48、50、52、54、56、58、60、62及び64を含む。
【0078】
IC42は、複数のローノイズアンプ(Low Noise Amplifier:LNA)42a〜42iを含む。IC42は、信号の周波数の変換を行うダイレクトコンバータとして機能する。デュプレクサ50は送信フィルタ50aと受信フィルタ50bとを含む。他のデュプレクサも、デュプレクサ50と同様に送信フィルタ及び受信フィルタを含む。
【0079】
パワーアンプ(PA)46aはIC42とLPF44aとの間に接続されている。PA46bはIC42とLPF44bとの間に接続されている。デュプレクサ48はLNA42aと接続されている。デュプレクサ50の送信フィルタ50aはPA46cと接続され、受信フィルタ50bはLNA42bと接続されている。他のデュプレクサ、PA及びLNAも同様に接続されている。スイッチ40は、通信方式に応じてLPF54a及び44b、並びに各デュプレクサのうちのいずれかを選択し、アンテナAntと接続する。
【0080】
モジュール400に含まれる複数のフィルタのうち少なくとも1つはラダー型フィルタであり、例えば実施例1及び2のように最適化された構造を有するか、Δλ<0及びG<0の少なくとも一方の構造を有する。これにより、モジュール400の挿入損失を低減することができる。また通過帯域外では高い抑圧度を得ることができる。
【0081】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。