知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6014322
(24)【登録日】2016年9月30日
(45)【発行日】2016年10月25日
(54)【発明の名称】炭化珪素半導体装置の製造方法
(51)【国際特許分類】
H01L 29/47 20060101AFI20161011BHJP
H01L 29/872 20060101ALI20161011BHJP
H01L 21/329 20060101ALI20161011BHJP
H01L 21/28 20060101ALI20161011BHJP
H01L 29/861 20060101ALI20161011BHJP
H01L 29/868 20060101ALI20161011BHJP
【ＦＩ】
H01L29/48 D
H01L29/48 P
H01L21/28 E
H01L29/91 K
【請求項の数】5
【全頁数】14
(21)【出願番号】特願2011-266855(P2011-266855)
(22)【出願日】2011年12月6日
(65)【公開番号】特開2013-120776(P2013-120776A)
(43)【公開日】2013年6月17日
【審査請求日】2014年9月18日
(73)【特許権者】
【識別番号】000002004
【氏名又は名称】昭和電工株式会社
(74)【代理人】
【識別番号】100064908
【弁理士】
【氏名又は名称】志賀 正武
(74)【代理人】
【識別番号】100094400
【弁理士】
【氏名又は名称】鈴木 三義
(74)【代理人】
【識別番号】100107836
【弁理士】
【氏名又は名称】西 和哉
(74)【代理人】
【識別番号】100163496
【弁理士】
【氏名又は名称】荒 則彦
(74)【代理人】
【識別番号】100146879
【弁理士】
【氏名又は名称】三國 修
(72)【発明者】
【氏名】鈴木 賢二
(72)【発明者】
【氏名】松瀬 朗浩
【審査官】
棚田 一也
(56)【参考文献】
【文献】
特開昭６３−２２０５７５（ＪＰ，Ａ）
【文献】
特開２０１１−２３３６１４（ＪＰ，Ａ）
【文献】
特開２０１０−１６５８３８（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２９／４７
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２１／３２９
Ｈ０１Ｌ ２９／８６１
Ｈ０１Ｌ ２９／８６８
Ｈ０１Ｌ ２９／８７２
(57)【特許請求の範囲】
【請求項1】
炭化珪素基板と、
前記炭化珪素基板の面上に形成されたｎ型炭化珪素エピタキシャル層と、
前記ｎ型炭化珪素エピタキシャル層の表層に形成されたｐ型不純物拡散領域と、
前記ｐ型不純物拡散領域の面上に形成されたｐ型オーミック電極と、
前記ｐ型不純物拡散領域及び前記ｐ型オーミック電極を覆うように前記ｎ型炭化珪素エピタキシャル層の面上に形成されたショットキー電極とを備える炭化珪素半導体装置の製造方法であって、
前記ｐ型オーミック電極を形成する際に、前記ｎ型炭化珪素エピタキシャル層の前記ｐ型不純物拡散領域が形成された面上を覆う酸化膜を形成する工程と、
前記酸化膜が形成された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記ｐ型不純物拡散領域が形成された位置に開口部を有する第１のレジストパターンを形成する工程と、
前記第１のレジストパターンの開口部から露出した部分の酸化膜をウェットエッチングにより除去することによって、この酸化膜に前記ｐ型不純物拡散領域を露出させる孔部を形成する工程と、
前記第１のレジストパターンを除去する工程と、
前記第１のレジストパターンが除去された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記酸化膜の孔部が形成された位置に開口部を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンが形成された面上を覆う電極膜を形成した後、前記第２のレジストパターンを、この上に形成された電極膜と共に除去することによって、前記孔部の内側に形成された電極膜と前記酸化膜との間に隙間を有するｐ型オーミック電極を形成する工程と、
前記ｐ型オーミック電極と前記酸化膜の間に隙間を確保した状態で、前記ｐ型オーミック電極に対して熱処理を施す工程と、
前記酸化膜を除去する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
前記炭化珪素基板の面上に形成されたｎ型炭化珪素エピタキシャル層と、
前記ｎ型炭化珪素エピタキシャル層の表層に形成されたｐ型不純物拡散領域と、
前記ｐ型不純物拡散領域の面上に形成されたｐ型オーミック電極と、
前記ｐ型不純物拡散領域及び前記ｐ型オーミック電極を覆うように前記ｎ型炭化珪素エピタキシャル層の面上に形成されたショットキー電極とを備える炭化珪素半導体装置の製造方法であって、
前記ｐ型オーミック電極を形成する際に、前記ｎ型炭化珪素エピタキシャル層の前記ｐ型不純物拡散領域が形成された面上を覆う酸化膜を形成する工程と、
前記酸化膜が形成された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記ｐ型不純物拡散領域が形成された位置に開口部を有する第１のレジストパターンを形成する工程と、
前記第１のレジストパターンの開口部から露出した部分の酸化膜をウェットエッチングにより除去することによって、この酸化膜に前記ｐ型不純物拡散領域を露出させる孔部を形成する工程と、
前記第１のレジストパターンを除去する工程と、
前記第１のレジストパターンが除去された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記酸化膜の孔部が形成された位置に開口部を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンが形成された面上を覆う電極膜を形成した後、前記第２のレジストパターンを、この上に形成された電極膜と共に除去することによって、前記孔部の内側に形成された電極膜と前記酸化膜との間に隙間を有するｐ型オーミック電極を形成する工程と、
前記ｐ型オーミック電極と前記酸化膜の間に隙間を確保した状態で、前記ｐ型オーミック電極に対して熱処理を施す工程と、
前記酸化膜を除去する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項2】
前記第１のレジストパターンには、前記ｐ型オーミック電極の外形よりも大きい開口部を形成し、
前記第２のレジストパターンには、前記第１のレジストパターンの開口部よりも小さい開口部を形成し、且つ、この開口部を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
前記第２のレジストパターンには、前記第１のレジストパターンの開口部よりも小さい開口部を形成し、且つ、この開口部を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記酸化膜に形成される孔部が前記第１のレジストパターンの開口部よりも大きくなるまでウェットエッチングを行うことを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記電極膜と前記酸化膜との間に形成される隙間を１．５〜２μｍの範囲とすることを特徴とする請求項１〜３の何れか一項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記酸化膜として、ＳｉＯ２を用い、前記電極膜として、Ｔｉ−Ａｌを用いることを特徴とする請求項１〜４の何れか一項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【0002】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなどの優れた特性を有することから、例えば、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子などへの応用が期待されている。
【0003】
このようなＳｉＣデバイスの製造には、通常、ＳｉＣエピタキシャルウェハが用いられる。このＳｉＣエピタキシャルウェハは、昇華再結晶法等を用いて作製されたＳｉＣ単結晶基板（ウェハ）の面上に、ＳｉＣ半導体デバイスの活性領域となるＳｉＣ単結晶薄膜（エピタキシャル層）をエピタキシャル成長させることで作製される。
【0004】
また、ＳｉＣエピタキシャルウェハは、ショットキーバリアダイオード（ＳＢＤ）への応用も期待されている（例えば、特許文献１，２を参照）。このショットキーバリアダイオードは、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。このような課題に対しては、ＭＰＳ（Merged P-i-N Schottky）と呼ばれる素子構造が提案されている（例えば、非特許文献１を参照）。
【0005】
ＭＰＳ構造は、ＳｉＣ基板の面上にｎ型ＳｉＣエピタキシャル層と、このｎ型ＳｉＣエピタキシャル層の表層にｐ型不純物を注入することによって、ｐ型不純物拡散領域とを形成することで、ｎ型半導体領域とｐ型半導体領域とを並列に配置し、大電流が流れたときにｐ型半導体領域から少数キャリアである正孔の注入が起こるようにしたものである。このようなＭＰＳ構造とすることで、上述したサージ耐量を向上させることが可能である。
【0006】
また、ＭＰＳ構造では、ショットキーダイオードとｐｎ型ダイオードとが交互に配置されるため、ｎ型ＳｉＣエピタキシャル層にショットキー電極を接続し、且つ、ｐ型不純物拡散領域にｐ型オーミック電極を接続する必要がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開平５−７５０９９号公報
【特許文献2】特開２００９−９４４３３号公報
【非特許文献】
【0008】
【非特許文献1】ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．ＥＤＬ８ Ｎｏ．９ １９８７，Ｐ４０７〜４０９
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、上述したＭＰＳ構造を有するショットキーバリアダイオードでは、ｐ型不純物拡散領域の面上にｐ型オーミック電極を形成した際に、ｎ型ＳｉＣエピタキシャル層のｐ型不純物拡散領域が形成された面上を保護する酸化膜と、ｐ型オーミック電極を形成する電極膜とが熱処理時に接触して反応してしまう、いわゆる染み出し現象の発生によりデバイス性能を悪化させることがあった。
【0010】
ここで、上記ｐ型オーミック電極を形成する際の染み出し現象の発生について図１９〜図２４を参照しながら説明する。従来のｐ型オーミック電極の形成方法では、先ず、図１９に示すように、ＳｉＣ基板１０１の表面にｎ型ＳｉＣエピタキシャル層１０２をエピタキシャル成長させたＳｉＣエピタキシャルウェハを用意する。
【0011】
そして、ｎ型ＳｉＣエピタキシャル層１０２の表層にｐ型不純物拡散領域１０３を形成した後、ｎ型ＳｉＣエピタキシャル層１０２のｐ型不純物拡散領域１０３が形成された面上を覆うＳｉＯ２膜１０４を形成する。
【0012】
次に、図２０に示すように、ＳｉＯ２膜１０４が形成された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、ｐ型不純物拡散領域１０３が形成された位置に開口部１０５ａを有するレジストパターン１０５を形成する。
【0013】
次に、図２１に示すように、レジストパターン１０５の開口部１０５ａから露出した部分のＳｉＯ２膜１０４をフッ酸を用いたウェットエッチングにより除去する、これにより、ＳｉＯ２膜１０４にｐ型不純物拡散領域１０３を露出させる孔部１０４ａを形成する。このとき、ＳｉＯ２膜１０４に形成される孔部１０４ａがレジストパターン１０５の開口部１０５ａよりも大きくなるまでウェットエッチング（サイドエッチング）を行う。
【0014】
次に、図２２に示すように、レジストパターン１０５が形成された面上を覆うＴｉ膜１０６ａとＡｌ膜１０６ｂとを順に積層した電極膜を形成した後、レジストパターン１０５を、この上に形成された電極膜（Ｔｉ膜１０６ａ及びＡｌ膜１０６ｂ）と共に除去（リフトオフ）する。これにより、図２３に示すように、孔部１０４ａの内側にＴｉ膜１０６ａ及びＡｌ膜１０６ｂからなるｐ型オーミック電極１０６を形成する。
【0015】
次に、図２４に示すように、ｐ型オーミック電極１０６に対して熱処理を施すことによって、このｐ型オーミック電極１０６をＴｉ−Ａｌ合金膜とする。このとき、ｐ型オーミック電極１０６を形成するＴｉ−Ａｌ合金膜がＳｉＯ２膜１０４に接触し、反応することで、染み出し現象が発生する。
【0016】
そして、このような染み出し現象が発生した場合には、ＳｉＯ２膜１０４を除去した後のｐ型オーミック電極１０６の形状が不安定となることで、ショットキーバリアダイオードのデバイス性能を悪化させることになる。
【0017】
本発明は、このような従来の事情に鑑みて提案されたものであり、上述した染み出し現象の発生を防止し、形状安定性に優れたｐ型オーミック電極を形成可能とした炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0018】
本発明は、以下の手段を提供する。（１） 炭化珪素基板と、
前記炭化珪素基板の面上に形成されたｎ型炭化珪素エピタキシャル層と、
前記ｎ型炭化珪素エピタキシャル層の表層に形成されたｐ型不純物拡散領域と、
前記ｐ型不純物拡散領域の面上に形成されたｐ型オーミック電極と、
前記ｐ型不純物拡散領域及び前記ｐ型オーミック電極を覆うように前記ｎ型炭化珪素エピタキシャル層の面上に形成されたショットキー電極とを備える炭化珪素半導体装置の製造方法であって、
前記ｐ型オーミック電極を形成する際に、前記ｎ型炭化珪素エピタキシャル層の前記ｐ型不純物拡散領域が形成された面上を覆う酸化膜を形成する工程と、
前記酸化膜が形成された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記ｐ型不純物拡散領域が形成された位置に開口部を有する第１のレジストパターンを形成する工程と、
前記第１のレジストパターンの開口部から露出した部分の酸化膜をウェットエッチングにより除去することによって、この酸化膜に前記ｐ型不純物拡散領域を露出させる孔部を形成する工程と、
前記第１のレジストパターンを除去する工程と、
前記第１のレジストパターンが除去された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記酸化膜の孔部が形成された位置に開口部を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンが形成された面上を覆う電極膜を形成した後、前記第２のレジストパターンを、この上に形成された電極膜と共に除去することによって、前記孔部の内側に形成された電極膜と前記酸化膜との間に隙間を有するｐ型オーミック電極を形成する工程と、
前記ｐ型オーミック電極に対して熱処理を施す工程と、
前記酸化膜を除去する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
（２） 前記第１のレジストパターンには、前記ｐ型オーミック電極の外形よりも大きい開口部を形成し、
前記第２のレジストパターンには、前記第１のレジストパターンの開口部よりも小さい開口部を形成し、且つ、この開口部を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とすることを特徴とする前項（１）に記載の炭化珪素半導体装置の製造方法。
（３） 前記酸化膜に形成される孔部が前記第１のレジストパターンの開口部よりも大きくなるまでウェットエッチングを行うことを特徴とする前項（１）又は（２）に記載の炭化珪素半導体装置の製造方法。
（４） 前記電極膜と前記酸化膜との間に形成される隙間を１．５〜２μｍの範囲とすることを特徴とする前項（１）〜（３）の何れか一項に記載の炭化珪素半導体装置の製造方法。
（５） 前記酸化膜として、ＳｉＯ２を用い、前記電極膜として、Ｔｉ−Ａｌを用いることを特徴とする前項（１）〜（４）の何れか一項に記載の炭化珪素半導体装置の製造方法。
【発明の効果】
【0019】
以上のように、本発明に係る炭化珪素半導体装置の製造方法では、電極膜と酸化膜との間に、熱処理時に互いの接触を防ぐのに十分な隙間を確保できるため、上述した染み出し現象の発生を防止し、形状安定性に優れたｐ型オーミック電極を形成することが可能である。そして、本発明では、このような製造方法を用いることで、デバイス性能に優れた炭化珪素半導体装置を製造することが可能となる。
【図面の簡単な説明】
【0020】
【図1】炭化珪素半導体装置の一例として示すショットキーバリアダイオードの断面図である。
【図5】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図6】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図7】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図8】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図9】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図10】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図11】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図12】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図13】本発明のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図17】実施例として本発明の形成方法を用いてｐ型オーミック電極を形成した場合の（ａ）は第２のレジストパターン形成後の顕微鏡写真であり、（ｂ）はリフトオフ後の顕微鏡写真であり、（ｃ）は熱処理後の顕微鏡写真である。
【図18】比較例として従来の形成方法を用いてｐ型オーミック電極を形成した場合の熱処理後の顕微鏡写真である。
【図19】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図20】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図21】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図22】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図23】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【図24】従来のｐ型オーミック電極の形成方法を順に説明するための断面図である。
【発明を実施するための形態】
【0021】
以下、本発明を適用した炭化珪素半導体装置の製造方法について、図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【0023】
この図１に示す炭化珪素半導体装置１は、ＭＰＳ構造を有するショットキーバリアダイオード（ＳＢＤ）であり、昇華再結晶法等を用いて作製されたＳｉＣ単結晶基板（ＳｉＣ基板）の表面に、気相成長（ＣＶＤ：Chemical Vapor Deposition）法等を用いてＳｉＣ単結晶薄膜（ＳｉＣエピタキシャル層）３をエピタキシャル成長させたＳｉＣエピタキシャルウェハを用いて作製されたものである。
【0024】
具体的に、この炭化珪素半導体装置１は、ＳｉＣ基板２と、ＳｉＣ基板２の一面（表面）２ａに形成されたｎ型ＳｉＣエピタキシャル層３と、ｎ型Ｓｉエピタキシャル層３の表層に形成された複数のｐ型不純物拡散領域４と、ｐ型不純物拡散領域４の面上に形成された複数のｐ型オーミック電極５と、複数のｐ型不純物拡散領域４及びｐ型オーミック電極５を覆うようにｎ型ＳｉＣエピタキシャル層３の面上に形成されたショットキー電極６と、ショットキー電極６の上に形成された表面パッド電極７と、表面パッド電極７を露出させた状態でＳｉＣ基板２の表面２ａを覆うように形成されたパッシベーション膜８と、ＳｉＣ基板２の他面（裏面）２ｂに形成されたｎ型オーミック電極９と、ｎ型オーミック電極９を覆うように形成された裏面パッド電極１０とを備えて概略構成されている。
【0025】
そして、この炭化珪素半導体装置１は、図示を省略するものの、配線基板の面上に実装された際に、ボンディングワイヤーの一端側が表面パッド電極７に接合され、ボンディングワイヤーの他端側が配線基板の一方の接続端子に接合され、裏面パッド電極１０が配線基板の他方の接続端子にバンプを介して接合される。これにより、ショットキーバリアダイオードの表面パッド電極７と裏面パッド電極１０との間で電圧を印加することが可能となっている。【0026】
ＳｉＣ基板２には、例えば４Ｈ−ＳｉＣ基板を用いることができ、その面方位はＳｉ面を用いても、Ｃ面を用いてもよく、オフ角が設けられていてもよい。また、ＳｉＣ基板２は、高濃度にｎ型不純物がドープされたｎ型半導体基板とされている。
【0027】
ｎ型エピタキシャル層３は、ｎ型不純物が高濃度にドープされた領域（ｎ型不純物拡散領域）を形成している。また、ｎ型エピタキシャル層３の表層には、ストライプ状のｐ型不純物拡散領域４が複数並んで形成されている。これら複数のｐ型不純物拡散領域４は、ｐ型不純物がドープされた領域である。
【0028】
また、Ｐ型不純物拡散領域４は、ｐ型不純物のドープ量（濃度）の違いによって、高濃度ｐ型不純物拡散領域４ａと、この高濃度ｐ型不純物拡散領域４ａを囲繞する低濃度ｐ型不純物拡散領域４ｂとから構成されている。なお、ｐ型不純物拡散領域４は、エピタキシャル成長で形成したものであってもよい。
【0029】
炭化珪素半導体装置１では、これらｎ型ＳｉＣエピタキシャル層３と複数のｐ型不純物拡散領域４との界面にｐｎ接合領域が形成されている。これにより、ショットキーバリアダイオードの整流性を向上させることができる。また、このｐｎ接合領域の間隔を狭くすることで、ショットキーバリアダイオードのリーク電流を小さくすることができる。
【0030】
各ｐ型不純物拡散領域４の面上には、ストライプ状のｐ型オーミック電極５が形成されている。これにより、ｐ型オーミック電極５は、ｐ型不純物拡散領域４と共に複数並ぶことになる。そして、ショットキー電極６は、これら複数のｐ型不純物拡散領域４及びｐ型オーミック電極５を覆った状態で、ｎ型ＳｉＣエピタキシャル層３の面上に形成されている。さらに、このショットキー電極６を覆うように表面パッド電極７が形成されている。
【0031】
炭化珪素半導体装置１では、ｎ型ＳｉＣエピタキシャル層３及び複数のｐ型不純物拡散領域４とショットキー電極６との界面に、金属と半導体との接合によって生じるショットキー障壁が形成されている。これにより、ショットキーバリアダイオードの順方向の電圧降下を低くすると共に、スイッチング速度を速くすることができる。なお、ショットキーバリアダイオードでは、電極全体でショットキー障壁が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
【0032】
（炭化珪素半導体装置の製造方法）次に、上記図１に示す炭化珪素半導体装置１の製造方法について説明する。
なお、図２〜図１６は、上記炭化珪素半導体装置１の製造工程を順に説明するための断面図である。
【0033】
上記炭化珪素半導体装置１を製造する際は、先ず、図２に示すように、昇華再結晶法等を用いて作製されたＳｉＣ基板２の表面２ａに、ＣＶＤ法等を用いてｎ型ＳｉＣエピタキシャル層３をエピタキシャル成長させたＳｉＣエピタキシャルウェハを用意する。
【0034】
次に、図３に示すように、ｎ型ＳｉＣエピタキシャル層３の表層に複数のｐ型不純物拡散領域４を形成する。このｐ型不純物拡散領域４を形成する際は、先ず、ＣＶＤ法によりｎ型ＳｉＣエピタキシャル層３の面上に酸化膜（図示せず。）を形成する。
【0035】
次に、この酸化膜の上にレジストを塗布した後、ステッパーによるレジストパターン（図示せず。）を形成する。ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。その後、酸化膜をドライエッチングして、上記高濃度ｐ型不純物拡散領域４ａに対応した位置に開口部を形成する。
【0036】
次に、開口部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウム（Ａｌ）をｎ型ＳｉＣエピタキシャル層３にイオン注入する。
【0037】
次に、再び酸化膜上にレジストを塗布した後、ステッパーによる低濃度ｐ型不純物領域のためのレジストパターンを形成する。そして、この酸化膜をドライエッチングして低濃度ｐ型不純物拡散領域４ｂに対応した位置に開口部を形成する。
【0038】
次に、開口部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるＡｌをｎ型ＳｉＣエピタキシャル層３にイオン注入する。
【0039】
次に、酸化膜を除去した後、ｎ型ＳｉＣエピタキシャル層３の上に、スパッタ法による炭化膜（例えば、カーボン膜）又は有機膜を炭化させた炭化膜を形成した後、イオン注入を行ったｐ型不純物の活性化を行うため、高温の熱処理（例えば、１８００℃の熱処理）を不活性ガス雰囲気又は真空雰囲気中で行う。その後、炭化膜を除去する。
【0040】
これにより、上記図３に示すように、ｎ型ＳｉＣエピタキシャル層３の表層に、複数の高濃度ｐ型不純物拡散領域４ａと、この高濃度ｐ型不純物拡散領域４ａを囲繞する低濃度ｐ型不純物拡散領域４ｂとから構成されたｐ型不純物拡散領域４を形成することができる。なお、上記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
【0041】
次に、図４に示すように、ｐ型不純物拡散領域４の面上に複数のｐ型オーミック電極５を並べて形成する。このｐ型オーミック電極５を形成する際は、先ず、図５に示すように、前処理として、例えば硫酸＋過酸化水素水、アンモニア＋過酸化水素水、塩酸＋過酸化水素水、希フッ酸等を用いてＳｉＣ基板２をＲＣＡ洗浄する。そして、前処理後に、例えばＣＶＤ方法を用いて、ｎ型ＳｉＣエピタキシャル層３のｐ型不純物拡散領域４が形成された面上を覆うＳｉＯ２膜（酸化膜）１１を形成する。
【0042】
次に、図６に示すように、ＳｉＯ２膜１１が形成された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、ｐ型不純物拡散領域４が形成された位置に開口部１２ａを有する第１のレジストパターン１２を形成する。また、この第１のレジストパターン１２には、ｐ型オーミック電極５の外形よりも大きい開口部１２ａを形成する。なお、本例では、ｐ型オーミック電極５の幅を５μｍとしたときに、幅が８μｍの開口部１２ａを形成した。
【0043】
次に、図７に示すように、第１のレジストパターン１２の開口部１２ａから露出した部分のＳｉＯ２膜を例えばバッファードフッ酸（ＢＨＦ）や希フッ酸（ＨＦ）などのフッ酸系のエッチング液を用いたウェットエッチングにより除去する。これにより、ＳｉＯ２膜１１にｐ型不純物拡散領域４を露出させる孔部１１ａを形成する。このとき、エッチング時間を調整しながら、ＳｉＯ２膜１１に形成される孔部１１ａが第１のレジストパターン１２の開口部１２ａよりも大きくなるまでウェットエッチング（サイドエッチング）を行うことが好ましい。なお、本例では、幅が８〜９μｍの孔部１１ａを形成した。
【0044】
次に、図８に示すように、ＳｉＯ２膜１１の面上に形成された第１のレジストパターン１２を除去する。
【0045】
次に、図９に示すように、第１のレジストパターン１２が除去された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、ＳｉＯ２膜１１の孔部１１ａが形成された位置に開口部１３ａを有する第２のレジストパターン１３を形成する。また、第２のレジストパターン１３には、上記第１のレジストパターン１２の開口部１２よりも小さい開口部１３ａを形成し、且つ、この開口部１３を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とする。
【0046】
次に、図１０に示すように、例えばスパッタ法や蒸着法を用いて、第２のレジストパターン１３が形成された面上を覆うＴｉ膜５ａとＡｌ膜５ｂとを順に積層した電極膜を形成した後、第２のレジストパターン１３を、この上に形成された電極膜（Ｔｉ膜５ａ及びＡｌ膜５ｂ）と共に除去（リフトオフ）する。
【0047】
これにより、図１１に示すように、孔部１１ａの内側に形成された電極膜（Ｔｉ膜５ａ及びＡｌ膜５ｂ）と酸化膜１１との間に隙間ｄを有するｐ型オーミック電極５を形成する。また、この電極膜５ａ，５ｂと酸化膜１１との間に形成される隙間ｄは、１．５〜２μｍの範囲とすることが好ましい。
【0048】
なお、Ｔｉ膜５ａ及びＡｌ膜５ｂの膜厚は、それぞれ１０〜５０００Åであることが好ましく、１００〜１０００Åがより好ましく、５００〜１０００Åが特に好ましい。Ｔｉ膜５ａ及びＡｌ膜５ｂの膜厚が１０Å未満であるとオーミック接合に充分なｐ型オーミック電極５が形成できないために好ましくなく、５０００Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。なお、本例では、膜厚３０ｎｍのＴｉ膜５ａと膜厚８０ｎｍのＡｌ膜５ｂを形成した。
【0049】
次に、図１２に示すように、ｐ型オーミック電極５に対して熱処理を施すことによって、このｐ型オーミック電極５をＴｉ−Ａｌ合金膜とする。このとき、ｐ型オーミック電極５を形成するＴｉ−Ａｌ合金膜（電極膜）とＳｉＯ２膜（酸化膜）１１との間に、熱処理時に互いの接触を防ぐのに十分な隙間ｄを確保することで、上述した染み出し現象の発生を防ぐことが可能である。
【0050】
なお、熱処理には、抵抗加熱式装置（ＲＴＡ装置）等を用い、アルゴン（Ａｒ）雰囲気中で熱処理を行う。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。
【0051】
また、熱処理時間は、１〜５分が好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えるとＳｉＣ基板２との反応が進行し過ぎてしまい、ｐ型オーミック電極５の表面が荒れてしまうために好ましくない。なお、本例では、９００℃で５分の熱処理を行った。また、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。
【0052】
次に、図１３に示すように、ＳｉＯ２膜を除去する。上記図４に示すように、上記ｐ型オーミック電極５が形成される。このｐ型オーミック電極５は、高濃度ｐ型不純物拡散領域４ａに接続されて、ｐ型オーミックコンタクトを形成する。
【0053】
なお、上記ｎ型オーミック電極９については、ｐ型オーミック電極５を形成する前に形成を行っている。具体的には、ＳｉＣ基板２の裏面２ｂに、例えば、スパッタ法又は蒸着法によりニッケル（Ｎｉ）膜（図示せず。）を形成した後、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気又は真空雰囲気中で行うことによって、ｎ型オーミック電極９を形成する。これにより、ｎ型オーミック電極９は、ＳｉＣ基板２の裏面２ｂと接続されて、ｎ型オーミックコンタクトを形成する。
【0054】
次に、図１４に示すように、複数のｐ型オーミック電極５を覆うようにｎ型ＳｉＣエピタキシャル層３の面上にショットキー電極６を形成する。このショットキー電極６を形成する際は、先ず、ｐ型オーミック電極５が形成されたｎ型ＳｉＣエピタキシャル層３の面上に、スパッタ法又は蒸着法によりモリブデン（Ｍｏ）膜（図示せず。）を形成する。
【0055】
次に、このＭｏ膜の面上に、レジストを塗布した後、露光・現像を行うことによって、上記ショットキー電極６に対応した形状のレジストパターン（図示せず。）を形成する。
【0056】
次に、レジストパターンをマスクとして、このマスクで覆われていない部分のＭｏ膜をウェットエッチングにより除去した後、レジストパターンを除去する。これにより、上記ショットキー電極６を形成することができる。
【0057】
次に、ショットキー障壁制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行う。これにより、上記ショットキー電極６が形成される。このショットキー電極６は、ＳｉＣ基板２に接続されて、ショットキーコンタクトを形成する。
【0058】
次に、図１５に示すように、ショットキー電極６の上に表面パッド電極７を形成する。この表面パッド電極７を形成する際は、先ず、ショットキー電極６が形成されたｎ型ＳｉＣエピタキシャル層３の面上に、レジストを塗布した後、露光・現像を行うことによって、上記表面パッド電極７に対応した位置に開口部を有するレジストパターンを形成する。
【0059】
次に、レジストパターンの上に、例えば、スパッタ法又は蒸着法により、ニッケル（Ｎｉ）膜と、チタン（Ｔｉ）膜と、アルミニウム（Ａｌ）膜とを順に積層した電極膜（図示せず。）を形成する。
【0060】
次に、レジストパターンを除去（リフトオフ）することによって、開口部に形成された電極膜のみを残す。これにより、上記表面パッド電極７が形成される。
【0061】
次に、図１６に示すように、表面パッド電極７を形成したｎ型ＳｉＣエピタキシャル層３の面上に、例えば、感光性ポリイミド膜を塗布した後、露光・現像を行うことによって、表面パッド電極７を露出させた状態でＳｉＣ基板２の表面２ａを覆うパッシベーション膜８を形成する。
【0062】
最後に、ＳｉＣ基板２の裏面２ｂに形成されたｎ型オーミック電極９の面上に、例えば、スパッタ法により、Ｎｉ／Ａｇなどからなる２層の金属膜を成膜することによって、裏面パッド電極１０を形成する。これにより、上記図１に示すようなショットキーバリアダイオードが形成される。
【0063】
以上のように、本発明を適用した炭化珪素半導体装置の製造方法では、電極膜と酸化膜との間に、熱処理時に互いの接触を防ぐのに十分な隙間を確保できるため、上述した染み出し現象の発生を防止し、形状安定性に優れたｐ型オーミック電極を形成することが可能である。そして、本発明では、このような製造方法を用いることで、デバイス性能に優れた炭化珪素半導体装置を製造することが可能となる。
【0064】
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【0065】
例えば、本発明は、上記ショットキーバリアダイオードを製造する場合に限定されるものではなく、例えば構成要素にショットキーバリアを含むＦＥＴや集積素子などの炭化珪素半導体装置を製造する場合にも同様に本発明を適用するこことが可能である。
【実施例】
【0066】
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
【0067】
本実施例では、上記図５〜図１３に示す本発明の形成方法を用いてｐ型オーミック電極を形成した場合（実施例）と、上記図１９〜図２４に示す従来の形成方法を用いてｐ型オーミック電極を形成した場合（比較例）との比較を行った。
【0068】
そして、実施例として本発明の形成方法を用いてｐ型オーミック電極を形成した場合の（ａ）第２のレジストパターン形成後の顕微鏡写真と、（ｂ）リフトオフ後の顕微鏡写真と、（ｃ）は熱処理後の顕微鏡写真を図１７に示す。一方、比較例として従来の形成方法を用いてｐ型オーミック電極を形成した場合の熱処理後の顕微鏡写真を図１８に示す。
【0069】
図１７及び図１８に示すように、従来のｐ型オーミック電極の形成方法では、染み出し現象の発生が発生したのに対し、本発明のｐ型オーミック電極の形成方法では、染み出し現象の発生を防止し、形状安定性に優れたｐ型オーミック電極を形成することが可能である。
【符号の説明】
【0070】
１…炭化珪素半導体装置 ２…炭化珪素（ＳｉＣ）基板 ３…ｎ型炭化珪素（ＳｉＣ）エピタキシャル層 ４…ｐ型不純物拡散領域 ５…ｐ型オーミック電極 ５ａ…Ｔｉ膜（電極膜） ５ｂ…Ａｌ膜（電極膜） ６…ショットキー電極 ７…表面パッド電極 ８…パッシベーション膜 ９…裏面オーミック電極 １０…裏面パッド電極 １１…ＳｉＯ２膜（絶縁膜） １１ａ…孔部 １２…第１のレジストパターン １２ａ…開口部 １３…第１のレジストパターン １３ａ…開口部 １４…保護膜