特許 6015813 多層回路モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6015813

(24)【登録日】2016年10月7日

(45)【発行日】2016年10月26日

(54)【発明の名称】多層回路モジュール

(51)【国際特許分類】

   H05K 3/46 20060101AFI20161013BHJP

【ＦＩ】

   H05K3/46 Q

【請求項の数】6

【全頁数】10

(21)【出願番号】特願2015-107549(P2015-107549)

(22)【出願日】2015年5月27日

(62)【分割の表示】特願2011-108308(P2011-108308)の分割

【原出願日】2011年5月13日

(65)【公開番号】特開2015-149514(P2015-149514A)

(43)【公開日】2015年8月20日

【審査請求日】2015年5月27日

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100092071

【弁理士】

【氏名又は名称】西澤 均

(72)【発明者】

【氏名】郷地 直樹

(72)【発明者】

【氏名】佐々木 純

【審査官】 吉澤 秀明

(56)【参考文献】

【文献】 特開２００９−０４９０４６（ＪＰ，Ａ）

【文献】 特開２０１０−２３８９２５（ＪＰ，Ａ）

【文献】 特開２００９−０１６７３２（ＪＰ，Ａ）

【文献】 特開２００１−１６０５０９（ＪＰ，Ａ）

【文献】 特開２００７−３１７９５５（ＪＰ，Ａ）

【文献】 特開２００８−０６０４２６（ＪＰ，Ａ）

【文献】 特開２００６−０１９３４２（ＪＰ，Ａ）

【文献】 特開２００４−３６３５６８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２５／００

Ｈ０１Ｆ １７／００

(57)【特許請求の範囲】

【請求項1】

複数の誘電体層を積層してなるコア基板と、前記コア基板に少なくとも一部が埋設されるような態様で搭載されたＩＣチップと、磁性体基板を素体としてその内部にコイル素子が形成されてなるインダクタ基板と、前記コア基板の表面に搭載されている表面実装部品とを備え、
前記インダクタ基板は、平面視したときに、前記ＩＣチップを覆うような態様で前記コア基板の前記表面に搭載されていること
を特徴とする多層回路モジュール。

【請求項2】

前記ＩＣチップと前記インダクタ基板とを電気的に接続する配線は、平面視したときに、前記インダクタ基板の投影範囲内に収まるように引き回されていることを特徴とする請求項１記載の多層回路モジュール。

【請求項3】

前記ＩＣチップは、前記コア基板の内部に埋設されていることを特徴とする請求項１または２記載の多層回路モジュール。

【請求項4】

前記コア基板を構成する誘電体層は、樹脂からなるものであることを特徴とする請求項１〜３のいずれかに記載の多層回路モジュール。

【請求項5】

前記ＩＣチップは、その入出力端子が設けられた端子面が前記インダクタ基板に対向するような姿勢で配置されていることを特徴とする請求項１〜４のいずれかに記載の多層回路モジュール。

【請求項6】

前記ＩＣチップは、高周波信号を処理する無線通信用ＩＣ回路を備えたものであることを特徴とする請求項１〜５のいずれかに記載の多層回路モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波回路モジュールに関し、詳しくは、コア基板と、コア基板に搭載された高周波信号を取り扱うＩＣチップと、インダクタンス素子とを備えた多層回路モジュールに関する。

【背景技術】

【0002】

近年、移動体通信端末などの電子機器においては、その高機能化、小型化が要求されており、電子機器に内蔵される電子部品にも高機能化、小型化が求められている。このような高機能化、小型化の要求に応えるための電子部品として、各種機能を発揮する電子回路部品を各配線基板に設け、これらの電子回路部品を備えた配線基板を積み重ねて一体化した多層回路モジュールが用いられるに至っている。

【0003】

そして、さらなる高機能化、小型化を目的として、例えば、一つの基板にＩＣチップを内蔵するとともに、このＩＣチップを内蔵した基板に、ＩＣチップの周辺回路となる電子回路部品を搭載した高周波回路モジュールが提案されている（例えば下記の特許文献１〜３参照）。

【0004】

しかし、高周波信号を取り扱うＩＣチップを配線基板に内蔵する場合、ＩＣチップからの輻射ノイズが問題になる。すなわち、ＩＣチップやその周りの配線からノイズが輻射し、この輻射ノイズがその近傍の他の電子回路部品の誤動作や特性劣化などを引き起こすことが懸念される。そして、小型化のためにＩＣチップに対して他の電子回路部品が近接配置される状態になる程、その悪影響が顕著になる。

【0005】

このため、上記従来技術では、配線基板の表面や内層に、ＩＣチップやその周りの配線を覆う平面状の接地電極パターンを形成し、ＩＣチップやその周りの配線からの輻射ノイズをこの接地電極パターンでシールドすることにより、その近傍の他の電子回路部品に悪影響を及ぼさないようにしている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００４−１３４６６９号公報

【特許文献2】特開２００４−０５６１４４号公報

【特許文献3】特開２００６−３０３２０２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上記従来技術の方法では、配線基板の表面や内層にＩＣチップやその周りの配線を覆う接地電極パターンを新たに形成する必要があり、その接地電極パターンを形成するための新たな層を設けることで、配線基板の厚みが大きくなるとともに、ＩＣチップの周辺回路となる電子回路部品として、例えばインダクタやコンデンサを搭載あるいは内蔵させる場合、接地電極パターンとの位置関係によっては、これらの電子回路部品の特性値が変動したり、Ｑ値の劣化が生じたりする懸念があり、それを避けようとすると、部品配置のレイアウトに制約が生じることになる。

【0008】

本発明は、上記の課題を解決するためになされたものであり、従来のようにＩＣチップやその周りの配線を覆う接地電極パターンを新たに形成しなくても、近傍の他の電子回路部品の誤動作や特性劣化などを引き起こすようなＩＣチップからの輻射ノイズを効果的に抑制することが可能な多層回路モジュールを提供することを目的とする。

【課題を解決するための手段】

【0009】

上記の目的を達成するために、本発明（請求項１）の多層回路モジュールは、
複数の誘電体層を積層してなるコア基板と、前記コア基板に少なくとも一部が埋設されるような態様で搭載されたＩＣチップと、磁性体基板を素体としてその内部にコイル素子が形成されてなるインダクタ基板と、前記コア基板の表面に搭載されている表面実装部品とを備え、
前記インダクタ基板は、平面視したときに、前記ＩＣチップを覆うような態様で前記コア基板の前記表面に搭載されていること
を特徴としている。

【0010】

なお、本発明における、ＩＣチップの一部がコア基板に埋設されている態様としては、例えば、コア基板に形成された凹部（キャビティ）内にＩＣチップの主要部が収容され、一部だけが凹部から突出しているような場合などが例示される。一方、ＩＣチップの厚みに比べて上記凹部の深さが十分に深い場合や、ＩＣチップがコア基板の内部に埋設されている場合には、ＩＣチップの全体がコア基板に埋設された態様となる。

【0011】

また、本発明の多層回路モジュールにおいて、前記ＩＣチップと前記インダクタ基板とを電気的に接続する配線は、平面視したときに、前記インダクタ基板の投影範囲内に収まるように引き回されていることが好ましい。

【0012】

また、前記ＩＣチップは、前記コア基板の内部に埋設されていることが好ましい。

【0013】

また、前記コア基板を構成する誘電体層は、樹脂からなるものであることが好ましい。

【0014】

また、前記ＩＣチップは、その入出力端子が設けられた端子面が前記インダクタ基板に対向するような姿勢で配置されていることが好ましい。

【0015】

また、前記ＩＣチップは、高周波信号を処理する無線通信用ＩＣ回路を備えたものが好ましい。

【発明の効果】

【0016】

本発明（請求項１）の高周波回路モジュールにおいては、コア基板に少なくとも一部が埋設されるような態様でＩＣチップが搭載されているとともに、インダクタ基板が、平面視したときに、ＩＣチップを覆うような態様で、コア基板の表面に搭載されているので、ＩＣチップが埋設されている分だけ低背化、小型化を図ることが可能になるとともに、インダクタ基板は、インダクタとしての機能とノイズ吸収材としての機能の両方を果たすため、従来のようにＩＣチップやその周りの配線を覆う接地電極パターンを別途形成することを必要とせずに、ＩＣチップからの輻射ノイズによる、近傍の電子回路部品の誤動作や特性劣化などの発生を防止することができる。

【0017】

その結果、小型で薄型、かつ低ノイズの多層回路モジュールを実現することが可能になる。
なお、本発明においては、インダクタ基板は、平面視したときにＩＣチップの全面を覆うような態様でコア基板に搭載されていることが望ましいが、ＩＣチップの主要部を覆うように配設されていれば、輻射ノイズの吸収に有意な効果を奏する。

【0018】

また、請求項２記載の発明のように、ＩＣチップとインダクタ基板とを電気的に接続する配線を、平面視したときにインダクタ基板の投影範囲内に収まるように引き回すことにより、ＩＣチップの周りの配線からの輻射ノイズもインダクタ基板により、効率よく吸収されるため、輻射ノイズがその近傍の電子回路部品に及ぼす悪影響をさらに有効に抑制することができる。

【0019】

また、請求項３記載の発明のように、ＩＣチップがコア基板の内部に埋設されている場合には、ＩＣチップが完全にコア基板内に収容されるため、耐候性を向上させて信頼性を高めることが可能になるとともに、インダクタ基板をコア基板の表面に搭載するスペースを容易に確保することが可能になり、一層の小型、薄型化を図ることが可能になる。

【0020】

また、請求項４記載の発明のように、コア基板を構成する誘電体層が樹脂からなるものである場合、ＩＣチップがコア基板の内部に埋設された構造を容易に実現することが可能になり、本発明をより実効あらしめることができる。なお、誘電体層として、熱可塑性樹脂からなる誘電体層を用い、それらを積層して多層基板とした場合、積層時に加熱することでＩＣチップとのクリアランスを埋めるように流動するため、小型化を図る上で好ましい特性を得ることができる。

【0021】

また、請求項５記載の発明のように、ＩＣチップの入出力端子が設けられた端子面がインダクタ基板に対向するような態様で配置されている場合には、ＩＣチップとインダクタ基板との距離が短くなり、ＩＣチップやその周りの配線から輻射されるノイズをインダクタ基板によって一層有効に吸収することが可能になる。

【0022】

また、請求項６記載の発明のように、ＩＣチップが高周波信号を処理する無線通信用ＩＣ回路を備えたものである場合には、当該ＩＣチップからの輻射ノイズも多くなるが、この輻射のイズがインダクタ基板によって効率よく吸収されることから、ノイズ抑制を図る上で一層有意義である。

【図面の簡単な説明】

【0023】

【図1A】本発明の一実施例（実施例１）にかかる多層回路モジュールの機能ブロック図である。

【図1B】本発明の一実施例（実施例１）にかかる多層回路モジュールの回路構成図である。

【図2】本発明の実施例にかかる多層回路モジュールの全体を示す斜視図である。

【図3】図２のＸ−Ｘ線に沿う断面図である。

【図4】本発明の実施例にかかる多層回路モジュールを構成するインダクタ基板の分解斜視図である。

【図5】同インダクタ基板内に設けられるコイル素子の等価回路図である。

【図6】本発明の実施例にかかる多層回路モジュールの変形例を示す断面図である。

【発明を実施するための形態】

【0024】

以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。

【実施例1】

【0025】

図１Ａは本発明の一実施例（実施例１）にかかる多層回路モジュールの機能ブロック図、図１Ｂは回路構成図、図２は同多層回路モジュールの全体を示す斜視図、図３は図２のＸ−Ｘ線に沿う断面図である。

【0026】

この実施例１の多層回路モジュール１は、例えばＵＨＦ帯のＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）システムのリーダライタとして適用されるもので、アンテナ素子２とのインピーダンスマッチングをとるためのＲＦ回路３、このＲＦ回路３を介して送受信される高周波信号を処理する無線通信用のＩＣ素子（以下、ＩＣチップという）４、およびこのＩＣチップ４に電源を供給するための電源回路５を備えており、ＲＦ回路３、ＩＣチップ４、および電源回路５は、コア基板６に一体化して設けられている。

【0027】

ここに、ＩＣチップ４は、図示しないが信号処理回路、メモリ回路、制御回路などを備えて有している。そして、このＩＣチップ４は全体がコア基板６の内部に埋設された状態で配置されている。このように、ＩＣチップ４をコア基板６の内部に配置する構成にすれば、コア基板６の上面に後述のインダクタ基板３１を搭載するスペースを容易に確保することが可能で、小型、薄型化を図ることが可能になるとともに、ＩＣチップ４についての耐候性などを向上させて信頼性を高めることができる。

【0028】

また、電源回路５は、電気的に図外の電源（例えば二次電池）とＩＣチップ４との間に配置されており、図１Ａ、図１Ｂに示すように、主にキャパシタンス素子Ｃ１〜Ｃ１０、および抵抗素子Ｒ１から構成されている。

【0029】

ＲＦ回路３は、電気的にＩＣチップ４と電源回路５との間に配置されており、図１Ａ，図１Ｂに示すように、基本的にはコイル素子Ｌ１，Ｌ２、キャパシタンス素子Ｃ１１〜Ｃ１４、および抵抗素子Ｒ２，Ｒ３を有する整合回路素子から構成されている。
なお、この場合の整合回路素子としては、例えばＬＣ並列共振回路やＬＣ直列共振回路、π型回路、Ｔ型回路などが適用される。

【0030】

また、この実施例の高周波回路モジュール１において、ＲＦ回路３は、磁性体多層基板を素体として内部にコイル素子（ここでは２つのコイル素子Ｌ１，Ｌ２）が形成されてなる、平面形状が矩形状のインダクタ基板３１を備えている。

【0031】

このインダクタ基板３１は、図４に示すように、フェライトなどからなる複数の磁性体層３１１に、コイル素子Ｌ１，Ｌ２形成用の導電性パターン３１２を配設した後、これらの磁性体層３１１を多層に積層して焼成、一体化することにより形成されている。なお、このインダクタ基板３１に用いる磁性体層３１１としては、セラミック磁性体層であることが好ましいが、樹脂中に磁性体粉末を分散させてなる磁性体層であってもよい。

【0032】

また、図４に示すインダクタ基板３１において、２つのコイルＬ１，Ｌ２は、磁性体層３１１の積層方向に沿う巻回軸Ｚが互いに同軸になるように構成されており、各コイル素子Ｌ１、Ｌ２の入力端子Ｐ１１，Ｐ２１から出力端子Ｐ１２，Ｐ２２に向けてそれぞれ電流が流れた場合に、共通の磁束が巻回軸Ｚに沿って生じるように構成されている。

【0033】

これにより、図５に示すように、各コイル素子Ｌ１，Ｌ２は、比較的大きな相互インダクタンスＭを介して（高い結合度ｋによって）結合する。このため、所定のインダクタンス値を得るのに必要なコイル素子Ｌ１，Ｌ２の長さを、両コイル素子Ｌ１，Ｌ２が結合していない場合に比べて短くすることが可能になり、各コイル素子Ｌ１，Ｌ２を小型化することができるとともに、その分、直流抵抗も小さくすることが可能になることから、Ｑ値も向上する。具体的には、ｋ＝０．８５であれば、ｋ＝０の場合に比べて０．５４倍に小型化することができる。

【0034】

なお、図４では、各コイル素子Ｌ１，Ｌ２を構成するための導電性パターン３１２は、各コイル素子Ｌ１，Ｌ２ごとに巻回軸Ｚに沿う方向において、領域を分けて配設するようにしているが、これに限らず、各コイル素子Ｌ１，Ｌ２を構成するための導電性パターン３１２を巻回軸Ｚに沿って交互に配置積層した構成とすることも可能である。

【0035】

一方、コア基板６は、複数の誘電体層を積層してなる平面形状が矩形の多層基板として構成されている。
この実施例では、誘電体層としては、ポリイミドや液晶ポリマーなどの熱可塑性樹脂が用いられている。

【0036】

ただし、ポリイミドや液晶ポリマーなどの熱可塑性樹脂に限らず、エポキシなどの熱硬化性樹脂、あるいは、ＬＴＣＣなどのセラミックを適用することが可能である。

【0037】

なお、誘電体層として熱可塑性樹脂を適用する方が、それらを積層して多層基板を構成した場合に、積層時に加熱することでＩＣチップとのクリアランスを埋めるように流動するため、小型化を図る上で好ましい。

【0038】

また、誘電体層に樹脂を用いることにより、ＩＣチップがコア基板の内部に埋設された構造を容易に実現することが可能になり、本発明をより実効あらしめることができる。

【0039】

そして、図２に示すように、コア基板６の上面には、上記のようにコイル素子Ｌ１，Ｌ２を一体化したインダクタ基板３１が配置されている。
そして、このインダクタ基板３１によって左右に隔てられた２つの領域のうち、一方の領域には、ＲＦ回路３におけるキャパシタンス素子Ｃ１１〜Ｃ１４、および抵抗素子Ｒ２，Ｒ３などを構成する表面実装部品９が搭載され、他方の領域には、電源回路５におけるキャパシタンス素子Ｃ１〜Ｃ１０、および抵抗素子Ｒ１などを構成する表面実装部品１０が搭載されている。
そして、これらの表面実装部品９，１０は、コア基板６に設けられた表面電極６１にハンダなどの導電性接合材を介して電気的に接続されている。
また、コア基板６の下面には、このコア基板６を図示しないプリント配線板などのマザーボードに搭載する際に電気的接続を行うための裏面電極６２が設けられている。

【0040】

また、図３に示すように、コア基板６の内部には、ＩＣチップ４、インダクタ基板３１、および表面実装部品９，１０を互いに電気的に接続するための面内配線や層間配線からなる内部配線６３が設けられている。

【0041】

そして、この実施例の高周波回路モジュール１において、ＩＣチップ４は、その入出力端子が設けられた端子面４１がインダクタ基板３１に対向するように配置されている。なお、これらの表面電極６１、裏面電極６２、配線導体６３、銅や銀などの低抵抗金属を主成分とする導体パターンとして構成されている。

【0042】

ここで、インダクタ基板３１とＩＣチップ４やコア基板６の配線との間の外形寸法や配置関係に着目した場合、インダクタ基板３１は、平面視でＩＣチップ４の全面を覆うような形状、寸法に構成されている。そして、このインダクタ基板３１は、コア基板６の厚み方向から見たとき（平面視したとき）に、ＩＣチップ４の真上に位置して、ＩＣチップ４の全面を覆うような態様でコア基板６の表面に搭載されている。

【0043】

さらに、この実施例では、図３に示すように、ＩＣチップ４とインダクタ基板３１とを電気的に接続する内部配線６３（６３ａ）や表面電極６１（６１ａ）の要部もインダクタ基板３１の外形寸法内に収まるように引き回されている。

【0044】

したがって、ＩＣチップ４や、その周りの内部配線６３（６３ａ）、表面電極６１（６１ａ）などからの輻射ノイズは、磁性体であるインダクタ基板３１で吸収されるため、輻射ノイズがその近傍の電子回路部品の誤動作や特性劣化などを引き起こすことを効果的に抑制、防止することができる。

【0045】

また、ＩＣチップ４の入出力端子が設けられた端子面４１は、インダクタ基板３１に面するように配置されているので、ＩＣチップ４とインダクタ基板３１とを電気的に接続するための配線距離を短くすることができ、ＩＣチップ４や、その周りの内部配線６３（６３ａ）などからの輻射ノイズをインダクタ基板３１によって一層有効に吸収することができる。

【0046】

上述のように、この実施例の高周波回路モジュールにおいては、インダクタ基板３１が、インダクタとしての本来の機能と、ノイズ吸収材としての機能の両方の機能を果たすため、従来の高周波回路モジュールの場合のように、ＩＣチップ４やその周りの配線を覆う接地電極パターンを別途形成することを必要とせずに、小型、薄型で、かつ低ノイズの多層回路モジュール１を実現することができる。

【0047】

なお、上記実施例では、ＩＣチップ４がコア基板６の内部に埋設された状態で配置されている場合について説明したが、本発明はこのような構成のものに限らず、例えば図６に示すように、コア基板６に凹部（キャビティ）６４を形成し、この凹部６４内にＩＣチップ４を収容するとともに、この凹部６４を覆うような態様で、コア基板６の上面にインダクタ基板３１を配置した構成とすることも可能である。そして、この場合も、同様の効果を得ることができる。

【0048】

なお、コア基板６の凹部（キャビティ）６４内にＩＣチップ４を収容する構成は、誘電体層をセラミック層で形成する場合、すなわち、コア基板６をセラミック多層基板とする場合にも、従来の公知の方法で態様することが可能であり、有意義である。

【0049】

また、この実施例では、インダクタ基板３１は、コア基板６の厚み方向から見たとき（平面視したとき）に、ＩＣチップ４や内部配線６３などを全て覆うような態様で設けられているが、インダクタ基板３１が、ＩＣチップの主要部を覆っていれば、輻射ノイズを低減する上で有効である。
したがって、インダクタ基板３１が、ＩＣチップ４の主要部を覆っているような構成とすることも可能である。

【産業上の利用可能性】

【0050】

上記の実施例では、多層回路モジュールとして、ＵＨＦ帯のＲＦＩＤシステムのリーダライタとして適用されるものを例にとって説明したが、本発明はこの例に限定されるものではなく、高周波信号を取り扱うＩＣチップと、その周辺にインダクタンス素子を設ける必要がある多層回路モジュールにおいて、ＩＣチップからの輻射ノイズによる、近傍の電子回路部品の誤動作や特性劣化などの発生を防止することが必要な分野に広く適用することが可能である。

【符号の説明】

【0051】

１ 高周波回路モジュール
２ アンテナ素子
３ ＲＦ回路
４ ＩＣチップ
５ 電源回路
６ コア基板
９，１０ 表面実装部品
３１ インダクタ基板
４１ ＩＣチップの端子面
６１ コア基板に設けられた表面電極
６２ コア基板に設けられた裏面電極
６３ 配線導体
６４ 凹部（キャビティ）
３１１ 磁性体層
３１２ 導電性パターン
Ｌ１，Ｌ２ コイル素子
Ｐ１１ コイルＬ１の入力端子
Ｐ１２ コイルＬ１の出力端子
Ｐ２１ コイルＬ２の入力端子
Ｐ２２ コイルＬ２の出力端子
Ｚ 巻回軸

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】