知財求人 - 知財ポータルサイト「IP Force」
▶ 日本テキサス・インスツルメンツ株式会社の特許一覧 ▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
特許6016900複数の半導体パッケージサイズに対応するためのポケットを有するシャトルプレート
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6016900
(24)【登録日】2016年10月7日
(45)【発行日】2016年10月26日
(54)【発明の名称】複数の半導体パッケージサイズに対応するためのポケットを有するシャトルプレート
(51)【国際特許分類】
G01R 31/26 20140101AFI20161013BHJP
G01R 31/28 20060101ALI20161013BHJP
【ＦＩ】
G01R31/26 Z
G01R31/28 J
【請求項の数】20
【全頁数】15
(21)【出願番号】特願2014-513787(P2014-513787)
(86)(22)【出願日】2012年6月4日
(65)【公表番号】特表2014-519039(P2014-519039A)
(43)【公表日】2014年8月7日
(86)【国際出願番号】US2012040722
(87)【国際公開番号】WO2012167242
(87)【国際公開日】20121206
【審査請求日】2015年5月29日
(31)【優先権主張番号】13/153,005
(32)【優先日】2011年6月3日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ株式会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ムハーク レスター ローロン ポンホン
(72)【発明者】
【氏名】ホセ カルロ ガルゾン タファッラ
(72)【発明者】
【氏名】ロスバート ガルベス アルグエレス
(72)【発明者】
【氏名】アーチー ジル フローレス ケベド
(72)【発明者】
【氏名】クリスチャン マルネス キダト
(72)【発明者】
【氏名】アレン ハーヴェイ サラザール バタアノン
【審査官】
續山 浩二
(56)【参考文献】
【文献】
国際公開第２０１０／００４８４４（ＷＯ，Ａ１）
【文献】
特開２０１０−２０２３９２（ＪＰ，Ａ）
【文献】
特開平０８−１７９００７（ＪＰ，Ａ）
【文献】
特開２００５−３２１２４２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０１Ｒ ３１／２６
Ｇ０１Ｒ ３１／２８
(57)【特許請求の範囲】
【請求項1】
半導体デバイスをテストするための方法であって、
第１のパッケージサイズを有する少なくとも１つの第１のパッケージされた半導体デバイスに第１の電気的なテストを実施することであって、それぞれ複数のポケットを含む第１及び第２のマルチパッケージシャトルプレートを含み、且つ、前記第１及び第２のマルチパッケージシャトルプレートが適合されるテストハンドラを用いて、前記第１のパッケージされた半導体デバイスを、入力領域から前記第１の電気的なテストが行われる第１のコンタクタを含むテストサイト領域に、及び前記テストサイトから出力領域のソートトレイに搬送することを含む、前記第１の電気的なテストを実施することと、
第２のパッケージサイズを有する少なくとも１つの第２のパッケージされた半導体デバイスをテストするために前記テストハンドラを改変することであって、前記第１のコンタクタを第２のコンタクタに置き換えることを含み、前記第１又は前記第２のマルチパッケージシャトルプレートを置き換えること又は横方向に移動させることを含まない、前記テストハンドラを改変することと、
少なくとも前記第２のパッケージされた半導体デバイスに第２の電気的なテストを実施することであって、前記第１及び第２のマルチパッケージシャトルプレートを用いて、前記第２のパッケージされた半導体デバイスを、前記入力領域から前記第２の電気的なテストが実施される前記テストサイト領域に、及び前記テストサイトから前記出力領域の前記ソートトレイに搬送することを含む、前記第２の電気的なテストを実施することと、
を含む、方法。
第１のパッケージサイズを有する少なくとも１つの第１のパッケージされた半導体デバイスに第１の電気的なテストを実施することであって、それぞれ複数のポケットを含む第１及び第２のマルチパッケージシャトルプレートを含み、且つ、前記第１及び第２のマルチパッケージシャトルプレートが適合されるテストハンドラを用いて、前記第１のパッケージされた半導体デバイスを、入力領域から前記第１の電気的なテストが行われる第１のコンタクタを含むテストサイト領域に、及び前記テストサイトから出力領域のソートトレイに搬送することを含む、前記第１の電気的なテストを実施することと、
第２のパッケージサイズを有する少なくとも１つの第２のパッケージされた半導体デバイスをテストするために前記テストハンドラを改変することであって、前記第１のコンタクタを第２のコンタクタに置き換えることを含み、前記第１又は前記第２のマルチパッケージシャトルプレートを置き換えること又は横方向に移動させることを含まない、前記テストハンドラを改変することと、
少なくとも前記第２のパッケージされた半導体デバイスに第２の電気的なテストを実施することであって、前記第１及び第２のマルチパッケージシャトルプレートを用いて、前記第２のパッケージされた半導体デバイスを、前記入力領域から前記第２の電気的なテストが実施される前記テストサイト領域に、及び前記テストサイトから前記出力領域の前記ソートトレイに搬送することを含む、前記第２の電気的なテストを実施することと、
を含む、方法。
【請求項2】
請求項１に記載の方法であって、
前記複数のポケットが、第１のポケット深さで側壁部分に第１のノッチを含む第１の設置表面と、第２のポケット深さで前記側壁部分に第２のノッチを含む第２の設置表面とを含む、方法。
前記複数のポケットが、第１のポケット深さで側壁部分に第１のノッチを含む第１の設置表面と、第２のポケット深さで前記側壁部分に第２のノッチを含む第２の設置表面とを含む、方法。
【請求項3】
請求項２に記載の方法であって、
前記側壁部分が傾斜した側壁を含む、方法。
前記側壁部分が傾斜した側壁を含む、方法。
【請求項4】
請求項１に記載の方法であって、
前記複数のポケットが、前記第１のパッケージされた半導体デバイスと前記第２のパッケージされた半導体デバイスとの両方を設置するために同じポケット設計を共有する、方法。
前記複数のポケットが、前記第１のパッケージされた半導体デバイスと前記第２のパッケージされた半導体デバイスとの両方を設置するために同じポケット設計を共有する、方法。
【請求項5】
請求項１に記載の方法であって、
前記第１及び前記第２のマルチパッケージシャトルプレートが、前記第１及び前記第２のパッケージされた半導体デバイスのうち未テストデバイス用の入力シャトルと、前記第１及び前記第２のパッケージされた半導体デバイスのうちテスト済みデバイス用の出力シャトルとの両方として用いられる、方法。
前記第１及び前記第２のマルチパッケージシャトルプレートが、前記第１及び前記第２のパッケージされた半導体デバイスのうち未テストデバイス用の入力シャトルと、前記第１及び前記第２のパッケージされた半導体デバイスのうちテスト済みデバイス用の出力シャトルとの両方として用いられる、方法。
【請求項6】
請求項５に記載の方法であって、
前記第１及び前記第２のマルチパッケージシャトルプレートがそれぞれ、前記複数のポケットの、前記第１のパッケージされた半導体デバイスを支持するための第１のポケット深さと前記第２のパッケージされた半導体デバイスを支持するための第２のポケット深さとを提供する部分を含み、
前記複数のポケットの別の部分が、前記第１のパッケージされた半導体デバイスを支持するための前記第１のポケット深さに較べて実質的に深い第３のポケット深さと、前記第２のパッケージされた半導体デバイスを支持するための前記第２のポケット深さに較べて実質的に深い第４のポケット深さとを提供するより深いポケットである、方法。
前記第１及び前記第２のマルチパッケージシャトルプレートがそれぞれ、前記複数のポケットの、前記第１のパッケージされた半導体デバイスを支持するための第１のポケット深さと前記第２のパッケージされた半導体デバイスを支持するための第２のポケット深さとを提供する部分を含み、
前記複数のポケットの別の部分が、前記第１のパッケージされた半導体デバイスを支持するための前記第１のポケット深さに較べて実質的に深い第３のポケット深さと、前記第２のパッケージされた半導体デバイスを支持するための前記第２のポケット深さに較べて実質的に深い第４のポケット深さとを提供するより深いポケットである、方法。
【請求項7】
電子テストシステムであって、
第１及び第２のマルチパッケージシャトルプレートと、少なくとも１つのテストサイト（ＴＳ）ＰｎＰネストとを含み、パッケージされた半導体デバイスを入力領域からテスト用のテストサイト領域に、及び、テストの後に前記テストサイト領域から出力領域に搬送するように構成される、ピックアンドプレース（ＰｎＰ）テストハンドラであって、
前記第１及び前記第２のマルチパッケージシャトルプレートが、
複数のポケットを有する金属プレートであって、前記複数のポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの少なくとも第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートが前記テストハンドラ上に適合される、前記ピックアンドプレース（ＰｎＰ）テストハンドラと、
前記テストサイト領域内の電子テスト機器及び少なくとも１つのコンタクタであって、前記パッケージされた電子デバイスが前記コンタクタに挿入されるとき、前記パッケージされた半導体デバイスをテストするために前記コンタクタが前記電子テスト機器と前記パッケージされた半導体デバイスとの間のインターフェースとして機能する、前記電子テスト機器及び少なくとも１つのコンタクタと、
を含む、テストシステム。
第１及び第２のマルチパッケージシャトルプレートと、少なくとも１つのテストサイト（ＴＳ）ＰｎＰネストとを含み、パッケージされた半導体デバイスを入力領域からテスト用のテストサイト領域に、及び、テストの後に前記テストサイト領域から出力領域に搬送するように構成される、ピックアンドプレース（ＰｎＰ）テストハンドラであって、
前記第１及び前記第２のマルチパッケージシャトルプレートが、
複数のポケットを有する金属プレートであって、前記複数のポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの少なくとも第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートが前記テストハンドラ上に適合される、前記ピックアンドプレース（ＰｎＰ）テストハンドラと、
前記テストサイト領域内の電子テスト機器及び少なくとも１つのコンタクタであって、前記パッケージされた電子デバイスが前記コンタクタに挿入されるとき、前記パッケージされた半導体デバイスをテストするために前記コンタクタが前記電子テスト機器と前記パッケージされた半導体デバイスとの間のインターフェースとして機能する、前記電子テスト機器及び少なくとも１つのコンタクタと、
を含む、テストシステム。
【請求項8】
請求項７に記載のテストシステムであって、
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、テストシステム。
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、テストシステム。
【請求項9】
請求項８に記載のテストシステムであって、
前記側壁部が傾斜した側壁を含む、テストシステム。
前記側壁部が傾斜した側壁を含む、テストシステム。
【請求項10】
請求項７に記載のテストシステムであって、
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズより大きい、テストシステム。
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズより大きい、テストシステム。
【請求項11】
入／出力シャトルプレートであって、
複数のポケットを有する金属プレートであって、前記ポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートがテストハンドラ上に適合されるように適応される、入／出力シャトルプレート。
複数のポケットを有する金属プレートであって、前記ポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートがテストハンドラ上に適合されるように適応される、入／出力シャトルプレート。
【請求項12】
請求項１１に記載のシャトルプレートであって、
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、シャトルプレート。
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、シャトルプレート。
【請求項13】
請求項１２に記載のシャトルプレートであって、
前記側壁部が傾斜した側壁を含む、シャトルプレート。
前記側壁部が傾斜した側壁を含む、シャトルプレート。
【請求項14】
請求項１１に記載のシャトルプレートであって、
前記シャトルプレートを前記テストハンドラに取り付けるためのシャトルプレートクリップを更に含む、シャトルプレート。
前記シャトルプレートを前記テストハンドラに取り付けるためのシャトルプレートクリップを更に含む、シャトルプレート。
【請求項15】
請求項１１に記載のシャトルプレートであって、
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズよりも大きい、テストシステム。
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズよりも大きい、テストシステム。
【請求項16】
テストハンドラのパッケージ間変換のための切替えキットであって、
複数のピックアンドプレース（ＰｎＰ）吸引カップと、
少なくとも１つの入／出力シャトルプレートであって、
複数のポケットを有する金属プレートであって、前記複数のポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの少なくとも第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートがテストハンドラ上に適合されるように適応される、前記少なくとも１つの入／出力シャトルプレートと、
前記複数のピックアンドプレース（ＰｎＰ）吸引カップの少なくとも１つを受け取る、マルチピーステストサイト（ＴＳ）ＰｎＰネストと、
を含む、キット。
複数のピックアンドプレース（ＰｎＰ）吸引カップと、
少なくとも１つの入／出力シャトルプレートであって、
複数のポケットを有する金属プレートであって、前記複数のポケットが底部と側壁部とポケット深さとを有し、前記ポケット深さが前記金属プレートの頂部表面から前記底部に向かって測定される、前記金属プレートと、
第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さの第１の設置表面と、
第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さの少なくとも第２の設置表面と、
を含み、
前記第１のポケット深さが前記第２のポケット深さよりも浅く、
前記第１のパッケージサイズが前記第２のパッケージサイズよりも大きく、
前記シャトルプレートがテストハンドラ上に適合されるように適応される、前記少なくとも１つの入／出力シャトルプレートと、
前記複数のピックアンドプレース（ＰｎＰ）吸引カップの少なくとも１つを受け取る、マルチピーステストサイト（ＴＳ）ＰｎＰネストと、
を含む、キット。
【請求項17】
請求項１６に記載のキットであって、
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、キット。
前記第１の設置表面が、前記第１のポケット深さで前記側壁部に第１のノッチを含み、前記第２の設置表面が、前記第２のポケット深さで前記側壁部に第２のノッチを含む、キット。
【請求項18】
請求項１７に記載のキットであって、
前記側壁部が傾斜した側壁を含む、キット。
前記側壁部が傾斜した側壁を含む、キット。
【請求項19】
請求項１８に記載のキットであって、
前記シャトルプレートを前記テストハンドラに取り付けるためのシャトルプレートクリップを更に含む、キット。
前記シャトルプレートを前記テストハンドラに取り付けるためのシャトルプレートクリップを更に含む、キット。
【請求項20】
請求項１６に記載のキットであって、
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズよりも大きい、キット。
前記複数のポケットが、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さの第３の設置表面を更に含み、前記第２のパッケージサイズが前記第３のパッケージサイズよりも大きい、キット。
【発明の詳細な説明】
【技術分野】
【0001】
開示される実施形態は、パッケージされた半導体デバイスを、自動電子テスト機器により入力領域からテストサイト領域における電子的なテストのための位置に搬送するためのテストハンドラ、及びテスト後の保管のため出力領域に関する。
【背景技術】
【0002】
ピックアンドプレース（ＰｎＰ）ハンドラは、組立て及びテスト中のパッケージされた半導体デバイスを移動するための表面実装技術において広く用いられている。また、重力ハンドラも用いられる。
【0003】
電子テスト機器用のハンドラは、典型的にはオペレータによりロードされるテスト用ユニットが存在する入力領域から、電気的なテストが行われるコンタクタを含むテストサイト領域にデバイスを搬送する。テストフロアでのパッケージされた半導体デバイスの電子的な試験では、概して、テストのために、異なるパッケージサイズ、ピンタイプ、及びパッケージ厚みがあるとき、テストロット間のハンドラ変換動作が必要になる。この変換では、パッケージ固有のハードウェアを含む変換キット（又は切替えキット）が、いくつかのパラメータ変更を伴って、電気的なテスト中のパッケージデバイスへの接触を行うコンタクタとともに用いられる。
【0004】
変換キットにおけるＰｎＰハンドラのためのハードウェアは、ポケットと称する窪みを有する左右の金属シャトルプレート、これらのポケットに適合する入／出力（ＩＯ）ＰｎＰ吸引カップ、及びテストサイト（ＴＳ）ＰｎＰネスト（又はチャックネスト）を含む。左のＴＳ ＰｎＰは、テスト前に左のシャトルプレートからパッケージされたデバイスを取り出し、このパッケージされたデバイスを保持し、テスト中の適切な接触及びアライメントを保証し、テスト後にテスト済みのパッケージされたデバイスを左のシャトルに戻す。右の、すなわち他方の側の、ＴＳ ＰｎＰネストは、テスト前に右のシャトルプレートからパッケージされたデバイスを取り出し、これらのデバイスを保持し、テスト中の適切な接触及びアライメントを保証し、テスト後にテスト済みのパッケージされたデバイスを右のシャトルに戻すという同じ機能を実施する。ＩＯ ＰｎＰは、左右のシャトルからすべてのテスト済みユニットを取り出し、次いで、出力領域の保管トレイにこれらのユニットをソートする。
【0005】
従来のハンドラのパッケージ間変換を実施する場合、特に、ＰｎＰハンドラのパッケージ間変換では、入力ＩＯ ＰｎＰ吸引カップ、左右のシャトルプレート、及びテストサイト（ＴＳ）ＰｎＰネストを含む変換キット構成要素を変更し、再アライメントを実施する必要があるので、テストセットアップ間の変換ダウンタイムが長くなる。このような従来の変換は、概ねその実施に約３時間かかる。ＰｎＰ変換キットの取替え及びハードウェア変更だけで、変換時間のうち約２時間が費やされる。これには、ハンドラエンコーダ値の新たなオフセットの決定、シャトルに対するＩＯ ＰｎＰセンタリングアライメント、ＩＯ ＰｎＰに対するシャトルプレートアライメント、シャトルに対するＴＳ ＰｎＰセンタリングアライメント、及びシャトルプレートの取替えに必要とされる基準点に対するシャトルプレートハードウェアストップを含む再アライメントのための少なくとも約１時間が含まれる。
【0006】
【発明の概要】
【0007】
開示される実施形態では、従来のテストハンドラの場合、異なるサイズのパッケージされたデバイスごとにそれ自体のシャトルプレートを用意しなければならないこと、及びテストサイトと入／出力（ＩＯ）転送メカニズムではパッケージ間変換中のそれらのアライメントが特定のシャトルプレートに基づいていることが認識されている。従って、このような変換中にシャトルプレートを取り替えるときはいつでも、シャトルプレートに対するテストサイト（ＴＳ）ピックアンドプレース（ＰｎＰ）及びＩＯ ＰｎＰの再アライメントが必要とされる。開示される「マルチパッケージ」シャトルプレートでは、シャトルプレートがパッケージ変換の間保たれ得るように複数の異なるパッケージサイズが設置されるように構成されることによって変換時間を節約し、そのため、変換により生じる再アライメントの必要がなくなる。
【0008】
開示されるシャトルのハードウェア変更は、テストハンドラに適合するように適応され、かつ、複数の異なるパッケージされた半導体デバイスサイズを支えるために異なるポケット深さに複数の設置表面を有するポケットを各々有する、マルチパッケージＩＯシャトルプレートによって早められる。一実施形態では、それぞれの設置表面が、ポケットの側壁部に異なる高さで形成されるノッチを含む。
【0009】
このように、開示されるポケットは、複数の異なるパッケージサイズをいずれも同じ中心位置で設置する。傾斜した側壁により、パッケージされた半導体デバイスを、ポケット内部に定置させ、ポケット内に挿入された時自己整合させ得る漏斗状の（上部が最も広く、内部に傾斜した側面を有する）ポケット設計が実現され得る。
【0010】
【図面の簡単な説明】
【0011】
【図1】例示実施形態に従った、開示されるマルチパッケージシャトルプレートの透視上面図であり、異なるパッケージサイズを有する複数の異なるパッケージされた半導体デバイスを設置するために異なるポケット深さに複数の設置表面を各々含むポケットの２次元（２Ｄ）アレイを含む。
【0012】
【図2A】例示実施形態に従ったシャトルプレート部分の断面図であり、異なるパッケージサイズを有する複数の異なるパッケージされた半導体デバイスを設置するための複数の設置表面を有する例示ポケットを含む。
【図2B】例示実施形態に従ったシャトルプレート部分の断面図であり、異なるパッケージサイズを有する複数の異なるパッケージされた半導体デバイスを設置するための複数の設置表面を有する例示ポケットを含む。
【図2C】例示実施形態に従ったシャトルプレート部分の断面図であり、異なるパッケージサイズを有する複数の異なるパッケージされた半導体デバイスを設置するための複数の設置表面を有する例示ポケットを含む。
【0013】
【図3】例示実施形態に従った例示ハンドラ変換キットハードウェアの図であり、ＩＯ ＰｎＰ吸引カップ、２つのプレートが含まれる開示されるシャトルプレート、及びマルチピースＴＳ ＰｎＰネストを含む。
【0014】
【図4A】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがシャトル取出しされるところを示す。
【図4B】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがシャトル取出しされるところを示す。
【図4C】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがシャトル取出しされるところを示す。
【図4D】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがテスト後にシャトル落下されるところを示す。
【図4E】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがテスト後にシャトル落下されるところを示す。
【図4F】例示実施形態に従った、異なるパッケージサイズを有する３つの異なるパッケージされた半導体デバイス用のＴＳ ＰｎＰネストピースとインタフェースする開示されるマルチパッケージシャトルプレートの開示されるポケットの作用を示し、パッケージされた半導体デバイスがテスト後にシャトル落下されるところを示す。
【0015】
【図5】例示実施形態に従った例示電子テストシステムの簡略化されたブロック図であり、第１及び第２の開示されるマルチパッケージシャトルプレートを含むＰｎＰテストハンドラを含む。
【発明を実施するための形態】
【0016】
図１は、例示の一実施形態に従った、テストハンドラに適合されるように適応されたマルチパッケージシャトルプレート１００を示し、シャトルプレート１００は、異なるパッケージサイズを有する複数の異なるパッケージされた半導体デバイスを設置するために異なるポケット深さに複数の設置表面を各々含むポケット１０５の２次元アレイを含む金属プレート１１５を含む。開示されるマルチパッケージシャトルプレートは、ＰｎＰハンドラに利用され得る。開示されるポケット１０５の設置表面に関する詳細を、ポケットの例示断面を示す図２Ａ〜図２Ｃに見ることができ、これらの断面図に、ポケットの側壁における例示設置表面の設計が明示されている。特定の一実施形態では、シャトルプレート１００のポケット１０５は、下記で説明するようにノッチ付き設置表面設計を有する図２Ｂに示す例示ポケット２４０を含み得る。
【0017】
テスト済みのパッケージされたデバイスを落下させるために用いられるポケットのポケット深さに較べて浅いポケット深さのポケットを、未テストのパッケージされたデバイスの取り出し中に有することにより、パッケージされたデバイスを容易に取り出し得るのに充分に吸引カップがパッケージされたデバイスの表面に係合される。テスト済みデバイスをシャトルに落下させるために用いられるシャトルプレート上のポケットのポケット深さをより深くすると、パッケージされたデバイスとそれを保持している吸引カップとの係合を解除するのに充分な隙間が得られる。
【0018】
一実施形態では、シャトルプレート１００のいずれのポケットも概ね同じに設計され、そのため、異なるサイズを有するそれぞれのパッケージされた半導体デバイスの両方を設置するために、提供される複数のポケットが同じポケット深さ及び同じポケット設計を共有する。この実施形態では、専用の入力シャトルプレート及び専用の出力シャトルプレートが存在し得る。この場合、未テストのパッケージされたデバイスを取り出すための入力シャトルプレート上のポケットのポケット深さは、テスト済みのパッケージされたデバイスを落下させるための出力シャトルプレート上のポケットのポケット深さに較べて浅くし得る。
【0019】
別の実施形態において、シャトルプレート上のいくつかのポケットは、同じシャトルプレート上の他のポケットよりも実質的に深く、そのため、所与のシャトルプレートは、未テストのパッケージされたデバイス用の入力シャトルとして、及びテスト済みのパッケージされたデバイス用の出力シャトルとして両方に機能し得る。この実施形態では、シャトルプレート上の複数のポケットの一部が、第１のパッケージされたデバイスを支持するための第１のポケット深さと、第２のパッケージされたデバイスを支持するための第２のポケット深さとを提供し、同じシャトルプレート上の複数のポケットの別の一部がより深いポケットであり、第１のパッケージされたデバイスを支持するための第１のポケット深さよりも実質的に深い深くされた第１のポケット深さと、第２のパッケージされたデバイスを支持するための第２のポケット深さよりも実質的に深い深くされた第２のポケット深さとを提供する。
【0020】
本明細書で用いるような「実質的により深い」とは、それぞれのポケット深さについて少なくとも０．２ｍｍの深さの差を指す。この構成のシャトルプレートは、未テストのパッケージされたデバイス用の入力シャトル及びテスト済みのパッケージされたデバイス用の出力シャトルの両方として機能し得る。この構成の一つの利点は、左のＴＳ ＰｎＰが左のシャトルとともに動作し、右のＴＳ ＰｎＰがパッケージされたデバイスを挿入して電気テストを行うときにスループットが増えることである。
【0021】
下記で説明するように、開示されるポケットは、ポケット内で（垂直方向に）異なる高さにそれぞれのパッケージサイズを設置する。その結果、それぞれの設置位置は互いに同心になる。
【0022】
開示されるマルチパッケージシャトルプレートによって搬送され得るパッケージされた半導体デバイスの例には、従来のリード付きパッケージ、リードなしのパッケージされたデバイス、及びウェハチップスケールのパッケージ（ＷＣＳＰ）が含まれる。一対（第１及び第２）の開示されるマルチパッケージシャトルプレートは、パッケージされた半導体デバイスを電気的にテストするため電子テスト機器用テストハンドラに用い得る。
【0023】
本明細書で用いるようなテスト「ハンドラ」の例には、テストハンドラがインタフェースされる電子テスト機器による自動テスト用の位置に１つ又は複数のパッケージされた電子デバイスを物理的に配置する任意の装置が含まれる。電子テスト機器とテスト用の位置に置かれた任意のパッケージされた電子デバイスとの間のインタフェースは、１つ又は複数のコンタクタによって行う。コンタクタは、テスト中のデバイスのリード線を開閉する電気リード線を有するデバイスである。リード線が閉じている間は、通常、電子テスト機器は様々な電気的テストを実施している。
【0024】
シャトルプレート１００は、シャトルプレート１００に対してＴＳ ＰｎＰネストをアライメントするためのセンターアライメントツール穴１０９を含み、図に示すシャトルプレートクリップ１１２により、シャトルプレート１００がテストハンドラにしっかりと取り付けられる。一実施形態では、シャトルプレート１００は、概して、金属、又はアルミニウム合金ＡＬＵ６０６１などの金属合金からつくられる。
【0025】
図２Ａ〜図２Ｃは、例示実施形態に従ったシャトルプレート部分の断面図であり、複数の異なるサイズのパッケージされた半導体デバイスを設置するために異なるポケット深さに複数の設置表面を有する例示ポケットを含む。図２Ａに示すプレート部分２１０は、底部２２１と、垂直側壁として示される側壁部分２１７とを有するポケット２２０を含む。ポケット２２０は、ｄ１で示すポケット深さの第１の設置表面２１８と、ポケット深さｄ２の底部２２１も含み、底部２２１は第２の設置表面２１９を提供する。ポケット深さは、金属プレート１１５の頂部表面１１６から底部２２１に向かって測定される。
【0026】
第１の設置表面２１８は、第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを設置するためのものであり、第２の設置表面２１９は、第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを設置するためのものである。第１のポケット深さｄ１は第２のポケット深さｄ２よりも浅く、そのため、第１のパッケージサイズは第２のパッケージサイズよりも大きい。
【0027】
図２Ｂ及び図２Ｃは、設置表面が、異なるポケット深さのポケットの側壁部分にノッチ（又はショルダ）を含む実施形態を示す。開示されるノッチは、切削工具又は他の適当な方法を用いて機械工場での製作により形成され得る。図２Ｂに示すプレート部分２３０は、金属プレート１１５の頂部表面１１６から深さｄ５まで延びる傾斜した側壁２３７を含むポケット２４０を含む。ポケット２４０は、第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さｄ３の第１のノッチ２３８と、第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さｄ４の第２のノッチ２３９とを含む。第１のポケット深さｄ３は第２のポケット深さｄ４よりも浅く、そのため、第１のパッケージサイズは第２のパッケージサイズよりも大きい。
【0028】
図２Ｃに示すプレート部分２５０は、金属プレート１１５の頂部表面１１６から深さｄ９まで延びる傾斜した側壁２５７を含むポケット２６０を含む。ポケット２６０は、第１のパッケージサイズを有する第１のパッケージされた半導体デバイスを支持するための第１のポケット深さｄ６の第１のノッチ２５８と、第２のパッケージサイズを有する第２のパッケージされた半導体デバイスを支持するための第２のポケット深さｄ７の第２のノッチ２５９と、第３のパッケージサイズを有する第３のパッケージされた半導体デバイスを支持するための第３のポケット深さｄ８の第３のノッチ２６１とを含む。第１のポケット深さｄ６は第２のポケット深さｄ７よりも浅く、第２のポケット深さｄ７は第３のポケット深さｄ８よりも浅く、そのため、第１のパッケージサイズは第２のパッケージサイズよりも大きく、第２のパッケージサイズは第３のパッケージサイズよりも大きい。特定の一実施形態では、第１のパッケージサイズはｘ×ｘ ｍｍであり、第２のパッケージサイズはｘ−１×ｘ−１ｍｍであり、第３のパッケージサイズはｘ−２×ｘ−２ｍｍである（例えば、１２×１２ｍｍ、１１×１１ｍｍ、及び１０×１０ｍｍ）。
【0029】
図３はハンドラ変換キットハードウェア３００の図であり、ＩＯ ＰｎＰ吸引カップ３１０と、２つのプレートが含まれる（１つのみ図示）左／右シャトルプレート１００と、ＰｎＰテストピース３２１を含む１６個ＴＳ ＰｎＰネスト３２０とを含む。上述したように、ＩＯ ＰｎＰ吸引カップ３１０は、テストのため又はテスト後のソートを行うためパッケージされたデバイスを取り出す機能をするＩＯ ＰｎＰヘッド上に取り付けられる。シャトルプレート１００などの開示されるシャトルプレートはマルチパッケージサイズに対応できるので、幾つかのパッケージ間ハンドラ変換キットでは、シャトルプレート１００の変更が含まれず、ＩＯ ＰｎＰ吸引カップ３１０及びＴＳ ＰｎＰネスト３２０を変更するだけであり、シャトルプレート１００はそのままでパッケージ間変換が行われる。
【0030】
図４Ａ〜図４Ｆは開示されるポケットの作用を示し、ポケットは、開示されるマルチパッケージシャトルプレートの、未テストデバイス用の上述のポケット２６０と、ポケット２６０のより深い変形であり、テスト済みのパッケージされたデバイス用のポケット２６０’として示される。このマルチパッケージシャトルプレートは、異なるパッケージサイズを有する３つの異なるパッケージされたデバイス用のＴＳ ＰｎＰネストピース３２１とインタフェースする、未テストのパッケージされたデバイス用入力シャトル及びテスト済みのデバイス用出力シャトルの両方として機能する。図４Ａ〜図４Ｃは、それぞれのパッケージされたデバイスに対する（テスト前の）シャトル取出し動作を示し、図４Ｄ〜図４Ｆは、それぞれのパッケージされたデバイスに対する（テスト後の）シャトル落下動作を示す。上述のように、ユニット３２１などのＴＳ ＰｎＰネストユニットは、シャトルプレートのポケットと共に、パッケージされた半導体デバイスを挟持する。
【0031】
図４Ａは、テスト前の、開示されるマルチパッケージシャトルプレートのポケット２６０内のパッケージされたデバイス３３５を取り出す位置におけるＴＳ ＰｎＰネストユニット３２１を示す。特定の一実施形態では、図４Ａに示す例示寸法１２．０ｍｍ×１２．０ｍｍを有するパッケージされたデバイス３３５は、例示寸法１２．３ｍｍ×１２．３ｍｍを有する設置領域内に、第１のポケット深さｄ６の第１のノッチ２５８によって設置される。図４Ｂは、テスト前の、開示されるマルチパッケージシャトルプレートのパッケージされたデバイス３４５を取り出す位置におけるＴＳ ＰｎＰネストユニット３２４を示す。例示寸法１１．０ｍｍ×１１．０ｍｍを有するパッケージされたデバイス３４５は、例示寸法１１．３ｍｍ×１１．３ｍｍを有する設置領域内に、第２のポケット深さｄ７の第２のノッチ２５９によって設置される。図４Ｃは、テスト前の、開示されるマルチパッケージシャトルプレートのポケット２６０上のパッケージされたデバイス３５５を取り出す位置におけるＴＳ ＰｎＰネストユニット３２７を示す。例示寸法１０．０ｍｍ×１０．０ｍｍを有するパッケージされたデバイス３５５は、例示寸法１０．３ｍｍ×１０．３ｍｍを有する設置領域内に、第３のポケット深さｄ８の第３のノッチ２６１によって設置される。このように、図４Ａ〜図４Ｃの図は、同じポケット２６０が、いずれも異なる寸法／サイズを有する、パッケージされたデバイス３３５、パッケージされたデバイス３４５、及びパッケージされたデバイス３５５を設置することを示す。
【0032】
図４Ｄは、図４Ａに示すパッケージされたデバイス３５５が、テスタによってテストされた後、ポケット２６０’にシャトル落下されるパッケージされたデバイス３３５を示す。上述のように、テスト済みのパッケージされたデバイスに用いられるポケット２６０’は、未テストのパッケージされたデバイス用のポケット２６０よりも深くし得、そのため、図４Ａ〜図４Ｃのポケット２６０について示すｄ６、ｄ７、ｄ８、及びｄ９は、図４Ｄ〜図４Ｆではｄ６’、ｄ７’、ｄ８’、及びｄ９’で示され、ｄ６’＞ｄ６、ｄ７’＞ｄ７、ｄ８’＞ｄ８、及びｄ９’＞ｄ９である。図４Ａ〜図４Ｃのノッチ２５８、２５９、及び２６１は、図４Ｄ〜図４Ｆではノッチ２５８’、２５９’、及び２６１’として示される。図４Ｄに示すように、パッケージされたデバイス３３５は、第１のポケット深さｄ６’の第１のノッチ２５８’に設置される。図４Ｅは、パッケージされたデバイス３４５（テスト前の図４Ｂに示されるもの）が、テスタによってテストされた後、パッケージされたデバイス３４５がポケット２６０’にシャトル落下されて第２のポケット深さｄ７’の第２のノッチ２５９’に設置されているところを示す。図４Ｆは、パッケージされたデバイス３５５（テスト前の図４Ｃに示されるもの）が、テスタによってテストされた後、パッケージされたデバイス３５５がポケット２６０’にシャトル落下されて第３のポケット深さｄ８’の第３のノッチ２６１’に設置されているところを示す。
【0033】
このように、図４Ａ〜図４Ｆに示す実施形態では、図４Ａ〜図４Ｃに示す未テストデバイスのシャトル取出しに用いられるシャトルプレート上のポケットのポケット深さは、図４Ｄ〜図４Ｆに示すテスト済みデバイスのシャトル落下に用いられるシャトルプレート上のポケットのポケット深さに較べて浅い。上述のように、未テストのパッケージされたデバイスの取出し中のポケット深さがより浅いことにより、吸引カップが、パッケージされたデバイスを確実に取り出し得るのに充分にパッケージされたデバイス表面に係合し得る。テスト済みのパッケージされたデバイスのシャトル落下に用いられるシャトルプレートのポケットのポケット深さが実質的により深いことにより、パッケージされたデバイスとそれを保持する吸引カップとの係合を解除するのに充分な隙間が得られる。例えば、特定の一実施形態では、テスト後にテスト済みのパッケージされたデバイスを配置するためのシャトルプレート上のポケットのポケット深さは、未テストデバイスを配置するためのシャトルプレート上のポケットのポケット深さに較べて０．６〜１．２ｍｍ深くし得る。
【0034】
図５は、開示されるＰｎＰハンドラ５１０を含む例示電子テストシステム５００の簡略化されたブロック図であり、それぞれ左（又は第１の）マルチパッケージシャトルプレート１００（ａ）として示す未テストデバイス用の入力シャトルと右（又は第２の）マルチパッケージシャトルプレート１００（ｂ）として示すテスト済みデバイス用の出力シャトルとの両方として機能する入力及び出力マルチパッケージシャトルプレートを含む。システム５００のテスト部５１５は、電子テスト機器５１８と、電子テスト機器５１８とテスト用位置における任意のパッケージされた電子デバイスとの間のインターフェースとして動作するコンタクタ５１９とを含む。
【0035】
動作においては、ＰｎＰハンドラ５１０は、パッケージされた半導体デバイスを、入力領域５２１（例えば、オペレータによりロードされるテスト用ユニットがある場所）から電気的なテストが行われるテストサイト領域に搬送する。シャトルプレート１００（ａ）及び１００（ｂ）は、パッケージされたデバイスを、テストサイトに領域に移動する前に、必要とされるテスト温度にする高温ソーク（ｈｏｔ ｓｏａｋ）プレート又は低温ソーク（ｃｈｉｌｌｉｎｇ ｓｏａｋ）プレートとしても動作し得る。ソートトレイ領域５２２がソートトレイを含み、そこに、テスト後に、テスト済みのパッケージされたデバイスユニットがそれらの保管に基づいて置かれる。
【0036】
図５にも示されている例示電子テストシステム５００に基づく例示プロセスフローを説明する。５０１で、ＩＯ ＰｎＰアームが、入力領域５２１からパッケージされたデバイスを取り出し、左のマルチパッケージシャトルプレート１００（ａ）又は右のマルチパッケージシャトルプレート１００（ｂ）上にパッケージされたデバイスを置く。これらのパッケージされたデバイスは、高温試験のためシャトルプレート上にある間に加熱ソークされ得る。５０２で、左のマルチパッケージシャトルプレート１００（ａ）又は右のマルチパッケージシャトルプレート１００（ｂ）が図示するテストサイト領域に移動する。左のＴＳ ＰｎＰネスト３２０（ａ）が、左のマルチパッケージシャトルプレート１００（ａ）からパッケージされたデバイスを取り出し、右のＴＳ ＰｎＰネスト３２０（ｂ）が、右のマルチパッケージシャトルプレート１００（ｂ）からパッケージされたデバイスを取り出す。
【0037】
次いで、５０３で、左のＴＳ ＰｎＰネスト３２０（ａ）／右のＴＳ ＰｎＰネスト３２０（ｂ）はコンタクタ５１９に移動して、これらのパッケージされたデバイスを電子試験機器５１８による電気的なテストにかける。ＴＳ ＰｎＰネストは、パッケージされたデバイスを保持し、テスト中の適切な接触及びアライメントを保証する。テスト後、５０４で、左のＴＳ ＰｎＰネスト３２０（ａ）／右のＴＳ ＰｎＰネスト３２０（ｂ）は、テスト済のパッケージされたデバイスを移動してコンタクタ５１９から離し、５０５で、テスト済みのパッケージされたデバイスは、左のマルチパッケージシャトルプレート１００（ａ）及び／又は右のマルチパッケージシャトルプレート１００（ｂ）に配置される（テスト済みポケットに配置される）。５０６で、テスト済みのパッケージされたデバイスが、左のマルチパッケージシャトルプレート１００（ａ）及び／又は右のマルチパッケージシャトルプレート１００（ｂ）からＩＯ ＰｎＰ５２７によって取り出され、ＩＯ ＰｎＰ５２７は、テストでの保管判定に基づいてソートトレイ領域５２２のソートトレイに置く。
【0038】
半導体デバイスをテストするための一つの例示の方法が、第１のパッケージサイズを有する少なくとも１つの第１のパッケージされた半導体デバイスをテストする第１の電気的なテストを含む。第１の電気的なテストは、入力を含むテストハンドラと、テストハンドラに適合される出力マルチパッケージシャトルプレートとを用いて、第１のパッケージされた半導体デバイスを、入力マルチパッケージシャトルプレートを用いて（オペレータがテスト用ユニットをロードする）入力領域から、第１の電気的なテストが行われる第１のコンタクタを含むテストサイト領域に、及び、入力マルチパッケージシャトルプレートを用いてテストサイトから出力領域のソートトレイに搬送することを含む。
【0039】
異なるサイズを有するパッケージされた半導体デバイスを含むテストロットが提示されると、第２のパッケージサイズを有する少なくとも１つの第２のパッケージされた半導体デバイスをテストするために、テストハンドラハードウェアが改変される（かつ、概して、いくつかのソフトウェアパラメータが入力される）。この改変には、第１のコンタクタを第２のコンタクタに置き換えることが含まれる。ＴＳ ＰｎＰネスト及びＩＯ ＰｎＰ吸引カップも置き換えられる。この改変は、入力又は出力マルチパッケージシャトルプレートの置き換え又は横方向移動（例えば、異なるサイズのポケットを用いるための再位置決めへの移動）は含まない。いくつかのソフトウェアパラメータも改変され得る。例えば、設定温度設定点（例えば、２５℃から１３０℃まで）、保管割り当て（例えば、テスト後にテスト結果に応じてどのプラットフォーム又はトレイにデバイスをソートすべきか）、変換キットパラメータ（例えば、パッケージされたデバイスがポケットの中心にくるように正しくデバイスを配置するためのトレイ及びシャトルマトリクス、並びにテストサイト接触圧力）。ハンドラの改変に続いて、少なくとも１つの第２のパッケージされた半導体デバイスに対して電気的なテストが実施される。これには、第２のパッケージされた半導体デバイスを、入力マルチパッケージシャトルプレートを用いて入力領域から第２の電気的なテストが行われるテストサイト領域に、及び、出力マルチパッケージシャトルプレートを用いてテストサイトから出力領域のソートトレイに搬送することが含まれる。
【0040】
例示のポケット設計では、選択されるパッケージサイズが標準とみなされる。デバイスパッケージサイズの組合せでは、従い得る一般規則は、或るキットのデバイスパッケージサイズの組合せにおける最大デバイスパッケージサイズが標準、すなわち基準点（又は基準線）、となることである。例えば、１２×１２ｍｍ、１１×１１ｍｍ、及び１０×１０ｍｍのパッケージされたデバイスのサイズを組み合わせるマルチパッケージポケットの場合、１２ｍｍ×１２ｍｍを標準とみなし得る。というのは、このパッケージの組合せにおいて１２×１２ｍｍが最大パッケージであるからである。最大パッケージを標準（この例では１２×１２ｍｍ）とすることにより、ＴＳ ＰｎＰネストを従来のＴＳ ＰｎＰネストと同じとし、シャトルプレートのポケットが、典型的なシャトルプレートの厚みの制約のため、より深くしか設計できずより浅くなるようには設計し得ない従来のシャトルプレートと異なり、ポケット深さを不変とすることができる。
【0041】
１２×１２ｍｍの基準線で始まる設定を改変して１１×１１ｍｍ又は１０×１０ｍｍを可能とすることは、１２×１２ｍｍのパッケージされたデバイス用のポケットの側壁内の上部ノッチ（又はショルダカット）、１１×１１ｍｍデバイス用の側壁内の上部ノッチより下の別のノッチ、及び１０×１０ｍｍパッケージ用のポケットの底部近くの別のノッチを含むポケット２６０などのポケットを含む開示されるマルチパッケージシャトルプレートを用いることを含み得る。さらに、コンタクタ固定プレート（ＴＳ ＰｎＰネストのＸ／Ｙ移動を制御するコンタクタの部分）の厚みは、デバイス厚みに生じ得る変化に対応するように改変され得る。
【0042】
上記の例は概して、１２×１２ｍｍ（１次パッケージされたデバイス）、１１×１１ｍｍ（２次パッケージされたデバイス）、及び１０×１０ｍｍ（３次パッケージされたデバイス）を設置するポケットを含むマルチパッケージシャトルプレートについて言及しているが、開示されるマルチパッケージシャトルプレートは、複数のパッケージサイズ（例えば、２３×２３ｍｍ、２２×２２ｍｍ、２１×２１ｍｍ、又は１８×１８ｍｍ、１３×１３ｍｍ、７×７ｍｍなど）、或いは４つ又は５つの異なるパッケージサイズなど、４つ以上のパッケージサイズを有するパッケージサイズの、様々な他の組合せについて設計され得る。
【0043】
開示される実施形態は、変換ダウンタイムが大幅に短くなっており、かつ、必要とされるシャトルプレートハードウェアが少なくなっているために取得コストが下がっているので、自動化されたテスト設備に有用となり得る。開示される実施形態の開示されるマルチパッケージサイズの態様は、異なるハードウェアセットを購入するコストを低減し、かつ、変換中のこのようなハードウェアの変更において生じるダウンタイムを短縮し、例えば、変換時間が約１時間短くなり、その結果、生産性が改善される。
【0044】
開示される実施形態は様々なテストフローに統合され得、それによって様々な異なるＩＣデバイス及び関連する製品がテストされ得る。本発明の特許請求の範囲内で、説明した例示実施形態に改変をなし得ること、及び多くの他の実施形態が可能であることがこの開示に関係する当業者には理解されよう。