特許第6019129号(P6019129)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本碍子株式会社の特許一覧
特許6019129III族窒化物基板の処理方法およびエピタキシャル基板の製造方法
<>
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000002
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000003
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000004
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000005
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000006
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000007
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000008
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000009
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000010
  • 特許6019129-III族窒化物基板の処理方法およびエピタキシャル基板の製造方法 図000011
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6019129
(24)【登録日】2016年10月7日
(45)【発行日】2016年11月2日
(54)【発明の名称】III族窒化物基板の処理方法およびエピタキシャル基板の製造方法
(51)【国際特許分類】
   C30B 25/20 20060101AFI20161020BHJP
   C30B 29/38 20060101ALI20161020BHJP
   H01L 21/304 20060101ALI20161020BHJP
   B24B 37/00 20120101ALI20161020BHJP
   H01L 21/205 20060101ALI20161020BHJP
   H01L 21/20 20060101ALI20161020BHJP
【FI】
   C30B25/20
   C30B29/38 D
   H01L21/304 621D
   B24B37/00 Z
   H01L21/205
   H01L21/20
【請求項の数】5
【全頁数】13
(21)【出願番号】特願2014-544847(P2014-544847)
(86)(22)【出願日】2014年3月20日
(86)【国際出願番号】JP2014057649
(87)【国際公開番号】WO2014156914
(87)【国際公開日】20141002
【審査請求日】2015年11月18日
(31)【優先権主張番号】特願2013-72508(P2013-72508)
(32)【優先日】2013年3月29日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000004064
【氏名又は名称】日本碍子株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】倉岡 義孝
(72)【発明者】
【氏名】杉山 智彦
(72)【発明者】
【氏名】前原 宗太
【審査官】 延平 修一
(56)【参考文献】
【文献】 特開2001−322899(JP,A)
【文献】 特開2012−235136(JP,A)
【文献】 特開2010−163307(JP,A)
【文献】 特開2005−136311(JP,A)
【文献】 特開2000−252217(JP,A)
【文献】 特開2008−303138(JP,A)
【文献】 特開2004−035360(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
C30B 1/00 − 35/00
B24B 37/00
H01L 21/20
H01L 21/205
H01L 21/304
(57)【特許請求の範囲】
【請求項1】
III族窒化物基板の処理方法であって、
III族窒化物基板の表面を化学機械研磨処理するCMP工程と、
前記CMP工程を経た前記III族窒化物基板を窒素ガス雰囲気下で950℃以上1150℃以下のアニール温度にまで昇温する昇温工程と、
前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、水素ガスと窒素ガスとの混合雰囲気で4分以上8分以下保持するアニール工程と、
を備え
前記混合雰囲気における水素ガスの混合比を1/10〜8/10とする、
ことを特徴とするIII族窒化物基板の処理方法。
【請求項2】
請求項1に記載のIII族窒化物基板の処理方法であって、
前記アニール温度を1000℃以上1100℃未満とする、
ことを特徴とするIII族窒化物基板の処理方法。
【請求項3】
III族窒化物基板上にIII族窒化物層がエピタキシャル形成されてなるエピタキシャル基板の製造方法であって、
III族窒化物基板の表面を化学機械研磨処理するCMP工程と、
前記CMP工程を経た前記III族窒化物基板を、前記III族窒化物基板上にIII族窒化物層をエピタキシャル形成するための装置内に載置する載置工程と、
前記載置工程を経た前記III族窒化物基板を前記装置内において窒素ガス雰囲気下で950℃以上1150℃以下のアニール温度にまで昇温する昇温工程と、
前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、前記装置内で水素ガスと窒素ガスとの混合雰囲気で4分以上8分以下保持するアニール工程と、
前記アニール工程を経た前記III族窒化物基板の上に前記装置内において前記III族窒化物層をエピタキシャル形成するエピタキシャル形成工程と、
を備え
前記混合雰囲気における水素ガスの混合比を1/10〜8/10とする、
ことを特徴とするエピタキシャル基板の製造方法。
【請求項4】
請求項に記載のエピタキシャル基板の製造方法であって、
前記アニール温度を1000℃以上1100℃未満とする、
ことを特徴とするエピタキシャル基板の製造方法。
【請求項5】
請求項3または請求項4に記載のエピタキシャル基板の製造方法であって、
前記エピタキシャル形成工程における前記III族窒化物層のエピタキシャル形成温度を前記アニール温度と同じにする、
ことを特徴とするエピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、III族窒化物結晶の処理方法に関し、特に、III族窒化物基板上にIII族窒化物結晶を成長させるに先立ってIII族窒化物基板に対し行う前処理方法に関する。
【背景技術】
【0002】
GaN(窒化ガリウム)に代表されるIII族窒化物結晶(単結晶)は、HEMT(高電子移動度トランジスタ)などの電子デバイスや、LED(発光ダイオード)を初めとする発光素子や受光素子などの光デバイスの下地基板や、それらのデバイスにおいて所望のデバイス特性を発現させる機能層として広く用いられる。
【0003】
III族窒化物結晶からなる基板(III族窒化物基板)は、III族窒化物結晶を、同じまたは異なる組成のIII族窒化物結晶からなる下地基板やサファイアやシリコンなどの異種材料の下地基板の上に成長させることによって得られる。なお、係る場合に用いられる下地基板を種結晶と称する場合もある。また、III族窒化物結晶を成長させた後、下地基板を除去する場合もある。
【0004】
サファイア基板上にGaN層を形成してなるGaNエピタキシャル基板の上に、気相法によってGaN層を形成し、その後サファイア基板を剥離することによりIII族窒化物基板であるGaN自立基板を得る技術がすでに公知である(例えば、特許文献1参照)。また、種結晶基板上に、液相法の一種であるフラックス法によってIII族窒化物結晶を形成する技術もすでに公知である(例えば、特許文献2参照)。
【0005】
また、GaN基板の上にMOCVD(有機金属化学気相成長)法にてIII族窒化物結晶を成長させるに先立ち、GaN基板の表面に存在する研磨キズが結晶成長に与える影響を低減するべく、MOCVDの装置内において、アンモニアと水素とを含むプロセスガスの雰囲気のもと、GaN基板を1100℃以上の温度で10分間以上熱処理する技術もすでに公知である(例えば、特許文献3参照)。
【0006】
さらには、GaN自立基板の上にGaNエピタキシャル膜を成長させる際に、界面部分にSi(シリコン)を含むnGaN層状領域を形成する技術も公知である(例えば、特許文献4参照)。
【0007】
GaN基板の上にMOCVD法などにより数〜数十μm厚の窒化物層を堆積してHEMT構造やLED構造を積層する場合、それらのデバイス特性を向上させるには結晶品質が良好で急峻な積層界面を得る必要があり、そのためにはGaN基板表面が平坦であることが求められる。積層に先立つGaN基板表面の処理方法としては、一般的にCMP(化学機械研磨)が適用される。
【0008】
しかしながら、従来、CMP処理後のGaN基板上にMOCVD法によりGaN層を積層してなる電子デバイスにおいて、その設計値から期待される特性が得られないという問題が発生していた。特にn型キャリアの制御が難しいという問題があった。
【0009】
その原因を明らかにすべく、本発明の発明者がSIMS(二次イオン質量分析法)により分析したところ、GaN層とGaN基板の界面に高濃度のSi不純物層が存在することが確認された。
【0010】
係るSi不純物層が形成される要因としては、GaN層形成前にGaN基板表面をCMP処理する際に付着し、その後の洗浄処理を経ても完全に除去されずにGaN基板表面に形成された加工変質層にパーティクルとして残留してなる砥粒(コロイダルシリカ)や、GaN基板の保管時にケース等から揮発してGaN基板表面に付着した付着物が、GaN層形成の際の昇温・加熱時に拡散することなどが考えられる。
【0011】
加工変質層はGaN基板の表面から数nm〜数10nmの厚みで存在し、Siの拡散に寄与していると考えられるので、例えば特許文献3に開示されているような熱処理を行い、加工変質層を除去する際に高濃度Si不純物層を除去するといった対応が考えられるが、係る場合、CMP処理により得られた平坦性が悪化し、その結果として、LEDなどのデバイス特性を劣化させてしまうため好ましくない。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特許第3631724号公報
【特許文献2】国際公開第2010/84675号
【特許文献3】特許第3894191号公報
【特許文献4】特許第4984557号公報
【発明の概要】
【0013】
本発明は、上記課題に鑑みてなされたものであり、III族窒化物層を積層した場合に特性の優れた電子デバイスを形成可能なIII族窒化物基板を得ることができる、III族窒化物基板の処理方法を提供することを目的とする。
【0014】
上記課題を解決するため、本発明の第1の態様では、III族窒化物基板の処理方法が、III族窒化物基板の表面を化学機械研磨処理するCMP工程と、前記CMP工程を経た前記III族窒化物基板を窒素ガス雰囲気下で950℃以上1150℃以下のアニール温度にまで昇温する昇温工程と、前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、水素ガスと窒素ガスとの混合雰囲気で4分以上8分以下保持するアニール工程と、を備え、前記混合雰囲気における水素ガスの混合比を1/10〜8/10とする、ようにした。
【0016】
本発明の第の態様では、第1の態様に係るIII族窒化物基板の処理方法において、前記アニール温度を1000℃以上1100℃未満とした。
【0017】
本発明の第の態様では、III族窒化物基板上にIII族窒化物層がエピタキシャル形成されてなるエピタキシャル基板の製造方法が、III族窒化物基板の表面を化学機械研磨処理するCMP工程と、前記CMP工程を経た前記III族窒化物基板を、前記III族窒化物基板上にIII族窒化物層をエピタキシャル形成するための装置内に載置する載置工程と、前記載置工程を経た前記III族窒化物基板を前記装置内において窒素ガス雰囲気下で950℃以上1150℃以下のアニール温度にまで昇温する昇温工程と、前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、前記装置内で水素ガスと窒素ガスとの混合雰囲気で4分以上8分以下保持するアニール工程と、前記アニール工程を経た前記III族窒化物基板の上に前記装置内において前記III族窒化物層をエピタキシャル形成するエピタキシャル形成工程と、を備え、前記混合雰囲気における水素ガスの混合比を1/10〜8/10とする、ようにした。
【0019】
本発明の第の態様では、第の態様に係るエピタキシャル基板の製造方法において、前記アニール温度を1000℃以上1100℃未満とした。
【0020】
本発明の第の態様では、第3またはの態様に係るエピタキシャル基板の製造方法において、前記エピタキシャル形成工程における前記III族窒化物層のエピタキシャル形成温度を前記アニール温度と同じにする、ようにした。
【0021】
本発明の第1ないし第の態様によれば、表面におけるSi不純物層の形成が好適に抑制されてなり、かつ、III族窒化物層をエピタキシャル形成させて電子デバイスを作製した場合に特性の優れた電子デバイスを得ることが出来るIII族窒化物基板、さらには、係るIII族窒化物層が形成されてなるエピタキシャル基板を得ることが出来る。
【図面の簡単な説明】
【0022】
図1】III族窒化物基板の処理手順を示す図である。
図2】GaNからなるIII族窒化物基板上に、CMP処理に続いて直ちにMOCVD法によってSiをドーパントとするn型の導電型を呈するGaN層を形成した場合の、SIMS測定の結果を表すプロファイルである。
図3】ショットキーバリアダイオード10の構成を模式的に示す図である。
図4】種々のエピタキシャル基板におけるSi濃度(Si不純物濃度)の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図5】種々のエピタキシャル基板におけるGaN層2の表面のRms値の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図6】ショットキーバリアダイオード10における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図7】種々のエピタキシャル基板におけるSi濃度(Si不純物濃度)の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図8】種々のエピタキシャル基板におけるGaN層2の表面のRms値の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図9】ショットキーバリアダイオード10における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。
図10】実施例1に係るエピタキシャル基板のSIMS測定の結果を表すプロファイルである。
【発明を実施するための形態】
【0023】
図1は、本実施の形態に係るIII族窒化物基板の処理手順を示す図である。まず、III族窒化物基板を用意する(ステップS1)。III族窒化物基板は、例えばGaNに代表されるIII族窒化物結晶(単結晶)からなる自立基板である。なお、III族窒化物基板は、GaNのほか、AlN、InN、BNなどからなるものであってもよいし、それらの混晶からなるものであってもよい。あるいは、サファイアやシリコンなどの異種材料からなる基板をIII族窒化物基板として用いる態様であってもよい。あるいはさらに、サファイアやシリコンなどの基板上に上述したIII族窒化物の結晶層がエピタキシャル形成されてなる、いわゆるテンプレート基板であってもよい。III族窒化物基板の厚みは、数百μm〜数mm程度であるのが好適である。
【0024】
用意したIII族窒化物基板に対しCMP(化学機械研磨)処理を行う(ステップS2)。CMPは、砥粒として粒子径が0.05μm〜0.1μm程度のコロイダルシリカを用いて、2時間〜5時間程度行うのが好適である。
【0025】
例えば、CMP処理前のIII族窒化物基板の表面粗さRms(二乗平均粗さ)が1nm〜3nmであった場合、CMPを行うことで、Rmsは0.1nm〜0.3nmにまで低減される。なお、本実施の形態において、Rmsは、原子間力顕微鏡(AFM)にて3μm角の領域を測定し、その測定結果を解析することで評価をしている。
【0026】
ただし、係るCMP処理を行った結果として、III族窒化物基板の表面にはCMPに用いたコロイダルシリカに起因したSi不純物が残留することが、本発明の発明者によって確認されている。図2は、このことを例示するSIMS(二次イオン質量分析法)測定の結果(プロファイル)である。図2は、GaNからなるIII族窒化物基板上に、CMP処理に続いて直ちにMOCVD法によってSiをドーパントとするn型の導電型を呈するGaN層を形成した場合の、SIMS測定の結果を示している。なお、図2の横軸の「界面からの深さ」とは、積層方向におけるIII族窒化物基板とGaN層との界面からの距離を、該界面からIII族窒化物基板に向かう向きを正として、GaN層に向かう向きを負として、表した値である。
【0027】
図2からは、III族窒化物基板の、GaN層との界面近傍に、周囲よりも1オーダー〜2オーダー程度高い濃度でSi不純物が偏在していることがわかる。換言すれば、Si不純物層が形成されているとも言える。また、係るSi不純物の存在は、III族窒化物基板の上にIII族窒化物層を形成することによって作製した電子デバイスにおいて、特性を劣化させる要因となることが、本発明の発明者によって確認されている。
【0028】
そこで、本実施の形態においては、Si不純物を除去し、特性の優れた電子デバイスの作製を可能とすることを目的として、III族窒化物基板に対し以降の処理を行う。
【0029】
具体的には、CMPを行ったIII族窒化物基板を、窒素ガス雰囲気中で昇温加熱し(ステップS3)、続けて、所定温度の水素ガスと窒素ガスとの混合雰囲気、または水素ガスとアンモニアガスとの混合雰囲気中で保持する熱処理(アニール処理)を行う(ステップS4)。
【0030】
窒素ガス雰囲気中での昇温加熱は、基板温度が、これに続くアニール処理を行う際の温度(アニール温度)に到達するまで行う。アニール温度は、950℃以上1150℃以下とするのが好ましく、1000℃以上1100℃未満とするのがより好ましい。昇温速度は、50℃/分〜120℃/分程度であるのが好ましい。
【0031】
一方、アニール処理の際の混合雰囲気におけるガスの混合比は、水素ガス:窒素ガスまたはアンモニアガス=8:2〜1:9程度であるのが好ましい。つまりは、混合ガス全体に対する水素ガスの混合比が1/10〜8/10であるのが好ましい。また、アニール処理の時間は、4分から8分程度が好ましい。
【0032】
以上のような、窒素ガス雰囲気中での昇温加熱と、これに続く混合ガス雰囲気中でのアニール処理とを行うことで、表面におけるSi不純物層の形成が好適に抑制されたIII族窒化物基板が得られる。係るIII族窒化物基板を続けて電子デバイス作製のためのIII族窒化物層の成膜処理に供することで、特性の優れた電子デバイスを得ることが可能となる。例えば、電子デバイスにおける耐圧の目安となる逆方向リーク電流が1×10−5A/cm以下という、耐圧特性の優れた電子デバイスを得ることが可能である。
【0033】
好ましくは、昇温加熱およびアニール処理は、これらに続いてIII族窒化物基板上にIII族窒化物層を成膜する処理を行う成膜装置内で行うようにする。
【0034】
例えば、MOCVD法によりIII族窒化物層を成膜するのであれば、MOCVD装置の反応管内においてIII族窒化物を成膜する際のIII族窒化物基板の載置箇所であるサセプタ上にCMP処理後のIII族窒化物基板を載置し、反応管内に窒素ガス供給源より窒素ガスを流しつつサセプタを通じてIII族窒化物基板を加熱することによってIII族窒化物基板の昇温加熱を行う。そして、III族窒化物基板が所定のアニール温度に到達すれば、下地基板を該アニール温度に保ちつつ、水素ガスと窒素ガスとの混合雰囲気、もしくは、水素ガスとアンモニアガスとの混合雰囲気を、上述した混合比を満たす流量比で流すことにより、アニール処理を行うようにする。そして、係るアニール処理の終了後、引き続いて、所望の組成のIII族窒化物層を成膜する処理を行う。
【0035】
例えば、水素ガスおよび窒素ガスをキャリアガスとし、水素ガスでバブリングしたTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)などとアンモニアガスとを原料ガスとし、さらに、必要に応じてシランガスなどをドーパントガスとして付加しつつ、MOCVD法によってIII族窒化物層をエピタキシャル形成するのが好適である。
【0036】
係る場合、アニール処理後の清浄なIII族窒化物基板に直ちにIII族窒化物層を形成することが出来るので、より特性の優れた電子デバイスの作製が可能となる。
【0037】
以上、説明したように、本実施の形態によれば、CMP処理後に、窒素ガス雰囲気中での昇温加熱と、これに続く水素ガスと窒素ガスとの混合雰囲気、または水素ガスとアンモニアガスとの混合雰囲気中でのアニール処理とを行うことで、表面におけるSi不純物層の形成が好適に抑制され、かつ、III族窒化物層をエピタキシャル形成させて電子デバイスを作製した場合に特性の優れた電子デバイスを得ることが出来るIII族窒化物基板を得ることが出来る。
【実施例】
【0038】
(実施例1)
本実施例では、複数のIII族窒化物基板を用意し、それぞれに対して処理条件を種々に違えつつ、水素ガスと窒素ガスとの混合雰囲気中でアニール処理(熱処理)を行った後、係るアニール処理後のIII族窒化物基板を用いたエピタキシャル基板の作製を行った。なお、本実施の形態において、エピタキシャル基板とは、III族窒化物基板上にIII族窒化物層をエピタキシャル形成したものを指し示すものとする。
【0039】
さらに、得られたエピタキシャル基板を用い、電子デバイス構造の一態様としてのショットキーバリアダイオードの作製を行った。図3は、本実施例で作製したショットキーバリアダイオード10の構成を模式的に示す図である。
【0040】
また、これら一連のプロセスの途中においては、CMP処理後のIII族窒化物基板とエピタキシャル基板とを対象とするAFM測定とその結果に基づくRms(二乗平均粗さ)の算出、および、SIMSによるSiの分布の測定と、ショットキーバリアダイオード10を対象とした逆方向リーク電流の評価とを行った。
【0041】
具体的には、III族窒化物基板として直径が4インチ、厚さが0.5mmであり、Siドープ量が約1×1017/cmであるC面GaN自立基板を複数枚用意し、それぞれについてCMP処理を150分間行った。3μm角の範囲についてAFM測定を行い、Rms値を求めたところ、すべての基板のRms値が0.15nm以上0.20nm以下の範囲に収まっていた。
【0042】
係るCMP処理後のIII族窒化物基板をMOCVD装置の反応管内のサセプタに配置し、反応管内の圧力を0.3atmを保ちつつ、III族窒化物基板を窒素ガス雰囲気中で基板温度(サセプタ温度)が1080℃となるまで昇温した。
【0043】
基板温度が1080℃に到達すると、反応管内の圧力を0.3atmを保ちつつ、反応管内に所定の混合比の水素ガスと窒素ガスの混合雰囲気を導入し、アニール処理(熱処理)を行った。処理時間は、3分、4分、8分、9分の4水準に違えた。一方、混合ガス雰囲気は、全流量を10slmに保ちつつ窒素ガスの流量を0slm(つまりは水素ガス雰囲気のみ)、1slm(処理時間8分の場合のみ)、2slm、4slm、6slm、8slm、9slm、または10slm(つまりは窒素ガス雰囲気のみ)とし、残余を水素ガスとすることにより作製した。
【0044】
係るアニール処理の後、基板温度をアニール処理時の温度(アニール温度)と同じ1080℃に保ちつつ、反応管内の圧力を1atmに設定し、水素ガスおよび窒素ガスをキャリアガスとし、水素ガスでバブリングしたTMG(トリメチルガリウム)とアンモニアガスとを原料ガスとし、さらに、シランガスをドーパントガスとして、n型のGaN層を2μmの厚みにエピタキシャル形成した。GaN層の形成後、室温まで基板温度を下げ、得られたエピタキシャル基板をMOCVD装置から取り出した。なお、アンモニアガスとTMGとのガス流量比、いわゆるV/III比は1800とした。また、シランガスは、GaN層におけるSi濃度が3×1016/cm程度となるように導入した。
【0045】
得られたそれぞれのエピタキシャル基板の表面(GaN層の表面)の3μm角の範囲をAFMにて測定し、得られた測定結果に基づいてRmsを算出した。
【0046】
また、それぞれのエピタキシャル基板の一部を切り出し、III族窒化物基板とGaN層との界面のSi濃度をSIMS分析し、得られたプロファイルにおける最大値(ピーク値)を求めた。なお、いずれのエピタキシャル基板についても、プロファイルの最大値は、III族窒化物基板の、GaN層との界面近傍において得られた。
【0047】
さらに、SIMS分析に供さなかったエピタキシャル基板の残りの部分を用いて、図3に示したショットキーバリアダイオード10を作製した。ショットキーバリアダイオード10は、下地基板1と、GaN層2と、TiとAlの多層電極であるオーミック電極3と、Niからなるショットキー電極4とを備える。
【0048】
具体的には、SIMS分析に用いずに残っていたエピタキシャル基板の一部をさらに切り出すことによって、III族窒化物基板に由来する下地基板1とGaN層2との積層体を得たうえで、下地基板1のGaN層2が形成されていない側の面に接するように開口径が250μmの金属マスクを置き、Ti膜とAl膜とをそれぞれの厚みが30nm、1000nmとなるようにEB(電子ビーム)蒸着してオーミック電極3を得た。蒸着後、高速アニール炉(RTA)にて650℃で1分間のアニールを行った。
【0049】
次に同じ金属マスクを用い、EB蒸着にてGaN層2上にNi膜を100nmの厚みに形成することにより、ショットキー電極4を得た。なお、ショットキー電極4は、オーミック電極3と厚み方向において同じ位置に形成されるようにした。
【0050】
以上の態様にて得られたショットキーバリアダイオード10対し、逆方向に0V〜600Vまでの範囲で電圧を印加することにより、逆方向リーク電流を測定した。
【0051】
図4ないし図6は、それぞれ、上述のように得られた種々のエピタキシャル基板におけるSi濃度(Si不純物濃度)の最大値(ピーク値)、GaN層2の表面のRms値、および、ショットキーバリアダイオード10における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。なお、いずれのエピタキシャル基板においても、逆方向リーク電流の測定値は印加電圧が0Vから600Vまでの範囲で単調に増加した。それゆえ、図6に示したのは印加電圧が600Vの場合の値である。
【0052】
図4に示すように、熱処理時間(アニール時間)が4分以上の場合、窒素ガスの流量が9slm以下の範囲であれば、Si不純物濃度の最大値は、もともとのIII族窒化物基板におけるSiドープ量と同程度の1×1017/cm程度に留まっていた。
【0053】
例えば、図10は、アニール時間が8分で、窒素ガスの流量が9slm(水素ガスの流量が1slm)という条件でアニール処理を行ったIII族窒化物基板に由来するエピタキシャル基板のSIMS測定の結果(プロファイル)である。なお、図10の横軸の「界面からの深さ」については、図2の場合と同様である。図10に示したプロファイルにおいては、図2に示したプロファイルとは異なり、顕著なピークは確認されず、基板側のSi濃度は1×1017/cm程度でほぼ一定であり、GaN層側のSi濃度は3×1016/cm程度でほぼ一定となっている。また、図示は省略するが、アニール時間が4分以上で窒素ガスの流量が9slm以下という条件でのアニール処理を行ったIII族窒化物基板を用いて作製したエピタキシャル基板についても、同様のプロファイルが得られている。
【0054】
以上のことは、アニール時間が4分以上で窒素ガスの流量が9slm以下という条件でのアニール処理を行ったIII族窒化物基板を用いて作製したエピタキシャル基板においては、III族窒化物基板とGaN層との界面におけるSi不純物の偏在が抑制されていることを意味する。
【0055】
一方で、図5によると、窒素ガスの流量が低く、かつ、アニール時間が長いほど、表面粗さは劣化する傾向がある。また、図6からは、熱処理時間が4分および8分でかつ窒素ガス流量が2slm以上(10slm以下)の場合に、逆方向リーク電流が1×10−5A/cm以下にまで低減されていることがわかる。
【0056】
これら図4ないし図6に示した結果を踏まえると、CMP処理を行ったIII族窒化物基板に対し、水素ガスと窒素ガスの混合比が水素ガス:窒素ガス=8:2〜1:9程度である混合ガス雰囲気のもとで、換言すれば、混合ガス全体に対する水素ガスの混合比が1/10〜8/10である水素ガスと窒素ガスとの混合ガス雰囲気のもとで、4分以上8分以下のアニール処理を行うことが、III族窒化物のGaN層との界面近傍においてSi不純物濃度を低減させて特性の優れたIII族窒化物基板を用いた電子デバイスの作製に好適であるといえる。
【0057】
なお、図4ないし図6に示す結果をより詳細にみれば、窒素ガスの流量が2slmよりも低い(窒素ガスの混合比が低く水素ガスの混合比が高い)場合、Si不純物濃度は低減されているものの、表面粗さが劣化している。これにより、ショットキー電極4とGaN層2との界面が良好に形成されず、ショットキー特性が悪化しているものと推察され、結果として、逆方向リーク電流も高くなる傾向があると考えられる。一方、窒素ガスの流量が9slmよりも高い(窒素ガスの混合比が高く水素ガスの混合比が低い)場合においては、GaN層2の表面粗さは低く保たれてはいるものの、GaN層2の表面におけるSi不純物濃度が高くなる傾向がある。これは、GaN層2の下地基板1との界面付近においてSiが設計値通りに存在せず、下地基板1の側に拡散してしまうことが理由であると考えられ、その結果として、窒素ガスの混合比が大きくなっても逆方向リーク電流が低下しないものと推察される。
【0058】
(実施例2)
アニール処理の際の混合ガスの種類と処理時間とを違えた他は、実施例1と同様に、III族窒化物基板のCMP処理からショットキーバリアダイオードの逆方向リーク電流測定までを行った。
【0059】
具体的には、処理時間は、4分と8分の2水準とした。一方、混合ガス雰囲気は、全流量を10slmに保ちつつ、アンモニアガスの流量を2slmまたは4slmに固定し、窒素ガスの流量は種々に違えつつ最大でも8slmとし、残余を水素ガスとした。
【0060】
図7ないし図9は、それぞれ、上述のように得られた種々のエピタキシャル基板におけるSi濃度(Si不純物濃度)の最大値(ピーク値)、GaN層2の表面のRms値、および、ショットキーバリアダイオード10における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。なお、いずれのエピタキシャル基板についても、Si濃度プロファイルの最大値は、III族窒化物基板の、GaN層との界面近傍において得られた。また、いずれのエピタキシャル基板においても、逆方向リーク電流の測定値は印加電圧が0Vから600Vまでの範囲で単調に増加した。それゆえ、図9に示したのは印加電圧が600Vの場合の値である。
【0061】
図7および図9からは、窒素ガスを含まない、水素ガスとアンモニアガスとの混合雰囲気ガスを用いた場合に、III族窒化物基板とGaN層との界面におけるSi不純物の偏在が抑制され、かつ、逆方向リーク電流が1×10−5A/cm以下にまで低減されていることがわかる。なお、図8によると、Rmsの値は窒素ガス流量が高いほどわずかに小さくなる傾向があるが、最大でも0.3nm程度であることから、窒素ガスを含まない、水素ガスとアンモニアガスとの混合雰囲気ガスを用いた場合にも、GaN層の表面においては、良好な平坦性が確保されているものといえる。
【0062】
係る結果は、水素ガスと窒素ガスとの混合ガス雰囲気に代えて、混合ガス全体に対する水素ガスの混合比が1/10〜8/10である水素ガスとアンモニアガスとの混合ガス雰囲気を用いて、CMP処理後のIII族窒化物基板をアニール処理した場合においても、III族窒化物基板の、GaN層との界面近傍においてSi不純物濃度が低減されており、係るIII族窒化物基板を用いて特性の優れた電子デバイスを作製することができるということを指し示している。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10