発明が解決しようとする課題[発明の詳細な説明]から抜粋

図１０は、従来のインバータの１相分３０の回路図である。ここでは１相分３０とは上アームと下アームを直列接続した回路をいう。また、前記特許文献１に示すように、パワー半導体モジュールがＳｉ−ＩＧＢＴ３１とＳｉＣ−ＳＢＤ３２で構成された例をここでは示す。 一般にＳｉＣ−ＳＢＤ３２は結晶欠陥が多いため、大きなチップサイズの場合では良品率が低くなる。したがって一般には小さいサイズ（例えば２ｍｍ□など）で構成されることが多い。このときアノードパッドに打つことができるワイヤ本数も少なくなるので、アノードパッドとワイヤとの接合部の発熱も大きくなり、パワーサイクル耐量が低下する懸念がある。それゆえＦＷＤとして機能するＳｉＣ−ＳＢＤ２で発生する損失を小さくして、発熱を抑制する必要がある。 また、回路の配線インダクタンス（浮遊インダクタンスＬ）が大きい場合、図９に示されるように、スイッチング時にＳｉ−ＩＧＢＴ１には回路のインダクタンス（Ｌ）と主電流（コレクタ電流Ｉｃ）の減少によりダイナミックアバランシェ電圧Ｖａｖｄが印加される。この電圧Ｖａｖｄの印加によりＳｉＣ−ＳＢＤ３２が破壊しないように、この電圧ＶａｖｄでＳｉＣ−ＳＢＤ３２がアバランシェに突入しないように、点線で示す静的アバランシェ電圧Ｖａｖｓ２が高いＳｉＣ−ＳＢＤ３２を用いる。 しかし、静的アバランシェ電圧Ｖａｖｓ２が高いＳｉＣ−ＳＢＤ３２はドリフト層の厚さが厚いため、順電圧降下、通称、オン電圧（ＶＦ）が高くなってしまい、ＦＷＤとして機能するＳｉＣ−ＳＢＤ３２で発生する損失が大きくなる。その結果、パワーサイクル耐量の低下が懸念される。 また、特許文献１〜特許文献４において、大きな静的アバランシェ耐量を有するＳｉＣ−ＳＢＤを用いて、ＳｉＣ−ＳＢＤの静的アバランシェ電圧をＳｉ−ＩＧＢＴ１のダイナミックアバランシェ電圧より低くする。ＳｉＣ−ＳＢＤの静的アバランシェ電圧を低くすることで、ＳｉＣ−ＳＢＤのドリフト層の厚さを減少させてオン電圧を低下させる。オン電圧を低下させることでＳｉＣ−ＳＢＤで発生する損失を小さくして、ＳｉＣ−ＳＢＤのパワーサイクル耐量を向上させるということについては記載されていない。 この発明の目的は、前記の課題を解決して、ワイドバンドギャップ基板に形成された還流ダイオードのパワーサイクル耐量を高めることができるパワー半導体モジュールを提供することにある。

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明によれば、ＳｉＣ−ＳＢＤの静的アバランシェ電圧をＳｉ−ＩＧＢＴのダイナミックアバランシェ電圧より低くすることで、ＳｉＣ−ＳＢＤのパワーサイクル耐量を向上させることができる。