特許6028325IP Force 特許公報全文掲載

技術分野

半導体基板の両面に選択パターン加工工程を必要とする半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、前述の逆阻止IGBTの製造方法では、裏面側のエッチング溝を形成し、裏面側フォトレジスト剥離の後、p型コレクタ層とp型コレクタ電極の形成に際して、表面側の半導体機能領域へのダメージを避けるには、表面側のフォトレジストを残し、裏面側フォトレジストだけを剥離しなければならない。しかし、実際には、この工程が容易であるとは簡単に言えない点が問題である。すなわち、従来の製造方法のプロセスフローである図3の(f)に示すように、裏面側フォトレジストを剥離しようとしてフォトレジストの剥離液に半導体基板を浸漬すると、表面と裏面とでフォトレジストを変えるなどしても、裏面側のレジストだけでなく、表面側のフォトレジストも一部剥離する現象がおき易くなる。しかも、裏面側フォトレジストの剥離に使用される薬液によって、表面側フォトレジストがダメージを受けないだけでなく、フォトレジスト剥離後の裏面側のSi基板面も影響を受けない材料とする必要がある。尚、図示しないが裏面側フォトレジストの剥離をドライプロセスで行う場合も、表面へのガスの回り込みが生じるため、表面側のフォトレジストには同様の要求がなされる。その結果、表面のフォトレジスト材料、場合によっては裏面側のフォトレジスト材料またはその剥離材料は大きく限られ、高価で特殊な材料を用いなければならないことが問題となる。この問題は表面側にデバイス構造を有し、裏面側のSi基板の表面形状をパターン加工する必要のある他の半導体装置を製造する際にも共通の課題となる。 本発明は、以上説明した点を考慮してなされたものであり、本発明の目的は、表面側保護膜が裏面側フォトレジストの剥離液に対する耐性を備えていなくても、表面側に保護膜を形成し裏面側Si基板にパターンエッチングして溝を形成した後、裏面側のフォトレジストだけを剥離することができるプロセス工程を有する半導体装置の製造方法を提供することである。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明は、前述の課題を解消して発明の目的を達成するために、半導体基板の表面側に半導体機能領域を形成する工程、前記半導体基板の表面側に保護膜を形成する工程、前記半導体基板の裏面側を研削して前記半導体基板を所要の厚さに減じる工程、前記半導体基板の裏面側にフォトレジストを塗布する工程、前記半導体基板の裏面側の前記フォトレジストを用いて所要の開口部を有する開口パターンを形成する工程、該開口部から前記・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、表面側保護膜が裏面側フォトレジストの剥離液に対する耐性を備えていなくても、表面側に保護膜を形成し裏面側Si基板をパターンエッチングした後、裏面側のフォトレジストだけを剥離することができるプロセス工程を有する半導体装置の製造方法を提供することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】一般的な逆阻止IGBTの端部断面図である。

【図2】本発明の半導体装置の製造方法にかかるプロセスフローを示す半導体基板の断面図であり、(a)表面側半導体機能領域の形成工程、(b)表面保護フォトレジスト塗布工程、(c)裏面研削工程、(d)裏面側フォトリソグラフィ工程、(e)裏面側溝エッチング工程、(f)裏面側のCMPによるフォトレジスト除去工程、(g)裏面フォトレジスト除去後の状態を示す断面図、(h)裏面側の半導体機能領域の形成工程、(i)表面側保護フォトレジスト剥離工程である。

【図3】従来の半導体装置の製造方法にかかるプロセスフローを示す半導体基板の断面図であり、(a)〜(e)は図2と同じ、(f)裏面側フォトレジスト剥離工程、(g)裏面フォトレジスト剥離後の状態を示す断面図である。

【図4】CMPによる研磨速度比(フォトレジスト研磨速度/Si基板研磨速度)と不良発生率との関係図である。

【図5】フォトレジスト研磨速度がSi基板研磨速度より非常に遅い場合の形状不良を示すSi基板の断面図である。

【図6】フォトレジスト研磨速度がSi基板研磨速度より非常に速い場合のフォトレジスト残渣状態を示すSi基板の断面図である。

選択図 図1出願人が指定した本件の代表的な図

1 半導体基板   2 p型分離拡散層   3 p型ベース領域   4 n型エミッタ領域   5 フィールド絶縁膜   6 ゲート絶縁膜   7 ゲート電極   8 層間絶縁膜   9 エミッタ電極   10 p型ガードリング   11 フィールドプレート   12 p型チャネルストッパー   14 p型コレクタ層   15 側壁面   16 溝   20 半導体機能領域   21 素子端部   22 耐圧構造部   23 素子活性部   24 表面側フォトレジスト   25 裏面側フォトレジスト   26 化学的機械的研磨装置   27 形状だれ   28 フォトレジスト残渣

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります