特許 6028593 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6028593

(24)【登録日】2016年10月28日

(45)【発行日】2016年11月16日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/60 20060101AFI20161107BHJP

   H01L 21/3205 20060101ALI20161107BHJP

   H01L 21/768 20060101ALI20161107BHJP

   H01L 23/522 20060101ALI20161107BHJP

【ＦＩ】

   H01L21/60 311S

   H01L21/88 T

   H01L21/92 603B

   H01L21/92 603D

【請求項の数】4

【全頁数】17

(21)【出願番号】特願2013-13433(P2013-13433)

(22)【出願日】2013年1月28日

(65)【公開番号】特開2014-146658(P2014-146658A)

(43)【公開日】2014年8月14日

【審査請求日】2015年9月3日

【前置審査】

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100091672

【弁理士】

【氏名又は名称】岡本 啓三

(72)【発明者】

【氏名】清水 浩三

(72)【発明者】

【氏名】作山 誠樹

(72)【発明者】

【氏名】宮島 豊生

【審査官】 ▲高▼須 甲斐

(56)【参考文献】

【文献】 特開２００１−３０８１４４（ＪＰ，Ａ）

【文献】 特開２００８−１３５４３５（ＪＰ，Ａ）

【文献】 特開２００６−０７３５７４（ＪＰ，Ａ）

【文献】 特開２０００−１９５８８５（ＪＰ，Ａ）

【文献】 特開２００１−２９８０５１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

(57)【特許請求の範囲】

【請求項1】

配線基板の第１の電極と半導体素子の第２の電極の少なくとも一方の表面にバリアメタル膜を形成する工程と、
前記第１の電極と前記第２の電極との間に、スズ、ビスマス、及び亜鉛を含むはんだを材料とする接続端子を配する工程と、
前記接続端子を加熱して、該接続端子の温度を前記はんだの固相線温度以上の一定温度に一定時間保つことにより、前記第１の電極と前記第２の電極の各々に前記接続端子を接合する工程とを有し、
前記第１の電極と前記第２の電極の各々に前記接続端子を接合する工程では、
前記固相線温度以上且つ前記固相線温度＋１０℃以下の温度で１５秒以上保持し、その後前記固相線温度＋１０℃よりも高い温度で加熱することを特徴とする半導体装置の製造方法。

【請求項2】

前記バリアメタル膜は、ニッケル膜を含む金属層であることを特徴とする請求項１に記載の半導体装置の製造方法。

【請求項3】

前記金属層は、前記ニッケル膜と金膜を順に積層した積層膜であることを特徴とする請求項２に記載の半導体装置の製造方法。

【請求項4】

前記金属層は、前記ニッケル膜、パラジウム膜、及び金膜を順に積層した積層膜であることを特徴とする請求項２に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

配線基板の上に実装される半導体素子は、その接続端子の数が増加しつつあり、またその接続端子の狭ピッチ化も進んでいる。このような接続端子数の増加や狭ピッチ化に対応し得る実装技術としてフリップチップ実装がある。

【0003】

フリップチップ実装においては、はんだバンプ等の接続端子をリフローすることにより、その接続端子を介して配線基板と半導体素子の各々の電極同士が接続される。

【0004】

接続端子をリフローするには半導体素子や配線基板が加熱されることになるが、半導体素子と配線基板とでは熱膨張量が異なるため、リフローの際に半導体素子がダメージを受けるおそれがある。

【0005】

このようなダメージを抑制するためには、はんだバンプ等の接続端子の材料としてなるべく融点が低い材料を使用して、リフロー時の加熱温度を低下させるのが有効である。

【0006】

接続端子の材料として普及している鉛フリーはんだは、融点が高いためこのような低温でのリフローには向いていない。例えば、鉛フリーはんだのSn-Ag-Cu系はんだは２１７℃という高い融点を有する。

【0007】

そのため、接続端子の材料としては融点が１３９℃と低温の共晶点組成のSn-Bi系はんだが使用されることが多い。

【0008】

しかし、Sn-Bi系はんだを用いた接続端子には、電極との接合強度を高めるという点において改善の余地がある。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１２−１５７８７３号公報

【特許文献2】特開２０１０−１６７４７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

半導体装置の製造方法において、接続端子と電極との接合強度を高めることを目的とする。

【課題を解決するための手段】

【0012】

以下の開示の一観点によれば、配線基板の第１の電極と半導体素子の第２の電極の少なくとも一方の表面にバリアメタル膜を形成する工程と、前記第１の電極と前記第２の電極との間に、スズ、ビスマス、及び亜鉛を含むはんだを材料とする接続端子を配する工程と、前記接続端子を加熱して、該接続端子の温度を前記はんだの固相線温度以上の一定温度に一定時間保つことにより、前記第１の電極と前記第２の電極の各々に前記接続端子を接合する工程とを有し、前記第１の電極と前記第２の電極の各々に前記接続端子を接合する工程では、前記固相線温度以上且つ前記固相線温度＋１０℃以下の温度で１５秒以上保持し、その後前記固相線温度＋１０℃よりも高い温度で加熱する半導体装置の製造方法が提供される。

【発明の効果】

【0013】

以下の開示によれば、接続端子の材料に亜鉛が含まれるので、接続端子を溶融したときに接続端子にビスマスが偏析するのが抑制され、機械的に脆いビスマスが原因で接続端子とバリアメタル膜との接合強度が低下するのを防止できる。

【図面の簡単な説明】

【0014】

【図1】図１（ａ）、（ｂ）は、調査に用いた半導体装置の製造途中の拡大断面図である。

【図2】図２（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の拡大断面図である。

【図3】図３は、本実施形態に係る半導体装置の全体断面図である。

【図4】図４は、接続端子の接合強度を調査して得られた図である。

【図5】図５（ａ）は、本実施形態の第１例に係る第１のバリアメタル膜の断面図であり、図５（ｂ）は、本実施形態の第２例に係る第１のバリアメタル膜の断面図である。

【図6】図６（ａ）、（ｂ）は、図５（ａ）、（ｂ）の各例に係る第１のバリアメタル膜に接続端子を接合させたときの断面BF STEM (Bright Field Scanning Transmission Electron Microscope)を基にして描いた図である。

【図7】図７は、本実施形態に係るリフローの温度プロファイルを示す図である。

【図8】図８は、実験で使用した第１のバリアメタル膜のサンプルの層構造を説明するための図である。

【図9】図９は、実験で採用したリフローの温度プロファイルについて説明するための図である。

【図10】図１０は、実験で使用した第１のバリアメタル膜のサンプルと、リフローの温度プロファイルの組み合わせを示す図である。

【図11】図１１は、実験において接続端子の材料として用いたはんだのサンプルの組成を示す図である。

【発明を実施するための形態】

【0015】

本実施形態の説明に先立ち、本願発明者が行った調査について説明する。

【0016】

前述のように、半導体素子のダメージを低減するには、半導体素子と配線基板とを接続する接続端子の材料として融点がなるべく低いはんだを使用するのが有効である。

【0017】

そこで、この調査では、低融点のはんだとして広く普及しているSn-Bi系はんだを接続端子の材料として用いて電極と接続端子との接合強度が考察された。

【0018】

図１（ａ）、（ｂ）は、この調査における半導体装置の製造途中の拡大断面図である。

【0019】

まず、図１（ａ）に示すように、配線基板１とLSI (Large Scale Integration)等の半導体素子１０とを用意する。

【0020】

配線基板１０の表面には銅を材料とする第１の電極２が設けられており、更に第１の電極２の上にはニッケル膜３と金膜４とを順に積層してなる第１のバリアメタル５膜が形成される。

【0021】

ニッケル膜３は、無電解めっきにより４μm〜６μm程度の厚さに形成され、めっき液に含まれるリンを僅かに含有する。また、金膜４は無電解めっきにより０．１μm〜０．３μm程度の厚さに形成される。

【0022】

一方、半導体素子１の表面にも銅を材料とする第２の電極１１が設けられる。その第２の電極１１の上には、電解めっきで形成された１μm〜２μm程度の厚さのニッケル膜１２と、電解めっきで０．１μm〜０．３μm程度の厚さに形成された金膜１３とを順に積層してなる第２のバリアメタル膜１４が形成される。

【0023】

その第２のバリアメタル膜１４には予め接続端子８が接合される。接続端子８の材料は、Sn-Bi系はんだの一例であるSn-57Biはんだであり、その固相線温度は１３９℃と低い。

【0024】

そして、第１のバリアメタル膜５に接続端子８を当接させ、接続端子８を加熱して溶融させる。このとき、各バリアメタル膜５、１４の最上層に形成した金膜４、１３により、これらのバリアメタル膜５、１４の表面でのSn-57Biはんだの濡れ性が良好となる。

【0025】

また、銅を材料とする第１の電極２の上に第１のバリアメタル膜５を形成したことにより、第１の電極２から接続端子８への銅の拡散が防止される。

【0026】

この状態を保持すると、図１（ｂ）に示すように、溶融した接続端子８のスズが各バリアメタル膜５、１４のニッケルと反応する。その結果、各バリアメタル膜５、１４にスズとニッケルとの合金層７が形成され、その合金層７を介して各電極２、１１に接続端子８が接合されることになる。

【0027】

以上により、配線基板１の上に半導体素子１０を実装してなる半導体装置１５の基本構造が得られる。

【0028】

ここで、図１（ｂ）の工程における合金層７の形成に際しては、接続端子８においてビスマスよりも反応性が高いスズが優先的に各バリアメタル膜５、１４と反応する。そのため、各バリアメタル膜５、１４と接続端子８との界面X付近において未反応のビスマスが取り残され、ビスマスが局所的に偏析することがある。

【0029】

ビスマスは、接続端子８の融点を下げるのに資するものの機械的に硬くて脆い性質を有する。よって、このように界面Xにビスマスが偏析すると接続端子８と各電極２、１１との接合強度が低下し、ひいては半導体装置１５の信頼性が低下してしまう。

【0030】

以下に、接続端子の材料にビスマスを用いても半導体装置の信頼性を低下させない本実施形態について説明する。

【0031】

（本実施形態）
本実施形態では、以下に説明するように、バリアメタル膜との反応性が良好な亜鉛を接続端子に添加することにより、接続端子にビスマスが偏析するのを防止する。

【0032】

図２（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の拡大断面図である。

【0033】

まず、図２（ａ）に示すように、配線基板２１とLSI等の半導体素子２５とを用意する。

【0034】

配線基板２１の表面には銅を材料とする第１の電極２２が設けられており、更に第１の電極２２の上には第１のバリアメタル２３膜が形成される。また、半導体素子２５の表面にも銅を材料とする第２の電極２６が設けられており、その上に第２のバリアメタル膜２７が形成される。

【0035】

なお、第１のバリアメタル膜２３と第２のバリアメタル膜２７の好適な層構造については後述する。

【0036】

上記の第２のバリアメタル膜２７には、接続端子２４として直径が約０．６mmのはんだバンプが予め接合される。

【0037】

接続端子２４の材料であるはんだは、主成分がスズとビスマスであり、添加材として亜鉛を含有する。そのはんだにおける各成分の組成は特に限定されない。本実施形態では、スズとビスマスが共晶組成となるSn-57Bi-xZn (0.1≦x≦1)で表されるはんだを使用する。ビスマスを含むことでそのはんだの固相線温度は約１３９℃と低くなる。

【0038】

そして、第１のバリアメタル膜２３と第２のバリアメタル膜２７の間に接続端子２４が配された状態でリフローにより接続端子２４を加熱して溶融させる。そのリフローの好適な条件については後述する。

【0039】

上記のように接続端子２４の材料であるはんだは固相線温度が約１３９℃と低いため、接続端子２４を溶融するのに要する温度も低くて済み、リフロー時に半導体素子２５が受けるダメージを低減することができる。

【0040】

そして、接続端子２４が溶融した状態を保持することにより、その接続端子２４と各バリアメタル膜２３、２７の各々の材料との合金層３０を形成し、その合金層３０を介して各電極２２、２６に接続端子２４を接合する。

【0041】

ここで、溶融した接続端子２４においては、その中に含まれる亜鉛の反応性が残りのスズよりも非常に高い。よって、上記の合金層３０が形成される際には、スズよりも亜鉛が優先的に各バリアメタル膜２３、２７と反応するため、合金層３０は主としてスズの合金で形成されることになる。

【0042】

また、亜鉛よりも反応性に乏しいスズとビスマスは、それらの大部分が未反応の状態で接続端子２４の中に共存する。よって、接続端子２４と各バリアメタル膜２３、２７との界面Yに単体のビスマスが偏析するのを防止でき、機械的に脆いビスマスが原因で接続端子２４と各電極２２、２６との接合強度が低下するのを抑制できる。

【0043】

このように、接続端子２４に添加した亜鉛は、接続端子２４中のスズが各バリアメタル膜２３、２７と反応するのを抑えて、接続端子２４中においてスズとビスマスとを共存させる役割を担う。

【0044】

但し、亜鉛はスズよりも酸化し易い材料なので、接続端子２４に亜鉛を多量に添加すると接続端子２４の表面に酸化被膜が形成され、接続端子２４を介して各電極２２、２６を電気的に良好に接続できなくなるおそれがある。接続端子２４に酸化被膜が形成されるのを抑制するには、接続端子２４における亜鉛の濃度を１wt%以下にするのが好ましい。

【0045】

一方、亜鉛の濃度が低すぎると、接続端子２４におけるビスマスの偏析を亜鉛で抑制するのが困難となる。そのため、接続端子２４における亜鉛の濃度を０．１wt%以上とすることによりビスマスの偏析を効果的に抑制するのが好ましい。

【0046】

また、リフローによって接続端子２４が酸化するのを防止するために、酸素濃度を１０００ppm以下に低減した窒素雰囲気中でリフローを行うのが好ましい。

【0047】

更に、第１のバリアメタル膜２３を設けたことにより、第１の電極２２から接続端子２４への銅の拡散が抑制される。これにより、接続端子２４内においてスズと銅とが反応して相対的にビスマスの濃度が上昇するのを防止して、接続端子２４内におけるビスマスの偏析を抑制し、接続端子２４と第１の電極２２の接合強度を高めることもできる。同様に、第２のバリアメタル膜２７により第２の電極２６から接続端子２４への銅の拡散も防止できる。

【0048】

以上により、配線基板２１に半導体素子２５を実装してなる半導体装置３１の基本構造が完成する。

【0049】

図３は、この半導体装置３１の全体断面図である。

【0050】

図３に示すように、半導体素子２５が実装されているのとは反対側の配線基板２１の主面には銅を材料とする複数のパッド３４が設けられ、そのパッド３４に外部接続端子としてはんだバンプ３６が接合される。このような半導体装置３１はBGA (Ball Grid Array)型の半導体装置とも呼ばれる。

【0051】

なお、配線基板２１と半導体素子２５との機械的な接続強度を高めるために、これらの間にアンダーフィル樹脂を充填してもよい。

【0052】

上記した本実施形態では、各バリアメタル膜２３、２６との反応性がスズよりも高い亜鉛を接続端子２４に添加することで、接続端子２４においてビスマスが偏析するのを抑制し、各電極２２、２６と接続端子２４の接合強度が高められる。

【0053】

本願発明者は、接続端子２４の接合強度がどの程度高められるのかを調査した。

【0054】

その調査結果を図４に示す。

【0055】

この調査では、上記のようにして各電極２２、２６に接続端子２４を接合した後、ビスマスの偏析を促すために接続端子２４を１２５℃に加熱して加速試験を行った。

【0056】

図４の横軸は、このように接続端子２４を加熱した時間であり、縦軸は、第１の電極２２と接続端子２４との接合強度である。なお、接合強度は、配線基板２１から剥がれる方向の力を接続端子２４に徐々に加えていき、第１の電極２２から接続端子２４が剥がれた時の力の大きさとして定義される。

【0057】

その接合強度は、接続端子２４の材料としてSn-57Bi-1.0Znを用いた場合とSn-57Bi-0.5Znを用いた場合の各々について調査された。なお、第１のバリアメタル膜２３の材料としてはニッケルを用いた。

【0058】

また、この調査では、比較例として、図１（ｂ）に示した接続端子８と第１の電極２との接合強度も調べられた。前述のように、この比較例における接続端子８の材料としては、亜鉛が添加されていないSn-57Biはんだを用いた。

【0059】

図４に示すように、比較例においては、時間の経過と共に接合強度が急激に低下している。これは、接続端子８を加熱し続けたことで接続端子８内におけるビスマスの偏析が促されたためと考えられる。

【0060】

一方、本実施形態では、Sn-57Bi-1.0ZnとSn-57Bi-0.5Znのどちらを用いた場合においても接合強度の低下が抑制されている。これにより、スズとビスマスとを主成分とするはんだに亜鉛を添加してなる材料を接続端子２４に用いることで、接続端子２４と第１の電極２２との接合強度が実際に維持されることが確認された。

【0061】

次に、上記した第１のバリアメタル膜２３の好適な層構造について説明する。

【0062】

図５（ａ）は、接続端子２４を接合させる前の状態での第１例に係る第１のバリアメタル膜２３の断面図である。

【0063】

この例では、第１の電極２２の上にニッケル膜２３ａと金膜２３ｂとをこの順に形成し、これらの金属層を第１のバリアメタル膜２３とする。

【0064】

これらの膜のうち、ニッケル膜２３ａは銅の拡散防止能力に優れており、そのニッケル膜２３ａによって第１の電極２２から接続端子２４に銅が拡散するのを抑制することができる。

【0065】

そのニッケル膜２３ａの成膜方法としては、電解めっき法と無電解めっき法がある。無電解めっき法でニッケル膜２３ａを形成する場合には、めっき液中に含まれるリンがニッケル膜２３ａに微量に含まれる。このようにリンを含有するニッケルのことを以下ではNiPと書くこともある。

【0066】

また、ニッケル膜２３ａの膜厚も特に限定されない。無電解めっきでニッケル膜２３ａを形成する場合にはその膜厚は例えば４μm〜６μm程度であり、電解めっきでニッケル膜２３ａとしてNiP膜を形成する場合にはその膜厚は例えば１μm〜２μmである。

【0067】

一方、第１のバリアメタル膜２３の最上層の金膜２３ｂは、第１のバリアメタル膜２３での接続端子２４の濡れ性を向上させる役割を担う。その金膜２３ｂは、例えば無電解めっき法で形成され、その膜厚は約０．３μm程度である。

【0068】

図５（ｂ）は、接続端子２４を接合させる前の状態での第２例に係る第１のバリアメタル膜２３の断面図である。

【0069】

第２例においては、第１例で説明したニッケル膜２３ａと金膜２３ｂとの間にパラジウム膜２３ｃを設ける。

【0070】

パラジウム膜２３ｃは、金膜２３ｂと同様に接続端子２４の濡れ性を向上させる機能を有するため、高価な金膜２３ｂを薄くしてその成膜コストを低減しつつ、接続端子２４の濡れ性を維持することができる。

【0071】

パラジウム２３ｃの膜厚は特に限定されないが、この例では無電解めっき法によりパラジウム膜２３ｃを約０．０５μm程度の厚さに形成する。

【0072】

また、上記のように第２例では金膜２３ｂを薄くしても構わないので、本実施形態ではフラッシュめっきにより金膜２３ｂを０．０７５μm程度の薄さに形成する。

【0073】

なお、ニッケル膜２３ａの成膜方法は第１例と同様であり、電解めっき法によりニッケル膜２３ａを形成してもよいし、ニッケル膜２３ａとして無電解めっき法でNiP膜を形成してもよい。また、無電解めっきでニッケル膜２３ａを形成する場合にはその膜厚は例えば４μm〜６μm程度であり、電解めっきでニッケル膜２３ａとしてNiP膜を形成する場合にはその膜厚は例えば１μm〜２μmである。

【0074】

また、上記では第１のバリアメタル膜２３の層構造について説明したが、第２のバリアメタル膜２７も図５（ａ）、（ｂ）と同じ層構造を採用し得る。

【0075】

図６（ａ）、（ｂ）は、図５（ａ）、（ｂ）の各例に係る第１のバリアメタル膜２３に接続端子２４を接合させたときの断面BF STEM (Bright Field Scanning Transmission Electron Microscope)を基にして描いた図である。なお、図６（ａ）、（ｂ）の各例においては、ニッケル膜２３ａとして無電解めっき法によりNiP膜を形成した。

【0076】

図６（ａ）に示すように、第１例においては、ニッケル膜２３ａの表層部分が接続端子２４の亜鉛と反応することで、NiZnを主体とする合金層３０が第１のバリアメタル膜２３と接続端子２４との界面に形成されている。なお、第１のバリアメタル膜２３の最上層に形成した金膜２３ｂは、厚さが薄いためBF STEM像には表れていない。

【0077】

また、図６（ｂ）に示すように、第２例においては、金膜２３ｂとパラジウム膜２３ｃの表層部分とが接続端子２４の亜鉛と反応することで、AuZnやPbZnを含む合金層３０が形成されている。

【0078】

第１例と第２例のいずれにおいても、合金層３０よりも上側の接続端子２４には、第１のバリアメタル膜２３と反応していない未反応のスズ、ビスマス、及び亜鉛が共存している。

【0079】

次に、本実施形態に係る接続端子２４の好適なリフロー条件について説明する。

【0080】

前述のように、本実施形態では、図２（ｂ）の工程においてリフローにより接続端子２４を溶融させた。

【0081】

図７は、そのリフロー時の温度プロファイルを示す図であり、横軸はリフロー時間を示し、縦軸は接続端子２４の温度を示す。

【0082】

また、図７の実線で示すグラフAは本実施形態に係る温度プロファイルを示すグラフであり、点線で示すグラフBは比較例に係る温度プロファイルを示すグラフである。

【0083】

なお、前述したように、リフロー時に接続端子２４が酸化するのを防止するために、この例では酸素濃度を１０００ppm以下に低減した窒素雰囲気中でリフローを行うものとする。

【0084】

グラフAに示すように、本実施形態における温度プロファイルは、概ね第１〜第５の期間４１〜４５に分けられる。

【0085】

最初の第１の期間４１においては、リフローを開始して接続端子２４を昇温させ、接続端子２４の温度がその固相線温度T_mpに達する前に昇温を停止する。

【0086】

次の第２の期間４２では、接続端子２４の温度を一定の温度に保つことにより、配線基板２１と半導体素子２５の各々の構成部品を熱に馴染ませる。

【0087】

その後、第３の期間４３において接続端子２４の昇温を再開して、接続端子２４をその固相線温度T_mp以上の温度にまで加熱し、接続端子２４を溶融させる。

【0088】

ここで、本実施形態では接続端子２４がその固相線温度T_mpよりも所定の温度ΔTだけ高い温度に達したところで再び昇温を停止して、第４の期間４４において接続端子２４を一定の温度T₀（＝T_mp+ΔT）に保つ。

【0089】

このように固相線温度T_mp以上の温度T₀に接続端子２４を保つことで、溶融した接続端子２４に第１のバリアメタル膜２３が接する時間が十分に確保される。その結果、前述の合金層３０の形成が促され、第１のバリアメタル膜２３の全面にわたって均一な厚さの合金層３０を形成でき、それにより第１のバリアメタル膜２３と接続端子２４との接合強度を高めることが可能となる。

【0090】

上記した所定の温度ΔTは特に限定されないが、接続端子２４において固相のはんだと液相のはんだとが共存し得る温度ΔTを採用するのが好ましい。このように固相と液相とを共存させると、接続端子２４の全てを液相にする場合と比較して合金層３０の形成がゆっくり進行する。そのため、均一な厚さの層状の合金層３０を形成し易くなり、安定な形状の合金層３０によって上記した接合強度の向上の実効を図ることが可能となる。

【0091】

なお、上記のように固相と液相とが共存し得る温度ΔTの範囲は、例えば０℃≦ΔT≦１０℃である。

【0092】

また、第４の期間４４の時間tが短いと合金層３０を形成するのが難しくなるので、時間tを１５秒以上とすることにより、接合強度を向上させるのに十分な厚さの合金層３０を形成するのが好ましい。

【0093】

その後、第５の期間４５において再び接続端子２４を昇温し、リフローの最高温度T_max（約１８０℃）にまで接続端子２４を加熱してその略全てを液相にする。これにより、接続端子２４内における各元素の組成のばらつきが低減されるので、接続端子２４内でビスマスが偏析するのを更に効果的に抑制でき、接続端子２４と各電極２２、２６との接合強度が一層向上する。

【0094】

この後は、接続端子２４を室温にまで冷却して固化することで、接続端子２４を介して配線基板２１と半導体素子２５とを機械的に接続する。

【0095】

以上のように、本実施形態では第４の期間４４において接続端子２４をその固相線温度T_mp以上の一定の温度T₀に保つことで合金層３０の形成が促され、接続端子２４と第１の電極２２との接合強度が向上する。

【0096】

なお、比較例に係るグラフBでは、一定の温度T₀に保つ期間がないため、合金層３０が急激に形成されてその膜厚が不均一となり、合金層３０で接続端子２４と第１の電極２２との接合強度を向上させるのが難しいと考えられる。

【0097】

次に、本願発明者が行った実験について説明する。

【0098】

図８は、その実験で使用した第１のバリアメタル膜２３のサンプルS1〜S4の層構造を説明するための図である。

【0099】

図５（ａ）、（ｂ）で説明したように、第１のバリアメタル膜２３には第１例と第２例とがある。更に、第１例と第２例のいずれにおいても第１のバリアメタル膜２３にニッケル膜２３ａを形成しているが、前述のようにニッケル膜２３ａの成膜方法としては電解めっき法と無電解めっき法の二種類がある。

【0100】

よって、この実験では、図８に示すように第１例と第２例の各々においてニッケル膜２３ａの成膜方法として電界めっき法と無電解めっき法を使用することにより、合計で四つのサンプルP1〜P4を形成した。

【0101】

一方、リフローの温度プロファイルとしては図９の四つの温度プロファイルを用いた。

【0102】

各温度プロファイルの形状は図７のグラフAと同じである。但し、この実験では、第４の期間４４（図７参照）における一定の温度T₀として固相線温度と１５０℃の二つを採用し、第４の期間４４の時間tとして１５秒と３０秒を採用することで、全部で四つの温度プロファイル１〜４を用いた。

【0103】

なお、温度T₀を「固相線温度」とした温度プロファイル１、２においては、第４の期間４４における一定の温度T₀として接続端子２４の固相線温度T_mp（約１３９℃）を採用した。また、温度T₀を「１５０℃」とした温度プロファイル３、４においては、第４の期間４４における一定の温度T₀として、接続端子２４の固相線温度T_mp（約１３９℃）よりも約１０℃高い１５０℃を採用した。

【0104】

図８の四つのサンプルP1〜P4と図９の四つの温度プロファイルにより、第１のバリアメタル膜２３と温度プロファイルとの組み合わせの総数は１６（＝４×４）となる。

【0105】

図１０は、これら１６個の組み合わせを示す図である。

【0106】

この実験では、１６個の全ての組み合わせについて、以下の組成のはんだを用いて第１の電極２２と接続端子２４との接合強度が測定された。

【0107】

図１１は、この実験において接続端子２４の材料として用いたはんだのサンプルS1〜S21の組成を示す図である。なお、図１１では、はんだの組成を質量百分率で表している。また、空欄のセルは、そのセルに対応する添加材がないことを表し、スズの濃度「Bal.」は、はんだ全体の質量百分率が１００wt%となるようなスズの濃度を表す。

【0108】

サンプルS1〜S24のいずれのはんだにおいても、主成分はスズとビスマスであり、添加材として亜鉛が使用されている。

【0109】

なお、サンプルS1〜S3においては添加材として亜鉛のみを用い、亜鉛以外の添加材は用いていない。

【0110】

また、サンプルS4〜S6においては添加材として更に銀（Ag）を用い、サンプルS7〜S9においては添加材として更にアンチモン（Sb）を用いた。そして、サンプルS10〜S12においては添加材として更にコバルト（Co）を用い、サンプルS13〜S15においては添加材として更にニッケル（Ni）を用いた。また、サンプルS16〜S18においては添加材として更にアルミニウム（Al）を用い、サンプルS19〜S21においては添加材として更にゲルマニウムを用いた。そして、サンプルS22〜S24においては添加材として更にリンを用いた。

【0111】

実験の結果、添加材として亜鉛を含むサンプルS1〜S24では、図１０の１６個の全ての組み合わせにおいて、第１の電極２２と接続端子２４とを接合した後にそれらを１２５℃で５００時間加熱した後でも、それらの接合強度は２０N以上となった。

【0112】

これにより、接合強度の向上に亜鉛が有効であることに加え、亜鉛の他に銀、アンチモン、コバルト、ニッケル、アルミニウム、リン、及びゲルマニウムのいずれかをはんだに添加しても接合強度が向上することが明らかとなった。

【0113】

特に、図８のサンプルP3、P4のように第１のバリアメタル膜２３にパラジウム膜２３ｃが含まれる場合には、他のサンプルP1、P2と比較して接合強度が１．２倍以上になることも確認できた。

【0114】

これに対し、図４に示したように、亜鉛が添加されていないSn-57Biはんだを接続端子２４として用いる比較例では、この実験と同じ条件で加熱時間を５００時間とすると、接合強度は本実施形態の約半分にまで低下している。

【0115】

よって、図８の第１のバリアメタル膜２３の四つの層構造、図９の四つの温度プロファイル、及び図１０の２１個のはんだ組成の全ての組み合わせにおいて、第１の電極２２と接続端子２４との接合強度が比較例よりも向上することが確認できた。

【0116】

更に、本願発明者は、本実施形態に係る半導体装置３１（図３参照）の信頼性を評価するために、以下のような試験を行った。

【0117】

その試験は、半導体装置３１を−２５℃と１２５℃の間で冷却と加熱とを５００サイクル繰り返す温度サイクル試験である。この温度サイクル試験の後、本実施形態に係る半導体装置３１においては、各電極２２、２６間の抵抗の上昇率が１０％以下と良好であった。また、温度が１２１℃で湿度が８５％の高温多湿の環境中に半導体装置３１を１０００時間放置しても、温度サイクル試験と同様の抵抗の上昇率が１０％以下に抑えられた。

【0118】

これに対し、亜鉛が添加されていないSn-57Biはんだを接続端子２４として用いる比較例では、上記と同じ温度サイクル試験を行うと抵抗の上昇率が１０％を超えてしまった。また、この比較例に係る半導体装置を温度が１２１℃で湿度が８５％の高温多湿の環境中に１０００時間放置した結果、抵抗の上昇率は１０％を超えた。

【0119】

この結果より、本実施形態が半導体装置の信頼性を向上させるのにも有効であることが確認できた。

【0120】

以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。

【0121】

例えば、図１１では接続端子２４の材料であるはんだに銀、アンチモン、コバルト、ニッケル、アルミニウム、ゲルマニウム、及びリンのいずれかを単体で添加しているが、これらを任意に組み合わせてはんだに添加してもよい。これによっても、上記と同様に各電極２２、２６と接続端子２４との接合強度が向上する。

【0122】

また、図３では配線基板２１と半導体素子２５とを本実施形態に係る接続端子２４で接続したが、任意の能動素子や受動素子を接続端子２４を介して配線基板２１に接続し得る。更に、その配線基板２１の使用用途も特に限定されず、サーバやパーソナルコンピュータ等の任意の電子機器に配線基板２１を使用し得る。

【0123】

以上説明した各実施形態に関し、更に以下の付記を開示する。

【0124】

（付記１） 配線基板の第１の電極と半導体素子の第２の電極の少なくとも一方の表面にバリアメタル膜を形成する工程と、
前記第１の電極と前記第２の電極との間に、スズ、ビスマス、及び亜鉛を含むはんだを材料とする接続端子を配する工程と、
前記接続端子を加熱して、該接続端子の温度を前記はんだの固相線温度以上の一定温度に一定時間保つことにより、前記第１のバリアメタル膜と前記第２のバリアメタル膜の各々に前記接続端子を接合する工程と、
を有する半導体装置の製造方法。

【0125】

（付記２） 前記バリアメタル膜は、ニッケル膜を含む金属層であることを特徴とする付記１に記載の半導体装置の製造方法。

【0126】

（付記３） 前記金属層は、前記ニッケル膜と金膜と順に積層した積層膜であることを特徴とする付記２に記載の半導体装置の製造方法。

【0127】

（付記４） 前記金属層は、前記ニッケル膜、パラジウム膜、及び金膜を順に積層した積層膜であることを特徴とする付記２に記載の半導体装置の製造方法。

【0128】

（付記５） 前記一定温度は、前記接続端子において、固相の前記はんだと液相の前記はんだとが共存する温度であることを特徴とする付記１乃至付記４のいずれかに記載の半導体装置の製造方法。

【0129】

（付記６） 前記一定温度は、前記固相線温度に１０℃を加えた温度以下の温度であることを特徴とする付記５に記載の半導体装置の製造方法。

【0130】

（付記７） 前記一定時間は１５秒以上であることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置の製造方法。

【0131】

（付記８） 前記接続端子を加熱する工程において、前記一定時間の経過後に、前記一定温度よりも高い温度に前記接続端子を昇温させることを特徴とする付記１乃至付記７のいずれかに記載の半導体装置の製造方法。

【0132】

（付記９） 前記はんだの主成分は、前記スズと前記ビスマスであることを特徴とする付記１乃至付記８のいずれかに記載の半導体装置の製造方法。

【0133】

（付記１０） 前記はんだにおける前記亜鉛の濃度は、０．１wt%以上１wt%以下であることを特徴とする付記１乃至付記９のいずれかに記載の半導体装置の製造方法。

【0134】

（付記１１） 第１の電極を備えた配線基板と、
第２の電極を備えた半導体素子と、
前記第１の電極と前記第２の電極のいずれか一方の表面に設けられたバリアメタル膜と、
前記第１の電極と前記第２の電極との間に設けられて前記バリアメタル膜に接合され、スズ、ビスマス、及び亜鉛を含むはんだを材料とする接続端子とを有し、
前記バリアメタル膜と前記接続端子との間に、前記バリアメタル膜の材料と前記亜鉛との合金層が形成されたことを特徴とする半導体装置。

【0135】

（付記１２） 前記バリアメタル膜は、ニッケル膜を含む金属層であることを特徴とする付記１１に記載の半導体装置。

【0136】

（付記１３） 前記金属層は、前記ニッケル膜と金膜と順に積層した積層膜であることを特徴とする付記１２に記載の半導体装置。

【0137】

（付記１４） 前記金属層は、前記ニッケル膜、パラジウム膜、及び金膜を順に積層した積層膜であることを特徴とする付記１２に記載の半導体装置。

【0138】

（付記１５） 前記はんだの主成分は、前記スズと前記ビスマスであることを特徴とする付記１１乃至付記１４のいずれかに記載の半導体装置。

【0139】

（付記１６） 前記はんだにおける前記亜鉛の濃度は、０．１wt%以上１wt%以下であることを特徴とする付記１１乃至付記１５のいずれかに記載の半導体装置。

【符号の説明】

【0140】

１、２１…配線基板、２、２２…第１の電極、３、１２…ニッケル膜、４、１３…金膜、５、２３…第１のバリアメタル膜、７…合金層、８、２４…接続端子、１０、２５…半導体素子、１１、２６…第２の電極、１４、２７…第２のバリアメタル膜、１５、３１…半導体装置、２３ａ…ニッケル膜、２３ｂ…金膜、２３ｃ…パラジウム膜、３４…パッド、３６…外部接続端子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】