(58)【調査した分野】(Int.Cl.,DB名)
奇数層の導体パターンと偶数層の導体パターンとが絶縁層を挟んで上下方向に交互に配置される多層基板を構成するプリント回路基板と、該プリント回路基板に接続されたコモンモードフィルタとを備えたノイズ抑制構造を有し、前記奇数層の導体パターンがモータ駆動部に接続される接地ラインに接続され、前記偶数層の導体パターンがモータ駆動部に接続される電源ラインに接続された電動パワーステアリング装置用制御装置であって、
前記奇数層の導体パターンは、上下方向に連通する複数の第1スルーホールによって接続され、前記偶数層の導体パターンは、上下方向に連通する複数の第2スルーホールによって接続され、
前記奇数層の導体パターンのうち前記第1スルーホールを接続するための所定の領域を形成する第1接続部及び第2接続部、並びに前記第2スルーホールに対して絶縁するための所定の領域を除く部分と、前記偶数層の導体パターンのうち前記第2スルーホールを接続するための所定の領域を形成する第1接続部及び第2接続部、並びに前記第1スルーホールに対して絶縁するための所定の領域を除く部分とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられており、
前記奇数層の導体パターンにおける前記第1接続部と前記第2接続部との間の部分と、前記偶数層の導体パターンにおける前記第1接続部と前記第2接続部との間の部分とには、スルーホールが設けられておらず、
前記コモンモードフィルタは、フィルタコアと、フィルタコアに巻回された2本のコイルと、
一方の前記コイルの一端は、複数のグランドパターンを相互接続するスルーホールに接続され、一方のコイルの他端は、前記第1スルーホールに接続され、
他方の前記コイルの一端は、前記第2スルーホールに接続され、他方の前記コイルの他端は、電源に接続される複数の電源パターンを相互接続するスルーホールに接続され、前記第1スルーホールに接続された前記奇数層の導体パターンと、前記第2スルーホールに接続され、前記奇数層の導体パターンと互いに絶縁されている前記偶数層の導体パターンとによって形成されたコンデンサとを備えることを特徴とする電動パワーステアリング装置用制御装置。
前記奇数層の最上層における前記第2スルーホールに対して絶縁するための所定の領域に、前記第2スルーホールに接続される第1ランドを設け、前記偶数層の最下層における前記第1スルーホールに対して絶縁するための所定の領域に、前記第1スルーホールに接続される第2ランドを設けることを特徴とする請求項1記載の電動パワーステアリング装置用制御装置。
前記第2スルーホールに対して絶縁するための所定の領域は、前記奇数層の導体パターンに形成される切欠であり、前記第1スルーホールに対して絶縁するための所定の領域は、前記偶数層の導体パターンに形成される切欠であることを特徴とする請求項1又は2記載の電動パワーステアリング装置用制御装置。
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明に係る電動パワーステアリング装置用制御装置が採用される電動パワーステアリング装置の基本構造を示す図である。
図2は、
図1に示す電動パワーステアリング装置のコントローラの制御系を示すブロック図である。
図3は、
図1に示す電動パワーステアリング装置の半導体モジュール及びノイズ抑制構造を含むコントローラの分解斜視図である。
図4は、
図3に示す半導体モジュールの平面図である。
図1には、本発明に係るプリント回路基板及びノイズ抑制構造が採用される電動パワーステアリング装置の基本構造が示されており、電動パワーステアリング装置において、操向ハンドル1のコラム軸2は、減速ギア3、ユニバーサルジョイント4A及び4B、ピニオンラック機構5を経て操向車輪のタイトロッド6に連結されている。コラム軸2には、操向ハンドル1の操舵トルクを検出するトルクセンサ7が設けられており、操向ハンドル1の操舵力を補助する電動モータ8が減速ギア3を介してコラム軸2に連結されている。電動パワーステアリング装置を制御するコントローラ10には、バッテリー(図示せず)から電力が供給されるとともに、イグニションキー(図示せず)を経てイグニションキー信号IGN(
図2参照)が入力される。コントローラ10は、トルクセンサ7で検出された操舵トルクTsと車速センサ9で検出された車速Vとに基づいて、アシスト(操舵補助)指令となる操舵補助指令値の演算を行い、演算された操舵補助指令値に基づいて電動モータ8に供給する電流を制御する。
【0013】
コントローラ10は、主としてマイクロコンピュータで構成されるが、その制御装置の機構及び構成を示すと
図2に示すようになる。
トルクセンサ7で検出された操舵トルクTs及び車速センサ9で検出された車速Vは制御演算部としての制御演算装置11に入力され、制御演算装置11で演算された電流指令値をゲート駆動回路12に入力する。ゲート駆動回路12で、電流指令値等に基づいて形成されたゲート駆動信号はFETのブリッジ構成で成るモータ駆動部13に入力され、モータ駆動部13は非常停止用の遮断装置14を経て3相ブラシレスモータで構成される電動モータ8を駆動する。3相ブラシレスモータの各相電流は電流検出回路15で検出され、検出された3相のモータ電流ia〜icは制御演算装置11にフィードバック電流として入力される。また、電動モータ8には、ホールセンサ等の回転センサ16が取り付けられており、回転センサ16からの回転信号RTがロータ位置検出回路17に入力され、検出された回転位置θが制御演算装置11に入力される。
また、イグニションキーからのイグニション信号IGNはイグニション電圧モニタ部18及び電源回路部19に入力され、電源回路部19から電源電圧Vddが制御演算装置11に入力されるとともに、装置停止用となるリセット信号Rsが制御演算装置11に入力される。そして、遮断装置14は、2相を遮断するリレー接点141及び142で構成されている。
【0014】
また、モータ駆動部13の回路構成について説明すると、電源ライン81に対し、直列に接続されたFETTr1及びTr2、FETTr3及びTr4、及びFETTr5及びTr6が並列に接続されている。そして、電源ライン81に対して、並列に接続されたFETTr1及びTr2、FETTr3及びTr4、及びFETTr5及びTr6が接地ライン82に接続されている。これにより、インバータを構成する。ここで、FETTr1及びTr2は、FETTr1のソース電極SとFETTr2のドレイン電極Dとが直列に接続され、3相モータのc相アームを構成し、c相出力ライン91cにて電流が出力される。また、FETTr3及びTr4は、FETTr3のソース電極SとFETTr4のドレイン電極Dとが直列に接続され、3相モータのa相アームを構成し、a相出力ライン91aにて電流が出力される。更に、FETTr5及びTr6は、FETTr5のソース電極SとFETTr6のドレイン電極Dとが直列に接続され、3相モータのb相アームを構成し、b相出力ライン91bにて電流が出力される。
【0015】
次に、
図3は、
図1に示す電動パワーステアリング装置の半導体モジュール及びノイズ抑制構造を含むコントローラ10の分解斜視図であり、コントローラ10は、ケース20と、モータ駆動部13を含むパワーモジュールとしての半導体モジュール30と、放熱用シート39と、制御演算装置11、ゲート駆動回路12及びノイズ抑制構造100を含む制御回路基板40と、電力及び信号用コネクタ50と、3相出力用コネクタ60と、カバー70とを備えている。
ここで、ケース20は、略矩形状に形成され、半導体モジュール30を載置するための平板状の半導体モジュール載置部21と、半導体モジュール載置部21の長手方向端部に設けられた、電力及び信号用コネクタ50を実装するための電力及び信号用コネクタ実装部22と、半導体モジュール載置部21の幅方向端部に設けられた、3相出力用コネクタ60を実装するための3相出力用コネクタ実装部23とを備えている。
【0016】
そして、半導体モジュール載置部21には、半導体モジュール30を取り付けるための取付けねじ38がねじ込まれる複数のねじ孔21aが形成されている。また、半導体モジュール載置部21及び電力及び信号用コネクタ実装部22には、制御回路基板40を取り付けるための複数の取付けポスト24が立設され、各取付けポスト24には、制御回路基板40を取り付けるための取付けねじ41がねじ込まれるねじ孔24aが形成されている。更に、3相出力用コネクタ実装部23には、3相出力用コネクタ60を取り付けるための取付けねじ61がねじ込まれる複数のねじ孔23aが形成されている。
【0017】
また、半導体モジュール30は、前述したモータ駆動部13の回路構成を有し、
図4に示すように、基板31に、6個のベアチップFET35で構成されるFETTr1〜Tr6、電源ライン81に接続された正極端子81a、及び接地ライン82に接続された負極端子82aが実装されている。また、基板31には、a相出力ライン91aに接続されたa相出力端子92a、b相出力ライン91bに接続されたb相出力端子92b、及びc相出力ライン91cに接続されたc相出力端子92cを含む3相出力部90が実装されている。また、基板31上には、コンデンサを含むその他の表面実装部品37が実装されている。更に、半導体モジュール30の基板31には、半導体モジュール30を取り付けるための取付けねじ38が挿通する複数の貫通孔31aが設けられている。
【0018】
半導体モジュール30を半導体モジュール載置部21上に取り付けるに際しては、放熱用シート39を半導体モジュール載置部21上に取付け、その放熱用シート39の上から半導体モジュール30を取り付ける。この放熱用シート39により、半導体モジュール30で発生した熱が放熱用シート39を介してケース20に放熱される。
また、制御回路基板40は、プリント回路基板110上に複数の電子部品を実装して制御演算装置11及びゲート駆動回路12を含む制御回路を構成するものである。
ここで、
図3に示すように、制御回路基板40のプリント回路基板110と、このプリント回路基板110に実装されたコモンモードフィルタ120とによりノイズ抑制構造100を構成している。ノイズ抑制構造100は、コモンモードフィルタ120によって電動パワーステアリング装置における電子装置のノイズを抑制すると共に、プリント回路基板110によってもノイズ抑制を行い、電子装置のノイズを低減するようにしている。
【0019】
図5は、ノイズ抑制構造の概略構成を示す斜視図である。
図6は、
図5に示すノイズ抑制構造の平面図である。
図7は、
図5に示すノイズ抑制構造を構成するプリント回路基板における複数層の導体パターンを示し、(A)は第1層の導体パターンの平面図、(B)は第2層の導体パターンの平面図、(C)は第3層の導体パターンの平面図、(D)は第4層の導体パターンの平面図、(E)は第5層の導体パターンの平面図、(F)は第6層の導体パターンの平面図である。
図8は、
図5に示すノイズ抑制構造を構成するプリント回路基板の断面模式図である。
図5において、ノイズ抑制構造100は、プリント回路基板110(複数層の導体パターンのみ図示)と、このプリント回路基板110に実装されたコモンモードフィルタ120とにより構成される。
ここで、プリント回路基板110は、
図5および
図8に示すように、第1層の導体パターン111〜第6層の導体パターン116を有する6層基板で構成されている。プリント回路基板110は、
図8に示すように、平板状の絶縁性の第1基材131と、この第1基材131に対して下方に配置された平板状の絶縁性の第2基材132とを備えている。そして、第1基材131の上側に絶縁層である第1プリプレグ133が配置され、第1基材131の下側であって第2基材132との間には絶縁層である第2プリプレグ134が配置され、第2基材132の下側には第3プリプレグ135が配置されている。
【0020】
そして、第1層の導体パターン111は第1プリプレグ133上面に配置され、第2層の導体パターン112は第1基材131上面に配置され、第3層の導体パターン113は第1基材131下面に配置され、第4層の導体パターン114は第2基材132上面に配置され、第5層の導体パターン115は第2基材132下面に配置され、第6層の導体パターン116は第3プリプレグ135下面に配置されている。結果的に、奇数層(1、3、5層)の導体パターン111、113、115と偶数層(2、4、6層)の導体パターン112、114、116とがプリプレグ(絶縁層)133、第1基材(絶縁層)131、第2プリプレグ(絶縁層)134、第2基材(絶縁層)132、第3プリプレグ(絶縁層)135を挟んで上下方向に交互に配置されている。
【0021】
ここで、奇数層の導体パタ−ン111、113、115は、グランドパターンであり、グランドラインに接続される。また、偶数層の導体パターン112、114、116は、電源パターンであり、電源ラインに接続される。
そして、奇数層の導体パターン111、113、115は、
図6乃至
図8に示すように、上下方向に連通する複数の第1スルーホール117によって相互接続されている。また、偶数層の導体パターン112、114、116は、上下方向に連通する複数の第2スルーホール118によって相互接続されている。各第1スルーホール117は、プリント回路基板110の上面と下面との間を貫通する貫通孔117aと、貫通孔117aの内周面において環状に上下方向に延びてプリント回路基板110の上面と下面との間を接続する導電部117bとで構成されている。また、各第2スルーホール118は、プリント回路基板110の上面と下面との間を貫通する貫通孔118aと、貫通孔118aの内周面において環状に上下方向に延びてプリント回路基板110の上面と下面との間を接続する導電部118bとで構成されている。
【0022】
次に、第1層〜第6層の導体パターン111〜116の構成につき、
図7を参照して説明する。
先ず、第1層の導体パターン111は、
図7(A)に示すように、中央に略平行四辺形状のパターン本体111aを備え、このパターン本体111aの上部右端から第1スルーホール117を接続するための領域を形成する第1接続部111bが突出形成されている。この第1接続部111bの左側には、第2スルーホール118に対して絶縁するための領域を形成する第1切欠111dが形成されている。また、パターン本体111aの下部内側には、第1スルーホール117を接続するための領域を形成する第2接続部111cが形成されるとともに、第2スルーホール118に対して絶縁するための領域を形成する第2切欠111eが形成されている。
【0023】
そして、第1層の第1切欠111dには、当該第1層の導体パターン111と逆層の偶数層の導体パターン112,114,116に接続される第2スルーホール118に接続される第1ランド119aが設けられている。また、第1層の第2切欠111eにも、当該第1層の導体パターン111と逆層の偶数層の導体パターン112,114,116に接続される第2スルーホール118に接続される第1ランド119aが設けられている。
また、第2層の導体パターン112は、
図7(B)に示すように、中央に略平行四辺形状のパターン本体112aを備え、このパターン本体112aの上部左端から第2スルーホール118を接続するための領域を形成する第1接続部112bが突出形成されている。この第1接続部112bの右側には、第1スルーホール117に対して絶縁するための領域を形成する第1切欠112dが形成されている。また、パターン本体112aの下部内側には、第2スルーホール118を接続するための領域を形成する第2接続部112cが形成されるとともに、第1スルーホール117に対して絶縁するための領域を形成する第2切欠112eが形成されている。
【0024】
また、第3層の導体パターン113は、第1層の導体パターン111と同一形状であり、
図7(C)に示すように、中央に略平行四辺形状のパターン本体113aを備え、このパターン本体113aの上部右端から第1スルーホール117を接続するための領域を形成する第1接続部113bが突出形成されている。この第1接続部113bの左側には、第2スルーホール118に対して絶縁するための領域を形成する第1切欠113dが形成されている。また、パターン本体113aの下部内側には、第1スルーホール117を接続するための領域を形成する第2接続部113cが形成されるとともに、第2スルーホール118に対して絶縁するための領域を形成する第2切欠113eが形成されている。
【0025】
更に、第4層の導体パターン114は、第2層の導体パターン112と同一形状であり、
図7(D)に示すように、中央に略平行四辺形状のパターン本体114aを備え、このパターン本体114aの上部左端から第2スルーホール118を接続するための領域を形成する第1接続部114bが突出形成されている。この第1接続部114bの右側には、第1スルーホール117に対して絶縁するための領域を形成する第1切欠114dが形成されている。また、パターン本体114aの下部内側には、第2スルーホール118を接続するための領域を形成する第2接続部114cが形成されるとともに、第1スルーホール117に対して絶縁するための領域を形成する第2切欠114eが形成されている。
【0026】
また、第5層の導体パターン115は、第1層、第3層の導体パターン111、113と同一形状であり、
図7(E)に示すように、中央に略平行四辺形状のパターン本体115aを備え、このパターン本体115aの上部右端から第1スルーホール117を接続するための領域を形成する第1接続部115bが突出形成されている。この第1接続部115bの左側には、第2スルーホール118に対して絶縁するための領域を形成する第1切欠115dが形成されている。また、パターン本体115aの下部内側には、第1スルーホール117を接続するための領域を形成する第2接続部115cが形成されるとともに、第2スルーホール118に対して絶縁するための領域を形成する第2切欠115eが形成されている。
【0027】
また、第6層の導体パターン116は、第2層、第4層の導体パターン112、114と同一形状であり、
図7(F)に示すように、中央に略平行四辺形状のパターン本体116aを備え、このパターン本体116aの上部左端から第2スルーホール118を接続するための領域を形成する第1接続部116bが突出形成されている。この第1接続部116bの右側には、第1スルーホール117に対して絶縁するための領域を形成する第1切欠116dが形成されている。また、パターン本体116aの下部内側には、第2スルーホール118を接続するための領域を形成する第2接続部116cが形成されるとともに、第1スルーホール117に対して絶縁するための領域を形成する第2切欠116eが形成されている。
そして、第6層の第1切欠116dには、当該第6層の導体パターン116と逆層の奇数層の導体パターン111,113,115に接続される第1スルーホール117に接続される第2ランド119bが設けられている。また、第6層の第2切欠116eにも、当該第6層の導体パターン116と逆層の奇数層の導体パターン111,113,115に接続される第1スルーホール117に接続される第2ランド119bが設けられている。
【0028】
このように形成された第1層〜第6層の導体パターン111〜116において、奇数層の導体パターン111、113、115のうち第1スルーホール117を接続するための所定の領域を形成する第1接続部111b、113b、115b及び第2接続部111c、113c、115c、第2スルーホール118に対して絶縁するための所定の領域を形成する第1切欠111d、113d、115d及び第2切欠111e、113e、115eを除く部分(
図7(A),(C),(E)における一点鎖線で囲まれた部分)と、偶数層の導体パターン112、114、116のうち第2スルーホール118を接続するための所定の領域を形成する第1接続部112b、114b、116b及び第2接続部112c、114c、116c、第1スルーホール117に対して絶縁するための所定の領域を形成する第1切欠112d、114d、116d及び第2切欠112e、114e、116eを除く部分(
図7(B),(D),(F)における一点鎖線で囲まれた部分)とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられている。
【0029】
また、プリント回路基板110には、
図5及び
図6に示すように、上記導体パターン111〜116とは別個の第1層〜第6層の導体パターン111G〜116Gが、平面から見て上記導体パターン111〜116に対して所定の距離を隔てて配置されている。第1層〜第6層の導体パターン111G〜116Gは、
図6に示すように、左右方向に延びるように形成される。第1層の導体パターン111Gは、図示はしないが、第1プリプレグ133上面に配置され、第2層の導体パターン112Gは第1基材131上面に配置され、第3層の導体パターン113Gは第1基材131下面に配置され、第4層の導体パターン114Gは第2基材132上面に配置され、第5層の導体パターン115Gは第2基材132下面に配置され、第6層の導体パターン116Gは第3プリプレグ135下面に配置されている。この第1層〜第6層の導体パターン111G〜116Gは、
図6に示すように、上下方向に連通する複数のスルーホールTH1によって相互接続されている。また、第1層から第6層の導体パターン111G〜116Gは、グランドパターンであり、グランドラインに接続される。
【0030】
更に、プリント回路基板110には、
図5に示すように、上記導体パターン111〜116とは更に別個の第1層から第6層の導体パターン111P〜116Pが、平面から見て上記導体パターン111〜116と所定の距離を隔ててかつ導体パターン111G〜116Gと左右方向で対向するように配置されている。第1層〜第6層の導体パターン111P〜116Pは、
図6に示すように、左右方向に延びるように形成される。第1層の導体パターン111Pは、図示はしないが、第1プリプレグ133上面に配置され、第2層の導体パターン112Pは第1基材131上面に配置され、第3層の導体パターン113Pは第1基材131下面に配置され、第4層の導体パターン114Pは第2基材132上面に配置され、第5層の導体パターン115Pは第2基材132下面に配置され、第6層の導体パターン116Pは第3プリプレグ135下面に配置されている。この第1層〜第6層の導体パターン111P〜116Pは、
図6に示すように、上下方向に連通する複数のスルーホールTH2によって相互接続されている。また、第1層から第6層の導体パターン111P〜116Pは、電源パターンであり、電源ラインに接続される。
【0031】
なお、前述した第1層〜第6層の導体パターン111〜116、111G〜111G、111P〜116Pは、全て銅からなる導体である。また、第1層の導体パターン111、111G、111Pの厚さは0.018mm程度、第2層の導体パターン112、112G、112Pの厚さは0.035mm程度、第3層の導体パターン113、113G、113Pの厚さは0.035mm程度、第4層の導体パターン114、114G、114Pの厚さは0.035mm程度、第5層の導体パターン115、115G、115Pの厚さは0.035mm程度、第6層の導体パターン116、116G、116Pの厚さは0.018mm程度である。更に、第1基材131及び第2基材の厚さは、それぞれ0.2mm程度である。また、第1プレプレグ133の厚さは、0.2mm程度、第2プレプレグ134の厚さは0.4mm程度、第3プレプレグ135の厚さは0.2mm程度である。そして、
図8に示すように、第1層の導体パターン111の上面にはソルダレジスト136が形成され、第6層の導体パターン116の下面にもソルダレジストが形成され、ソルダレジスト136,137を含めたプリント回路基板110全体の厚さは、1.4mm程度となっている。
【0032】
そして、コモンモードフィルタ120は、
図5に示すように、フィルタコア121と、フィルタコア121に巻回された2本のコイル122,123とを備えている。
図6に示すように、一方のコイル122の一端は、第1層〜第6層の導体パターン111G〜116Gを相互接続するスルーホールTH1に接続され、一方のコイル122の他端は、奇数層の導体パターン111、113、115を相互接続する第1スルーホール117に接続される。また、他方のコイル123の一端は、偶数層の導体パターン112、114、116を相互接続する第2スルーホール118に接続され、他方のコイル123の他端は、第1〜第6層の導体パターン111P〜116Pを相互接続するスルーホールTH2に接続される。
【0033】
なお、
図6において、電源ラインに接続されるスルーホールTH2及び第2スルーホール118は、
図5における上下方向のストレート配置となっており、また、グランドラインに接続されるスルーホールTH1及び第1スルーホール117もストレート配置となっているが、第1スルーホール117及び第2スルーホール118の位置を入れ替えて、電源ラインに接続されるスルーホールTH2及び第2スルーホール118をクロス配置、グランドラインに接続されるスルーホールTH1及び第1スルーホール117もクロス配置とすることができる。
そして、このように構成されたノイズ抑制構造110を含む制御回路基板40は、半導体モジュール30を半導体モジュール載置部21上に取り付けた後、
図3に示すように、半導体モジュール30の上方から半導体モジュール載置部21及び電力及び信号用コネクタ実装部22に立設された複数の取付けポスト24上に複数の取付けねじ41により取り付けられる。制御回路基板40のプリント回路基板110には、取付けねじ41が挿通する複数の貫通孔40aが形成されている。
【0034】
また、電力及び信号用コネクタ50は、バッテリー(図示せず)からの直流電源を半導体モジュール30に、トルクセンサ12や車速センサ9からの信号を含む各種信号を制御回路基板40に入力するために用いられる。電力及び信号用コネクタ50は、
図3に示すように、半導体モジュール載置部21に設けられた電力及び信号用コネクタ実装部22に複数の取付けねじ51により取り付けられる。
そして、3相出力用コネクタ60は、a相出力端子92a、b相出力端子92b、及びc相出力端子92cからの電流を出力するために用いられる。3相出用コネクタ60は、
図3に示すように、半導体モジュール載置部21の幅方向端部に設けられた3相出力用コネクタ実装部23に複数の取付けねじ61により取り付けられる。3相出力コネクタ60には、取付けねじ61が挿通する複数の貫通孔60aが形成されている。
更に、カバー70は、半導体モジュール30、制御回路基板40、電力及び信号用コネクタ50、及び3相出力用コネクタ60が取り付けられたケース20に対し、
図3に示すように、制御回路基板40の上方から当該制御回路基板40を覆うように取り付けられる。
次に、
図9を参照して、配線を交互に積層することにより生成されるコンデンサにおける配線の面積と容量との関係を説明する。
配線を交互に積層することによりコンデンサが生成される。その際に、コンデンサの容量は次の(1)式で求められる。
【0036】
ここで、 Cはコンデンサの容量値、kは変換係数、ε
rは基板材料の誘電率、Aは交互に積層される配線の面積、dは層間の距離、nは層の数である。
この(1)式において、層の数nが増加すると容量値Cが増加するので、
図9に示すように、層の積層数を増加させると、容量値が増加する。
また、(1)式において、交互に積層される配線の面積Aが増加すると容量値Cが増加するので、
図9に示すように配線面積が増加するほど容量も増加する。
また、
図10を参照して、配線を交互に積層した際において、基準となる配線幅に対する配線幅の増加具合と配線インピーダンスの低下率との関係を説明する。
基準となる配線幅に対して配線幅を増加させた際の、基準となる配線幅に対して増加した配線幅のインピーダンスの割合は、次の(2)式により求められる。
【0038】
ここで、R
difは基準となる配線幅に対して増加した配線幅のインピーダンスの割合、ε
rは基板材料の誘電率、W
1は基準となる配線幅、W
2は増加した配線幅、Tは配線の厚み、Hは誘電体材料の厚みである。
図10に示すように、基準となる配線幅に対する増加した配線幅の比が大きくなると、基準となる配線幅に対する増加した配線幅のインピーダンスの割合が低下する。従って、配線幅を増加させればさせるほど、配線のインピーダンスは減少する。
【0039】
ここで、本実施形態におけるプリント回路基板110ノイズ抑制構造100においては、奇数層の導体パターン111,113,115と偶数層の導体パターン112、114、116とがプリプレグ(絶縁層)133、第1基材(絶縁層)131、第2プリプレグ(絶縁層)134、第2基材(絶縁層)132、第3プリプレグ(絶縁層)135を挟んで上下方向に交互に配置される。そして、奇数層の導体パターン111、113、115のうち第1スルーホール117を接続するための所定の領域を形成する第1接続部111b、113b、115b及び第2接続部111c、113c、115c、第2スルーホール118に対して絶縁するための所定の領域を形成する第1切欠111d、113d、115d及び第2切欠111e、113e、115eを除く部分(
図7(A),(C),(E)における一点鎖線で囲まれた部分)と、偶数層の導体パターン112、114、116のうち第2スルーホール118を接続するための所定の領域を形成する第1接続部112b、114b、116b及び第2接続部112c、114c、116c、第1スルーホール117に対して絶縁するための所定の領域を形成する第1切欠112d、114d、116d及び第2切欠112e、114e、116eを除く部分(
図7(B),(D),(F)における一点鎖線で囲まれた部分)とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられている。このため、奇数層の導体パターン111,113,115と偶数層の導体パターン112、114、116とによってコンデンサを生成し、これによって配線インピーダンス減少させてノイズを抑制することができる。
【0040】
そして、奇数層の導体パターン111,113,115と偶数層の導体パターン112、114、116とがプリプレグ(絶縁層)133、第1基材(絶縁層)131、第2プリプレグ(絶縁層)134、第2基材(絶縁層)132、第3プリプレグ(絶縁層)135を挟んで上下方向に交互に配置されるので、基板上の平面におけるコンデンサを形成するための導体パターンの面積は小さくて済み、基板上の部品レイアウトの制約を小さくすることができる。また、第1スルーホール117及び第2スルーホール118の設置場所を変えることにより、基板上の自由な場所に部品を配置することが可能となる。また、上下方向に重ねられる奇数層の導体パターン111、113、115と偶数層の導体パターン112、114、116の配線幅を増加させることにより配線インピーダンスをより減少させることができ、一層ノイズを抑制することができる。
【0041】
また、奇数層の導体パターン111,113,115と偶数層の導体パターン112、114、116とを上下方向に交互に配置することにより、
図6に示すように、コモンモードフィルタ120の直下に導体パターンを配線する必要がなくなり、コモンモードフィルタ120の直下に他の部品を実装するスペースを確保することができる。
また、本実施形態におけるプリント回路基板110ノイズ抑制構造100においては、
図7(A)に示すように、奇数層の最上層、即ち第1層における第2スルーホール118に対して絶縁するための所定の領域を形成する第1切欠111d及び第2切欠111eには、第2スルーホール118に接続される第1ランド119aが設けられている。また、
図7(F)に示すように、偶数層の最下層、即ち第6層における第1スルーホール117に対して絶縁するための所定の領域を形成する第1切欠116d及び第2切欠116eには、第1スルーホール117に接続される第2ランド119bが設けられている。
【0042】
このプリント回路基板110及びノイズ抑制構造100によれば、奇数層の最上層における第2スルーホール118に対して絶縁するための所定の領域に設けられた第1ランド119aに所定の極性の導体を半田接続し、偶数層の最下層における第1スルーホール117に対して絶縁するための所定の領域に設けられた第2ランド119bに逆極性の導体を半田接続することができる。
なお、奇数層の導体パターン111、113、115と偶数層の導体パターン112、114、115とにおいて形状が同一で上下方向に重なる部分(
図7(A)〜(F)において一点鎖線で囲まれた部分)の幅X及び長さYは、広ければ広いほど配線面積が増加し、配線インピーダンスを低下させるのに効果的である。
また、奇数層の導体パターン111、113、115における第1接続部111b、113b、115bと第2接続部111c、113c、115cとの間の部分(
図7(A)においてY1で示す部分)、偶数層の導体パターン112、114、116における第1接続部112b、114b、116bと第2接続部112c、114c、116cとの間の部分には、伝導率が下がるのを防止するためにスルーホールを設けないことが好ましい。
【0043】
次に、プリント回路基板の第1変形例乃至第3変形例を、
図11乃至
図13を参照してそれぞれ説明する。
図11は、プリント回路基板の第1変形例の断面模式図である。
図12は、プリント回路基板の第2変形例の断面模式図である。
図13は、プリント回路基板の第3変形例の断面模式図である。
図11に示すプリント回路基板110は、第1層〜第16層の導体パターン151〜166を有する16層基板である。第1層〜第16層の導体パターン151〜166は、絶縁層171〜185を挟んで順次配置されている。
そして、この第1層〜第16層の導体パターン151〜166のうち上側8層の導体パターン151〜158につき、
図8に示すプリント回路基板110と同様の構成を適用するものである。
即ち、上側8層における奇数層の導体パターン151、153、155、157が第1スルーホール(図示せず)によって相互接続され、偶数層の導体パターン152、154、156、158が第2スルーホール(図示せず)によって相互接続されている。
【0044】
また、上側8層における奇数層の導体パターン151、153、155、157のうち第1スルーホールを接続するための所定の領域及び第2スルーホールに対して絶縁するための所定の領域を除く部分と、偶数層の導体パターン152、154、156、158のうち第2スルーホールを接続するための所定の領域及び第1スルーホールに対して絶縁するための所定の領域を除く部分とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられている。このため、奇数層の導体パターン151、153、155、157と偶数層の導体パターン152、154、156、158とによってコンデンサを生成し、これによって配線インピーダンス減少させてノイズを抑制することができる。
【0045】
次に、
図12に示すプリント回路基板110は、第1層〜第16層の導体パターン151〜166を有する16層基板である。第1層〜第16層の導体パターン151〜166は、絶縁層171〜185を挟んで順次配置されている。
そして、この第1層〜第16層の導体パターン151〜166のうち中間の8層の導体パターン155〜162につき、
図8に示すプリント回路基板110と同様の構成を適用するものである。
即ち、中間8層の奇数層の導体パターン155、153、155、157が第1スルーホール(図示せず)によって相互接続され、偶数層の導体パターン152、154、156、158が第2スルーホール(図示せず)によって相互接続されている。
【0046】
また、中間8層の奇数層の導体パターン155、157、159、161のうち第1スルーホールを接続するための所定の領域及び第2スルーホールに対して絶縁するための所定の領域を除く部分と、偶数層の導体パターン156、158、160、162のうち第2スルーホールを接続するための所定の領域及び第1スルーホールに対して絶縁するための所定の領域を除く部分とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられている。このため、奇数層の導体パターン155、157、159、161と偶数層の導体パターン156、158、160、162とによってコンデンサを生成し、これによって配線インピーダンス減少させてノイズを抑制することができる。
【0047】
更に、
図13に示すプリント回路基板110は、第1層〜第16層の導体パターン151〜166を有する16層基板である。第1層〜第16層の導体パターン151〜166は、絶縁層171〜185を挟んで順次配置されている。
そして、この第1層〜第16層の導体パターン151〜166のうち下側6層の導体パターン161〜166につき、
図8に示すプリント回路基板110と同様の構成を適用するものである。
即ち、下側6層の奇数層の導体パターン161、163、165が第1スルーホール(図示せず)によって相互接続され、偶数層の導体パターン162、164、166が第2スルーホール(図示せず)によって相互接続されている。
【0048】
また、下側6層の奇数層の導体パターン161、163、165、166のうち第1スルーホールを接続するための所定の領域及び第2スルーホールに対して絶縁するための所定の領域を除く部分と、偶数層の導体パターン162、164、166のうち第2スルーホールを接続するための所定の領域及び第1スルーホールに対して絶縁するための所定の領域を除く部分とは、同一の形状を有するとともに、上下方向において位置を同じにして重ねられている。このため、奇数層の導体パターン161、163、165と偶数層の導体パターン162、164、166とによってコンデンサを生成し、これによって配線インピーダンス減少させてノイズを抑制することができる。
【0049】
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに種々の変更、改良を行うことができる。
例えば、プリント回路基板110は、
図5乃至
図8に示す例では6層基板、
図11乃至
図13に示す例では16層基板で構成されているが、2層以上で構成されていればよい。
また、同一の形状を有し上下方向において位置を同じにして重ねられる奇数層の導体パターン及び偶数層の導体パターンの合計数は、6層や8層に限らず、任意の数でよい。同一の形状を有し上下方向において位置を同じにして重ねられる奇数層の導体パターン及び偶数層の導体パターンの合計数を変えることにより、配線インピーダンスを調整できるので、目的のノイズ調整値に応じて当該重ねられる導体パターンの数を決定すればよい。
【0050】
また、プリント回路基板110において、第2スルーホール118に対して絶縁するための所定の領域は、奇数層の導体パターン111、113、115に形成される切欠111d,111e、113d,113e、115d,115eとしてあるが、奇数層の導体パターン111、113、115に形成される穴としてもよい。
更に、プリント回路基板110において、第1スルーホール117に対して絶縁するための所定の領域は、偶数層の導体パターン112、114、116に形成される切欠112d,112e、114d,114e、116d,116eとしてあるが、偶数層の導体パターン112、114、116に形成される穴としてもよい。