特許 6028908 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6028908

(24)【登録日】2016年10月28日

(45)【発行日】2016年11月24日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20161114BHJP

【ＦＩ】

   H01L21/60 311W

【請求項の数】2

【全頁数】12

(21)【出願番号】特願2012-166731(P2012-166731)

(22)【出願日】2012年7月27日

(65)【公開番号】特開2014-27126(P2014-27126A)

(43)【公開日】2014年2月6日

【審査請求日】2015年6月22日

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100116665

【弁理士】

【氏名又は名称】渡辺 和昭

(74)【代理人】

【識別番号】100164633

【弁理士】

【氏名又は名称】西田 圭介

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100107261

【弁理士】

【氏名又は名称】須澤 修

(72)【発明者】

【氏名】齋藤 朋善

(72)【発明者】

【氏名】小向 直樹

(72)【発明者】

【氏名】前野 佳宏

【審査官】 堀江 義隆

(56)【参考文献】

【文献】 特開２００６−２３７１６４（ＪＰ，Ａ）

【文献】 特開平０７−２３５５６４（ＪＰ，Ａ）

【文献】 特開２００６−０１９６９９（ＪＰ，Ａ）

【文献】 特開２００４−２５９８８８（ＪＰ，Ａ）

【文献】 特開２００６−０１３４２１（ＪＰ，Ａ）

【文献】 特開平０９−０５５４０４（ＪＰ，Ａ）

【文献】 特開平０７−２７３１１９（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／００８０４３２（ＵＳ，Ａ１）

【文献】 特開２０１３−０２６２９１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６０

(57)【特許請求の範囲】

【請求項1】

平面視で略矩形状の第１の面の少なくとも対向する一辺に沿って千鳥配置された複数の電極パッドが形成された半導体素子と、
絶縁性の基材上に前記電極パッドと接続される接続リードが設けられた配線基板と、を備え、
前記半導体素子が前記第１の面を前記配線基板に対向させた態様で、前記電極パッドと前記接続リードとが接合され、前記配線基板と前記半導体素子の前記第１の面との間にアンダーフィル材を装填して固化することにより固定された半導体装置であって、
複数の前記接続リードは、前記半導体素子の前記第１の面の各辺近傍において、前記半導体素子の外側から中央に先端を向けて互いに略平行に延びるように設けられ、
前記電極パッドに接続された前記接続リードの前記電極パッドと前記接続リードとの接合面からの前記接続リードの先端の突出量が、千鳥配置された複数の前記電極パッドのうち、前記半導体素子の外側の列の前記電極パッドに接続された前記接続リードの先端よりも、前記半導体素子の中央側の列の電極パッドに接続される前記接続リードの先端の方が大きく、
前記半導体素子の外側の列の前記電極パッドに接続される前記接続リードの先端の位置が、前記電極パッドの前記半導体素子の中央側の端部を中心として隣接する前記接続リードが前記半導体素子の中央側または外側に交互にずらされて設計されていることを特徴とする半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
前記半導体素子の外側の列の前記電極パッドに接続される前記接続リードの先端の位置が、前記配線基板と前記半導体素子との接合位置の公差を考慮して、前記電極パッドと前記接続リードとの接合面における前記半導体素子の中央側の端部になるべく近くなるように設計されたことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、特に、配線基板に関するものである。

【背景技術】

【0002】

近年ますます進展する電子機器の小型化および高機能化にともない、電子機器に搭載される半導体チップが配線基板にベアチップ実装された半導体装置の小型化および高密度化の要求が高まっている。このような小型化および高密度化の要求に応え得るベアチップ実装方式としてフリップチップ実装方式が従来より用いられている（例えば特許文献１を参照）。

【0003】

特許文献１に記載の半導体装置は、第１の面（一主面）に形成された複数の電極パッド（外部電極）が設けられた半導体素子（ＩＣチップ）と、絶縁性の基材上に形成され前記電極パッドと対応する接続端子部を有する接続リード（パターン）が設けられた配線基板（フィルム基板）と、を有している。そして、配線基板の複数の接続リードの先端側に、対応する半導体チップの電極パッドに設けられた突起状電極としての金バンプとを位置合わせし、半導体素子の第２の面（他方の主面）側から加熱されたボンディングヘッドを押し当て、所定時間の加熱および加圧を行うことにより接続リードの接続端子部と電極パッドとをバンプを介して接合せしめる。そして、半導体素子の第１の面と配線基板の接続リードが設けられた面との間にアンダーフィル材を充填して固化することにより、接合部を封止して接合信頼性を保持させている。
このように、半導体素子の電極パッドが設けられた第１の面を、配線基板の接続端子部を有する接続リードが設けられた面とを対向させて接合するフリップチップ実装法（フェイスダウンボンディング）によれば、半導体装置の小型化および薄型化、また、電気的な高速化を図ることが可能になる。

【0004】

近年、電子機器の小型化の進展がますます進むなかで、小型化をしながら、さらなる高機能化への要求も高まっている。このような要求に応えるために、電子機器に使用される実装装置の小型化と、半導体素子と配線基板との接続ピッチの微細化が必要になっている。
特許文献１に記載の半導体装置のように、半導体素子の電極パッドと配線基板の接続端子部とを接続する構成において、接続ピッチのさらなる微細化を図る方法として、電極パッドを千鳥配置する方法が知られている（例えば特許文献２を参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００６−２３７１６４号公報

【特許文献2】特開平９−５５４０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、半導体素子に千鳥配置した電極パッドと、配線基板の接続端子部とをフリップチップ実装法により接合する場合に、次のような問題が生じる虞がある。
即ち、半導体素子の少なくとも一辺に沿って千鳥配置された２列の電極パッドのうち、半導体素子の中央側の列の隣接する電極パッド間に比して、半導体素子の外側に配列される電極パッド間のスペースは狭くなる。また、半導体素子の中央側の列に配列される複数の電極パッドの半導体素子の中央側のスペースが広く確保されているのに比して、半導体素子の外側の列に配列される複数の電極パッドの半導体装置の中央側のスペースには、半導体素子の中央側に配列される電極パッドが近接しているので、ごく狭いスペースしか確保されない。さらに、半導体素子の外側の列の電極パッドに接合された接続リードの先端が電極パッドから半導体素子の中央側に突き出す長さが長くなるほど、その半導体素子の中央側のスペースがより狭くなってしまう。
このように、千鳥配置された電極パッドを有する半導体素子を配線基板上にフリップチップ実装法により接合し、半導体素子と配線基板との隙間にアンダーフィル材を充填した半導体装置において、半導体素子の外側の列に配置された複数の電極パッドの半導体素子の中央側のスペースが狭くなると、アンダーフィル材の充填性が悪くなったり、アンダーフィル材と配線基板の基材との接触面積が減少して、アンダーフィルの未充填や、アンダーフィルと基材との剥離が発生しやすくなる虞があり、その結果、半導体装置の信頼性が低下するという問題があった。

【課題を解決するための手段】

【0007】

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

【0008】

［適用例１］本適用例に係る半導体装置は、平面視で略矩形状の第１の面の少なくとも一辺に沿って千鳥配置された複数の電極パッドが形成された半導体素子と、絶縁性の基材上に前記電極パッドと接続される接続リードが設けられた配線基板と、を備え、前記半導体素子が前記第１の面を前記配線基板に対向させた態様で、前記電極パッドと前記接続リードとが接合され、前記配線基板と前記半導体素子の前記第１の面との間にアンダーフィル材を装填して固化することにより固定された半導体装置であって、複数の前記接続リードは、前記半導体素子の前記第１の面の各辺近傍において、前記半導体素子の外側から中央に先端を向けて互いに平行に延びるように設けられ、前記電極パッドに接続された前記接続リードの前記電極パッドと前記接続リードとの接合面からの前記接続リードの先端の突出量が、千鳥配置された複数の前記電極パッドのうち、前記半導体素子の外側の列の電極パッドに接続される前記接続リードの先端よりも、前記半導体素子の中央側の列の電極パッドに接続される前記接続リードの先端の方が大きいことを特徴とする。

【0009】

本適用例によれば、半導体素子の各辺に千鳥配置された２列の電極パッドのうち、半導体素子の中央側の列の隣接する電極パッド間に配置される半導体素子の外側の列の電極パッドに接合された接続リードの電極パッドから半導体素子の中央側に突き出す長さが抑えられる。これにより、半導体素子の中央側の列の電極パッド間において、充填されるアンダーフィルと基材との接触面を多く確保することができるので、アンダーフィル材と基材との界面剥離による信頼性の劣化を抑制することができる。

【0010】

［適用例２］上記適用例に記載の半導体装置において、前記半導体素子の外側の列の前記電極パッドに接続される前記接続リードの先端の位置が、前記配線基板と前記半導体素子との接合位置の公差を考慮して、前記電極パッドと前記接続リードとの接合面における前記半導体素子の中央側の端部になるべく近くなるように設計されていることが好ましい。

【0011】

本適用例によれば、半導体素子の各辺において、半導体素子の外側の列の電極パッドに接合される接続リードの先端の位置が、実装装置の分解能を考慮して電極パッドの半導体素子の中央側の端部となるべく近くなるように設計されている。これにより、接合される電極パッドと接続リードとの接触面積を該電極パッドのサイズにおいて最大近くに確保しながら、半導体素子の中央側の列の電極パッド間において、充填されるアンダーフィルと基材との接触面を多く確保することができる。したがって、接合される電極パッドと接続リードとの接合強度を確保しつつ、アンダーフィル材と基材との界面剥離による信頼性の劣化を抑制することができる。

【0012】

［適用例３］上記適用例に記載の半導体装置において、前記半導体素子の外側の列の前記電極パッドに接続される前記接続リードの先端の位置が、前記公差を考慮して前記電極パッドの前記半導体素子の中央側の端部を中心として隣接する前記接続リードが前記半導体素子の中央側または外側に交互にずらされて設計されていることを特徴とする。

【0013】

本適用例によれば、半導体素子の各辺において、特に半導体素子の外側の列の電極パッドと、接合される接続リードとの接合位置が、実装装置の分解能、および、実装装置オペレーターによる位置合わせの個人差などに起因して接続リードの延びる方向に位置ずれした場合に、半導体素子の外側の列の該接続リードの先端位置が揃えられている場合に比して、半導体素子の外側の列の全ての電極パッドと接続リードとの接合面積の平均値を大きく確保できることを発明者は見出した。

【図面の簡単な説明】

【0014】

【図1】実施形態１に係る半導体装置を模式的に示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図。

【図2】実施形態１の半導体装置に係る半導体素子としてのＩＣチップを模式的に示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線部分断面図。

【図3】実施形態１の半導体装置に係る配線基板のシートを模式的に示す平面図。

【図4】実施形態１の半導体装置において、半導体素子の電極パッドと配線基板の接続リードとの接続部における位置関係を模式的に示すものであり、図１（ａ）および図３のＤ部を配線基板の基材を除いて接続リード側から半導体素子側にみた部分平面図。

【図5】実施形態２の半導体装置において、半導体素子の電極パッドと配線基板の接続リードとの接続部における位置関係を配線基板の基材を除いて接続リード側から半導体素子側にみて模式的に示す部分平面図。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせて示している。

【0016】

（実施形態１）
〔半導体装置〕
まず、実施形態１に係る半導体装置１の概略構成について説明する。
図１は、実施形態１に係る半導体装置を模式的に示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。また、図２は、本実施形態の半導体装置に係る半導体素子としてのＩＣチップを模式的に示すものであり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線部分断面図である。また、図３は、本実施形態の半導体装置に係る配線基板のシートを模式的に示す平面図である。
図１に示すように、半導体装置１は、接続リードとしてのインナーリード１６およびインナーリード２６を含む入力側リード１５および出力側リード２５がそれぞれ複数形成された配線基板１０Ａ上に、第１の面としての能動面３１ａに形成された複数の電極パッド３４（図２を参照）と、半導体素子としてのＩＣチップ３０が、突起状電極（接合部材）である半田バンプ３５Ａ，３５Ｂを介してフリップチップ実装法により接合され、ＩＣチップ３０の能動面３１ａと配線基板１０Ａとの間にアンダーフィル材４０が充填され固化されて構成となっている。

【0017】

＜ＩＣチップ＞
図２に示すように、ＩＣチップ３０は、シリコンなどからなる半導体基板３１の第１の面としての能動面３１ａ側には、図示しないトランジスター等の複数の回路素子、および、それらの回路素子を接続して所望の電子回路を構成するための回路配線などからなる半導体集積回路が形成されている。また、半導体基板３１の能動面３１ａ側には、上記半導体集積回路の一部から引き出された引き出し配線（不図示）を介して電気的に接続されたアルミ合金などからなる複数の電極パッド３４が設けられている。また、半導体集積回路が形成された半導体基板３１上には、例えば酸化シリコンと窒化シリコンとをこの順に積層して形成された絶縁保護膜としてのパッシベーション膜３２が、各電極パッド３４の一部または大部分を露出させる開口部を有して形成されている。
そして、各電極パッド３４上には、例えば半田などの接合用金属を少なくとも表面に有し、電極パッド３４と外部との電気的接続に供する突起状電極としての半田バンプ３５Ａ，３５Ｂが形成されている。
なお、半田バンプ３５Ａ，３５Ｂは、比較的簡便な製造方法にて安価に形成することができる突起状電極である。これに限らず、メッキ方式あるいはスタック方式により形成される半田以外の例えば金などの金属バンプを用いてもよく、また、金属ワイヤーに形成した金属ボールを電極パッド上に転写して形成する所謂スタッドバンプなどを用いてもよい。

【0018】

図２（ａ）に示すように、ＩＣチップ３０の能動面３１ａ側に設けられた複数の電極パッド３４（図２（ｂ）を参照）に対応する半田バンプ３５Ａ，３５Ｂは、平面視で略矩形状のＩＣチップ３０の対向する二辺に沿って千鳥配置されている。本実施形態では、ＩＣチップ３０の平面視で対向する二辺の各辺において、ＩＣチップ３０の内側に配列させた複数の半田バンプ３５Ａ（電極パッド３４）と、ＩＣチップ３０の外側に配列させた複数の半田バンプ３５Ｂとが千鳥配置されている。このように、ＩＣチップ３０の各辺に沿った方向に複数の電極パッド３４を二列に配置した千鳥配置とすることにより、電極パッド３４を一列に配置した場合に比して隣接する電極パッド３４間の隙間を多く確保できるので、実装密度の高密度化に有利となる。

【0019】

＜配線基板＞
図１に戻り、配線基板１０Ａは、例えばポリイミドなどの可撓性を有する絶縁性の基材１１Ａと、基材１１Ａに接着剤などを介して貼り付けられた銅などの金属箔をパターニングすることにより形成された入力側リード１５および出力側リード２５を有している。さらに詳細には、入力側リード１５は、ＩＣチップ３０との電気的接続に供するインナーリード１６と、外部基板からの入力信号などの入力に供する入力端子１８とが、接続パターン１７により接続されて構成されている。また、出力側リード２５は、ＩＣチップとの電気的接続に供するインナーリード２６と、外部への信号の出力に供する出力端子（アウターリード）２８とが、接続パターン２７により接続されて構成されている。

【0020】

配線基板１０Ａは、図３に示すように、テープ状の長尺の基材シート１１を用いて連続的に形成することにより、配線基板１０Ａの製造から、ＩＣチップ３０を接合後にアンダーフィル材４０（図１を参照）により封止して実装組立する半導体装置１の製造までを効率的に行うことができる。
図３において、配線基板１０Ａが連続的に形成された配線基板シート１０には、配線基板１０Ａのパターン形成工程において、各工程で用いる製造装置での搬送に使用されるスプロケットホール１４が設けられている。
入力側リード１５（インナーリード１６、入力端子１８、接続パターン１７）や、出力側リード２５（インナーリード２６、出力端子２８、接続パターン２７）などの配線パターンは、フォトリソグラフィーを用いて金属箔をエッチング加工することにより形成される。

【0021】

次に、本発明の特に重要な構成要件について、即ち、ＩＣチップ３０の千鳥配置された各半田バンプ３５Ａ，３５Ｂ（電極パッド３４）に対して各々接合される配線基板１０Ａのインナーリード１６，２６の位置関係（配置・態様）について詳細に説明する。図４は、本実施形態の半導体装置１において、ＩＣチップ３０に千鳥配置された半田バンプ３５Ａ，３５Ｂ（電極パッド３４）と配線基板１０Ａのインナーリード（接続リード）１６，２６との接続部における位置関係を模式的に示すものであり、図１（ａ）および図３のＤ部を配線基板１０Ａの基材１１Ａを除いてインナーリード（接続リード）１６，２６側からＩＣチップ３０側にみた部分平面図である。

【0022】

図４において、配線基板１０Ａ（不図示）の接続リードとしての複数のインナーリード２６Ａ，２６Ｂは、各々と接続されるＩＣチップ３０の能動面３１ａに千鳥配置された半田バンプ３５Ａ，３５Ｂ（電極パッド３４）の位置に合わせて、隣接するインナーリード２６Ａ，２６Ｂどうしの長さ（先端の位置）を変えて形成されている。具体的には、平面視で矩形状のＩＣチップ３０の能動面３１ａの一辺に沿って千鳥配置された複数の半田バンプ３５Ａ，３５Ｂのうち、ＩＣチップ３０の内側に配列された半田バンプ３５Ａに接続されるインナーリード２６Ａは、ＩＣチップ３０の外側に配置された半田バンプ３５Ｂに接続されるインナーリード２６Ｂよりも、各半田バンプ３５Ａ，３５Ｂの配列方向に沿う辺からの長さが長く形成されている。
さらに、各半田バンプ３５Ａ，３５Ｂにそれぞれ接合されたインナーリード２６Ａ，２６Ｂの先端２６Ａａ，２６Ｂａの位置が、千鳥配置された半田バンプ３５Ａ，３５Ｂ（電極パッド３４）のうち、ＩＣチップ３０中央側（内側）の列の半田バンプ３５Ａに接続されたたインナーリード２６Ａの先端２６Ａａの位置よりも、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接続されたインナーリード２６Ｂの先端２６Ｂａの位置の方がＩＣチップの外側に位置している。本実施形態では、ＩＣチップ３０中央側（内側）の列の半田バンプ３５Ａに接続されたたインナーリード２６Ａの先端２６Ａａが、半田バンプ３５ＡよりもＩＣチップ３０の中央側に所定の長さにて突出させた状態で接合され、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接続されたインナーリード２６Ｂの先端２６Ｂａの位置は、半田バンプ３５ＢのＩＣチップ３０の中央側の端部に合わせた位置にて接合されている。ただし、実際には、配線基板１０ＡとＩＣチップ３０とを接合する実装装置（フリップチップボンディング装置など）の位置合わせの分解能や、実装装置のオペレーターによる配線基板１０ＡとＩＣチップ３０との位置合わせ作業における個人差、および、諸々の要因による製造ばらつきなどによって、各半田バンプ３５Ａ，３５Ｂと、対応するインナーリード２６Ａ，２６Ｂとの接合位置は所定の範囲のばらつきを含んでいる。図４に示された態様において、ＩＣチップ３０の能動面３１ａにおけるＩＣチップ３０の外側に配列された半田バンプ３５Ｂに対するインナーリード２６Ｂの先端２６Ｂａの位置は、所望の設計値を図示したものであり、本実施形態の主旨は、配線基板１０ＡにＩＣチップ３０を実装する実装位置の公差を考慮して、半田バンプ３５ＢのＩＣチップの中央側の端部になるべく近くなるように設計されたものであると理解されたい。

【0023】

ここで、ＩＣチップ３０の電極パッド３４に設けられた接合部材（突起状電極）としての半田バンプ３５Ａ，３５Ｂに対して、それぞれに接続されたインナーリード２６Ａ，２６Ｂの先端２６Ａａ，２６Ｂａの位置と接合強度との関係について述べ、続けて、本実施形態の半導体装置１の効果について説明する。
図１に示す半導体装置１において、ＩＣチップ３０の複数の電極パッド３４と、配線基板１０Ａの接続リードとしての各インナーリード１６Ａ，１６Ｂ，２６Ａ，２６Ｂとの電気的接続に供する接合部材（突起状電極）である半田バンプ３５Ａ，３５Ｂとの接合強度は、接合された半田バンプ３５Ａ，３５Ｂとインナーリード１６Ａ，１６Ｂ，２６Ａ，２６Ｂとの各々の接合面積に大きく依存し、接合面積を大きくするほど接合強度を高くすることができる。
一方、上述したように、配線基板１０ＡとＩＣチップ３０とをフリップチップ実装法により接合する実装装置の位置合わせ精度や諸々の要因による製造ばらつきなどによって、各半田バンプ３５Ａ，３５Ｂと、対応するインナーリード１６Ａ，１６Ｂ，２６Ａ，２６Ｂとの接合位置は所定の範囲のばらつきを含んでいる。
したがって、本実施形態の半導体装置１の構成においては、接合される半田バンプ３５Ａ，３５Ｂとインナーリード１６Ａ，１６Ｂ，２６Ａ，２６Ｂとの各々の接合面積を最大限確保するために、ＩＣチップ３０中央側（内側）の列の半田バンプ３５Ａに接続するインナーリード２６Ａの先端２６Ａａ位置のように、半田バンプ３５ＡよりもＩＣチップ３０の中央側に突出させた状態で接合することが好ましい。

【0024】

しかしながら、ＩＣチップ３０の一辺に沿って二列に千鳥配置された半田バンプ３５Ａ，３５Ｂのうち、ＩＣチップ３０中央側（内側）の列の複数の半田バンプ３５Ａの方が、隣接する半田バンプ３５Ａ間のスペースが大きく確保されるとともに、半田バンプ３５ＡのＩＣチップ３０内側のスペースが開放的に確保されるのに比して、ＩＣチップ３０の外側の列の複数の半田バンプ３５Ｂの方は、隣接する半田バンプ３５Ｂ間に半田バンプ３５Ａに接合されるインナーリード２６Ａが形成されているのでスペースが狭くなるうえに、半田バンプ３５ＢのＩＣチップ３０内側のスペースには複数の半田バンプ３５Ａが設けられているので、スペースが狭い。このため、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接合するインナーリード２６Ｂの先端２６Ｂａを、ＩＣチップ３０の内側に突出させた場合、その突出量が長いほどに半田バンプ３５ＢのＩＣチップ３０の内側近傍のスペースに充填されるアンダーフィル材４０（図１を参照）の量が少なくなってしまうとともに、アンダーフィル材４０と配線基板１０Ａの基材１１Ａとの密着面積が減少してしまうので、アンダーフィル材４０と基材１１Ａとの密着不良や密着強度の低下、あるいは、アンダーフィル材の未充填が発生する可能性が高くなり、信頼性が低下する虞がある。

【0025】

本実施形態の半導体装置１によれば、平面視で矩形状のＩＣチップ３０の能動面３１ａの一辺に沿って千鳥配置された複数の半田バンプ３５Ａ，３５Ｂのうち、ＩＣチップ３０中央側（内側）の列の半田バンプ３５Ａに接続されたたインナーリード２６Ａの先端２６Ａａが、半田バンプ３５ＡよりもＩＣチップ３０の中央側に所定の長さにて突出させた状態で接合され、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接続されたインナーリード２６Ｂの先端２６Ｂａの位置は、半田バンプ３５ＢのＩＣチップ３０の中央側の端部に合わせた位置にて接合されている。
これにより、接合される半田バンプ３５Ａ，３５Ｂとインナーリード２６Ａ，２６Ｂとの接合面積を最大限に確保して接合強度を保持しながら、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接合されたインナーリード２６Ｂの先端２６Ｂａが半田バンプ３５ＢからＩＣチップ３０の中央側に突出させない、もしくは、突き出す長さを極力抑えることができる。したがって、ＩＣチップ３０の中央側の列の隣接する半田バンプ３５Ａ間の領域に充填されるアンダーフィル材４０の充填性が向上して充填量が多くなり、配線基板１０Ａの基材１１Ａとアンダーフィル材４０との接触面を多く確保することができるので、アンダーフィル材４０と基材１１Ａとの界面剥離による信頼性の劣化を抑制し、高信頼性を有する半導体装置１を提供することができる。

【0026】

なお、図４で示すＩＣチップ３０の一辺近傍に千鳥配置された複数の半田バンプ３５Ａ，３５Ｂ（電極パッド３４）と、それらに対応させて接合されたインナーリード２６Ａ，２６Ｂの先端２６Ａａ，２６Ｂａとの位置関係は、対向する他方の辺近傍に千鳥配置された複数の半田バンプ３５Ａ，３５Ｂ（図１（ｂ）および図２（ａ）を参照）と、対応するインナーリード１６（１６Ａ，１６Ｂ）との位置関係にも同様に適用されている。

【0027】

（実施形態２）
次に、半導体装置の実施形態２について図面に沿って説明する。図５は、実施形態２の半導体装置において、半導体素子としてのＩＣチップの半田バンプ（電極パッド）と配線基板のインナーリード（接続リード）との接続部における位置関係を配線基板の基材を除いてインナーリード側から半導体装置側にみて模式的に示す部分平面図である。なお、本実施形態において、上記実施形態１と同一の構成については同一符号を付して説明を省略する。
実施形態２の半導体装置の全体構成は、図１に示す上記実施形態１の半導体装置１と同様に、接続リードとしてのインナーリードを含む回路配線が形成された配線基板上に、複数の電極パッドが形成されたＩＣチップがフリップチップ実装法により接合されて構成されている。

【0028】

実施形態２の半導体装置は、本発明の特に重要な構成要件であるＩＣチップの千鳥配置された各半田バンプ（電極パッド）に対して各々接合される配線基板のインナーリードの位置関係（配置・態様）が上記実施形態１の半導体装置と異なる。
即ち、図５に示す実施形態２の半導体装置において、ＩＣチップ３０の中央側（内側）の列の半田バンプ３５Ａに接続されたたインナーリード６６Ａの先端６６Ａａが、半田バンプ３５ＡよりもＩＣチップ３０の中央側に長さｈ１にて突出させた状態で接合されているのに対して、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接続されたインナーリード６６Ｂの先端の位置が、隣接するインナーリード６６Ｂどうしで、半田バンプ３５ＢのＩＣチップ３０の中央側の端部を中心としてＩＣチップの中央側または外側に交互にずらされた配置となっている。具体的には、一つの半田バンプ３５Ｂに対して、インナーリード６６Ｂが先端６６Ｂａを半田バンプ３５ＢのＩＣチップ３０の中央側の端部から長さｈ３突出させて接合され、隣接する半田バンプ３５Ｂに対して、インナーリード６６Ｂが先端６６Ｂｂを半田バンプ３５ＢのＩＣチップ３０の中央側の端部よりもＩＣチップ３０の外側に長さｈ４後退させた位置で接合されている。

【0029】

図５に示された態様は、ＩＣチップ３０の能動面３１ａにおけるＩＣチップ３０の外側に配列された半田バンプ３５Ｂに対するインナーリード６６Ｂの先端６６Ｂａ、および、それと隣接するインナーリード６６Ｂの先端６６Ｂｂの位置は、所望の設計値を図示したものであり、その設計値において、交互にずらして設計された隣接するインナーリード６６Ｂの先端６６Ｂａと先端６６Ｂｂの位置は、半田バンプ３５ＢのＩＣチップ３０の中央側の端部を中心としてｈ３＝ｈ４のずれ量で設計されている。このずれ量ｈ３，ｈ４は、配線基板１０ＡとＩＣチップ３０とを接合する実装装置の位置合わせの分解能や、諸々の要因による製造ばらつきなどを考慮して算出された位置合わせ公差を考慮して設定することができる。

【0030】

上記実施形態２の半導体装置の構成によれば、特にＩＣチップ３０の外側の列の半田バンプ３５Ｂ（電極パッド）と、接合されるインナーリード６６Ｂとの接合位置が、実装装置の分解能や、諸々の要因による製造ばらつきによりインナーリード６６Ｂの延びる方向に位置ずれした場合に、ＩＣチップ３０の外側の列の半田バンプ３５ＢをＩＣチップ３０の中央側の端部に揃うように設計した場合に比して、ＩＣチップ３０の外側の列の複数の半田バンプ３５Ｂ（電極パッド３４）とインナーリード６６Ｂとの接合面積の平均値を大きく確保できることを発明者は見出した。
これにより、接合される半田バンプ３５Ａ，３５Ｂとインナーリード６６Ａ，６６Ｂとの接合面積を充分に確保して接合強度を保持しながら、ＩＣチップ３０の外側の列の半田バンプ３５Ｂに接合されたインナーリード６６Ｂの先端６６Ｂａ，６６Ｂｂが半田バンプ３５ＢからＩＣチップ３０の中央側に突出する量を小さく抑えることができる。したがって、ＩＣチップ３０の中央側の列の隣接する半田バンプ３５Ａ間の領域に充填されるアンダーフィル材４０の充填性を確保して、配線基板１０Ａの基材１１Ａとアンダーフィル材との接触面を多く確保することができるので、アンダーフィルと基材１１Ａとの界面剥離による信頼性の劣化を抑制し、高信頼性を有する半導体装置を提供することができる。

【0031】

以上、発明者によってなされた本発明の実施の形態について具体的に説明したが、本発明は上記した実施の形態およびその変形例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を加えることが可能である。

【0032】

例えば、上記実施形態では、平面視で矩形状のＩＣチップ３０の対向する二辺のそれぞれに沿って、半田バンプ３５Ａ，３５Ｂを千鳥配置した場合について説明した。
これに限らず、対向する二辺のうちの一方の辺にのみ沿って半田バンプ３５Ａ，３５Ｂを千鳥配置させ、他方の辺に沿って配置する半田バンプは一列に真っ直ぐ配置する構成としてもよい。
また、対向する二辺に複数の半田バンプをそれぞれ配列させる構成に限らず、四辺に複数の半田バンプを配置させる構成であってもよい。

【0033】

また、上記実施形態では、ＩＣチップ３０の電極パッド３４上に突起状電極（接合部材）としての半田バンプ３５Ａ，３５Ｂを設けた構成を説明した。
これに限らず、配線基板１０Ａのインナーリード１６，２６Ａ，２６Ｂ，６６Ａ，６６Ｂ側に突起状電極（接合部材）を設けて、ＩＣチップ３０の電極パッド３４との接続をはかる構成としてもよい。

【符号の説明】

【0034】

１…半導体装置、１０Ａ…配線基板、１１Ａ…基材、１５…入力側リード、１６，１６Ａ，１６Ｂ，２６，２６Ａ，２６Ｂ，６６Ａ，６６Ｂ…接続リードとしてのインナーリード、１７，２７…接続パターン、１８…入力端子、２５…出力側リード、２６Ａａ…インナーリード２６Ａの先端、２６Ｂａ…インナーリード２６Ｂの先端、２８…出力端子、３０…半導体素子としてのＩＣチップ、３１…半導体基板、３１ａ…第１の面としての能動面、３２…パッシベーション膜、３４…電極パッド、３５Ａ，３５Ｂ…半田バンプ、４０…アンダーフィル材、６６Ａａ…インナーリード６６Ａの先端、６６Ｂａ，６６Ｂｂ…インナーリード６６Ｂの先端。

【図1】

【図2】

【図3】

【図4】

【図5】