特許第6029065号(P6029065)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 国立大学法人東北大学の特許一覧

<>
  • 特許6029065-受信装置 図000002
  • 特許6029065-受信装置 図000003
  • 特許6029065-受信装置 図000004
  • 特許6029065-受信装置 図000005
  • 特許6029065-受信装置 図000006
  • 特許6029065-受信装置 図000007
  • 特許6029065-受信装置 図000008
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6029065
(24)【登録日】2016年10月28日
(45)【発行日】2016年11月24日
(54)【発明の名称】受信装置
(51)【国際特許分類】
   H04B 1/26 20060101AFI20161114BHJP
   H03D 7/00 20060101ALI20161114BHJP
【FI】
   H04B1/26 H
   H03D7/00 D
【請求項の数】3
【全頁数】9
(21)【出願番号】特願2013-39311(P2013-39311)
(22)【出願日】2013年2月28日
(65)【公開番号】特開2014-168158(P2014-168158A)
(43)【公開日】2014年9月11日
【審査請求日】2015年11月6日
(73)【特許権者】
【識別番号】504157024
【氏名又は名称】国立大学法人東北大学
(74)【代理人】
【識別番号】100095359
【弁理士】
【氏名又は名称】須田 篤
(74)【代理人】
【識別番号】100143834
【弁理士】
【氏名又は名称】楠 修二
(72)【発明者】
【氏名】末松 憲治
(72)【発明者】
【氏名】亀田 卓
(72)【発明者】
【氏名】高木 直
(72)【発明者】
【氏名】坪内 和夫
(72)【発明者】
【氏名】バンダ ダリソー
【審査官】 大野 友輝
(56)【参考文献】
【文献】 特開2006−180373(JP,A)
【文献】 特表2009−524375(JP,A)
【文献】 特開2009−049727(JP,A)
【文献】 Dennis M. Akos, Michael Stockmaster,Direct bandpass sampling of multiple distinct RF signals,IEEE Transactions on Communications,IEEE,1999年 7月,Volume:47, Issue: 7,pp.983-988
(58)【調査した分野】(Int.Cl.,DB名)
H04B 1/26
H03D 7/00
(57)【特許請求の範囲】
【請求項1】
高周波(RF)信号を受信する受信装置であって、
受信した前記高周波信号に対して、所定の周波数帯域で帯域制限を行う帯域通過フィルタと、
前記帯域通過フィルタで帯域制限された信号を、サンプリング周波数fsでアンダーサンプリングを行って、周波数fIFのデジタル中間周波数(IF)信号に変換するアナログ/デジタル変換器とを有し、
前記サンプリング周波数fsは、前記高周波信号の周波数帯域幅をRFBW、前記帯域通過フィルタの周波数帯域幅をBPFBWとすると、
2fIF+(RFBW+BPFBW)/2≦fs<2fIF+BPFBW
(ここで、RFBW<BPFBW)
となる関係を有していることを
特徴とする受信装置。
【請求項2】
高周波(RF)信号を受信する受信装置であって、
受信した前記高周波信号に対して、所定の周波数帯域で帯域制限を行う帯域通過フィルタと、
前記帯域通過フィルタで帯域制限された信号を、サンプリング周波数fsでアンダーサンプリングを行って、デジタルベースバンド信号に変換するアナログ/デジタル変換器とを有し、
前記サンプリング周波数fsは、前記高周波信号の周波数帯域幅をRFBW、前記帯域通過フィルタの周波数帯域幅をBPFBWとすると、
(RFBW+BPFBW)/2≦fs<BPFBW
(ここで、RFBW<BPFBW)
となる関係を有していることを
特徴とする受信装置。
【請求項3】
前記高周波信号を受信して増幅し、増幅後の前記高周波信号を前記帯域通過フィルタに送る低雑音増幅器(LNA)を有し、
前記アナログ/デジタル変換器は、前記帯域通過フィルタからの信号を2分配する2分配器と、前記2分配器からの一方の出力を、前記サンプリング周波数fsでアンダーサンプリングする第1サンプルホールド(S/H)回路と、前記第1サンプルホールド回路からの出力をデジタル信号に変換する第1アナログ/デジタル変換回路(ADC)と、前記2分配器からの他方の出力を、前記高周波信号の周波数で90°位相変化させる移相器と、前記移相器からの出力を、前記サンプリング周波数fsでアンダーサンプリングする第2サンプルホールド(S/H)回路と、前記第2サンプルホールド回路からの出力をデジタル信号に変換する第2アナログ/デジタル変換回路(ADC)とを有することを、
特徴とする請求項1または2記載の受信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波(RF)信号を受信する受信装置に関する。
【背景技術】
【0002】
従来の一般的な受信装置は、例えば図7に示すように、信号周波数よりも高い周波数でサンプリングを行って受信処理信号を得るよう構成されている。図7に示す一般的な受信装置では、まず、アンテナで受信した信号(1のグラフ参照)に、信号の周波数を中心とする通過帯域を有する帯域通過フィルタ(BPF;Band−Pass Filter)をかける(2のグラフ参照)。次に、低雑音増幅器GLNAで信号を増幅させ(3のグラフ参照)、周波数変換器(ミキサ)Xでダウンコンバートして、信号の中心周波数fcで信号を折り返す(4のグラフ参照)。このとき、アンテナでの受信時にひろったノイズNinも信号と一緒に増幅され、GLNAおよびミキサXによるノイズNLMも、信号およびNinと一緒に折り返される。次に、折り返した信号に、ローパスフィルタ(LPF;Low−Pass Filter)をかけ(5のグラフ参照)、サンプルホールド(S/H)回路によりサンプリング周波数fscでサンプリングを行う(6のグラフ参照)。このとき、信号にS/H回路によるノイズNSHが上乗せされる。サンプリングした信号をアナログ/デジタル変換し、そのデジタル信号に対して、デジタルシグナルプロセッサ(DSP;Digital Signal Processor)でフィルタ処理を行うことにより、受信処理信号が得られる(7のグラフ参照)。このときの受信処理信号のSN比は、図7中の(1)式で表される。
【0003】
しかし、高周波(RF;Radio Frequency)信号を利用する無線通信等では、図7に示すような一般的な受信装置では、サンプリング周波数fscが大きいため、消費電力が大きくなるという問題があった。この問題を解決するため、従来、無線通信等では、アンダーサンプリングを利用して受信を行うことが行われている(例えば、特許文献1または非特許文献1参照)。例えば、非特許文献1に記載の方法では、受信したRF信号を直接、アンダーサンプリングにより中間周波数(IF;Intermediate Frequency)信号に変換している。ここで、アンダーサンプリングとは、高周波の信号を低いサンプリング周波数fsでサンプリングする方法であり、エリアシングにより、fs/2より高い周波数の信号がfs/2以下に折り返されて混信となることを利用したものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−318760号公報
【非特許文献】
【0005】
【非特許文献1】R. Okuizume, Y. Inada and M. Muraguchi, “RF directorthogonal phase under-sampling technique for software defined radio”,ELECTRONICS LETTERS, 28th August 2008, Vol. 44, No. 18
【発明の概要】
【発明が解決しようとする課題】
【0006】
非特許文献1や特許文献1に記載のようなアンダーサンプリングを利用した受信装置では、サンプリング周波数を小さくして、消費電力を抑制することができるが、さらに低速で低消費電力の受信装置の開発が期待されている。
【0007】
本発明は、このような課題に着目してなされたもので、より低速で低消費電力である受信装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明に係る受信装置は、高周波(RF)信号を受信する受信装置であって、受信した前記高周波信号に対して、所定の周波数帯域で帯域制限を行う帯域通過フィルタと、前記帯域通過フィルタで帯域制限された信号を、サンプリング周波数fsでアンダーサンプリングを行って、周波数fIFのデジタル中間周波数(IF)信号に変換するアナログ/デジタル変換器とを有し、前記サンプリング周波数fsは、前記高周波信号の周波数帯域幅をRFBW、前記帯域通過フィルタの周波数帯域幅をBPFBWとすると、
2fIF+(RFBW+BPFBW)/2≦fs<2fIF+BPFBW
(ここで、RFBW<BPFBW)
となる関係を有していることを特徴とする。
【0009】
また、本発明に係る受信装置は、高周波(RF)信号を受信する受信装置であって、受信した前記高周波信号に対して、所定の周波数帯域で帯域制限を行う帯域通過フィルタと、前記帯域通過フィルタで帯域制限された信号を、サンプリング周波数fsでアンダーサンプリングを行って、デジタルベースバンド信号に変換するアナログ/デジタル変換器とを有し、前記サンプリング周波数fsは、前記高周波信号の周波数帯域幅をRFBW、前記帯域通過フィルタの周波数帯域幅をBPFBWとすると、
(RFBW+BPFBW)/2≦fs<BPFBW
(ここで、RFBW<BPFBW)
となる関係を有していてもよい。
【0010】
本発明に係る受信装置は、アンダーサンプリングを用いた、以下に示す原理に基づいて構成されている。まず、図1に示す受信装置を考える。この場合、アンテナで受信した信号(1のグラフ参照)に、信号の周波数を中心とする通過帯域を有する帯域通過フィルタ(BPF)をかける(2のグラフ参照)。次に、低雑音増幅器GLNAで信号を増幅させ(3のグラフ参照)、もう一度、帯域通過フィルタ(BPF)をかける(4のグラフ参照)。このとき、アンテナでの受信時にひろったノイズNinも信号と一緒に増幅され、GLNAによるノイズNLNAが上乗せされるが、ミキサXによるノイズは発生しない。次に、サンプルホールド(S/H)回路によりサンプリング周波数fsuでアンダーサンプリングを行う。このとき、信号の中心周波数fc=N×fsu(Nは整数)である。また、サンプリング前には、信号にS/H回路によるノイズNSHが上乗せされる(5のグラフ参照)が、アンダーサンプリングにより信号が折り返されるため、サンプリング後は折り返しの個数Ku=2(N+1)に対応したノイズKu×NSHが上乗せされる(6のグラフ参照)。サンプリングした信号をアナログ/デジタル変換し、そのデジタル信号に対して、デジタルシグナルプロセッサ(DSP)でフィルタ処理を行うことにより、受信処理信号が得られる(7のグラフ参照)。このときの受信処理信号のSN比は、図1中の(2)式で表される。
【0011】
図1に示す受信装置では、ベースバンド信号に変換する場合、一般的に、図2(a)に示すように、ノイズNinおよびNLNAが折り返されるのを防ぐよう、fsu/2が、S/H回路前段のBPFの周波数帯域幅(BPFBW)の半分以上になるよう設定される。すなわち、
fsu≧BPFBW (3)
を満たすように設定される。この場合、図2(a)に示すように、この条件を満たすfsuでサンプリングを行った後、DSPでフィルタ処理を行うことにより、受信処理信号が得られる。
【0012】
これに対して、本発明者等は、ノイズNinおよびNLNAが折り返されても、それが信号帯域にまで折り返されなければよいと考え、本発明に係る受信装置に至った。すなわち、本発明に係る受信装置では、図2(b)に示すように、ノイズが信号帯域に折り返されるのを防ぐよう、サンプリング周波数fsが設定される。すなわち、図2(b)から、高周波信号の周波数帯域幅をRFBWとすると、
(RFBW+BPFBW)/2≦fs (4)
を満たすように設定される。
【0013】
ここで、fsが(3)式のfsuよりも小さい値のみをとるものとすると、
(RFBW+BPFBW)/2≦fs<BPFBW (5)
となる。図2(b)に示すように、この条件を満たすfsでサンプリングを行った後、信号の部分を抽出するようDSPでフィルタ処理を行うことにより、図2(a)とほぼ同じSN比を有する受信処理信号が得られる。
【0014】
また、図1に示す受信装置では、IF信号に変換する場合、一般的に、図3(a)に示すように、ノイズNinおよびNLNAが折り返されるのを防ぐよう、fsu/2が、IF信号の周波数fIFとBPFBWの半分との和以上になるよう設定される。すなわち、
fsu≧2fIF+BPFBW (6)
ここで、fIF≧BPFBW/2
を満たすように設定される。この場合、図4(a)に示すように、この条件を満たすfsuでサンプリングを行った後、DSPでフィルタ処理を行うことにより、受信処理信号が得られる。
【0015】
これに対して、本発明に係る受信装置では、ノイズNinおよびNLNAが折り返されても、それが信号帯域にまで折り返されなければよいため、図3(b)に示すように、ノイズが信号帯域に折り返されるのを防ぐよう、サンプリング周波数fsが設定される。すなわち、図3(b)から、
2fIF+(RFBW+BPFBW)/2≦fs (7)
ここで、fIF≧(RFBW+BPFBW)/4
を満たすように設定される。
【0016】
ここで、fsが(6)式のfsuよりも小さい値のみをとるものとすると、
2fIF+(RFBW+BPFBW)/2≦fs<2fIF+BPFBW (8)
ここで、fIF≧(RFBW+BPFBW)/4
となる。図4(b)に示すように、この条件を満たすfsでサンプリングを行った後、信号の部分を抽出するようDSPでフィルタ処理を行うことにより、図4(a)とほぼ同じSN比を有する受信処理信号が得られる。
【0017】
このように、本発明に係る受信装置は、図1図2(a)、図3(a)および図4(a)に示す受信装置と比べても、さらにサンプリング周波数が小さく、より低速で低消費電力である。また、衛星通信では、携帯電話と異なり、受信電力が小さく一定であるため、高い利得の低雑音増幅器(LNA)が必要であるが、図1乃至図4に示すように、アンダーサンプリングでは、低雑音増幅器で増幅されたノイズや低雑音増幅器で発生するノイズによる影響が比較的小さい。このため、アンダーサンプリングを用いる本発明に係る受信装置は、衛星通信に適している。
【0018】
本発明に係る受信装置は、前記高周波信号を受信して増幅し、増幅後の前記高周波信号を前記帯域通過フィルタに送る低雑音増幅器(LNA)を有し、前記アナログ/デジタル変換器は、前記帯域通過フィルタからの信号を2分配する2分配器と、前記2分配器からの一方の出力を、前記サンプリング周波数fsでアンダーサンプリングする第1サンプルホールド(S/H)回路と、前記第1サンプルホールド回路からの出力をデジタル信号に変換する第1アナログ/デジタル変換回路(ADC)と、前記2分配器からの他方の出力を、前記高周波信号の周波数で90°位相変化させる移相器と、前記移相器からの出力を、前記サンプリング周波数fsでアンダーサンプリングする第2サンプルホールド(S/H)回路と、前記第2サンプルホールド回路からの出力をデジタル信号に変換する第2アナログ/デジタル変換回路(ADC)とを有することが好ましい。この場合、受信信号を、アナログベースバンド信号やアナログIF信号に周波数変換せず、直接アンダーサンプリングすることができる。また、低速、低消費電力で、受信信号を精度良く復調させることができる。
【発明の効果】
【0019】
本発明によれば、より低速で低消費電力である受信装置を提供することができる。
【図面の簡単な説明】
【0020】
図1】本発明に係る受信装置に関し、アンダーサンプリングを用いた受信装置のブロック図および信号処理の原理を示す説明図である。
図2】ベースバンド信号に変換するときの(a)図1に示すアンダーサンプリングを用いた受信装置、(b)本発明に係る受信装置の、サンプリング処理およびDSPでのフィルタ処理の原理を示す説明図である。
図3】IF信号に変換するときの(a)図1に示すアンダーサンプリングを用いた受信装置、(b)本発明に係る受信装置の、サンプリング処理の原理を示す説明図である。
図4】IF信号に変換するときの(a)図1に示すアンダーサンプリングを用いた受信装置、(b)本発明に係る受信装置の、DSPでのフィルタ処理の原理を示す説明図である。
図5】本発明の実施の形態の受信装置のブロック図である。
図6】(a)図1に示すアンダーサンプリングを用いた受信装置(比較装置)、(b)本発明の実施の形態の受信装置の、ADSによるシミュレーション結果を示す周波数スペクトルのグラフである。
図7】従来の一般的な受信装置のブロック図および信号処理の原理を示す説明図である。
【発明を実施するための形態】
【0021】
以下、図面に基づき、本発明の実施の形態について説明する。
図5および図6は、本発明の実施の形態の受信装置を示している。
図5に示すように、受信装置10は、高周波信号を受信する受信装置10であって、第1帯域通過フィルタ(BPF1)11と低雑音増幅器(LNA)12と第2帯域通過フィルタ(BPF2)13とアナログ/デジタル変換器14とを有している。
【0022】
第1帯域通過フィルタ11は、受信する高周波信号の周波数を中心とする通過帯域を有している。第1帯域通過フィルタ11は、受信した高周波信号(RF input)に対して、その通過帯域により帯域制限を行うよう構成されている。低雑音増幅器12は、第1帯域通過フィルタ11から出力された高周波信号を増幅し、増幅後の高周波信号を第2帯域通過フィルタ13に送るよう構成されている。第2帯域通過フィルタ13は、受信する高周波信号の周波数を中心とする通過帯域を有している。第2帯域通過フィルタ13は、低雑音増幅器12からの高周波信号に対して、その通過帯域により再度、帯域制限を行うよう構成されている。
【0023】
アナログ/デジタル変換器14は、2分配器21と第1サンプルホールド回路(RF S/H)22と第1アナログ/デジタル変換回路(低速ADC)23と移相器(90°)24と第2サンプルホールド回路(RF S/H)25と第2アナログ/デジタル変換回路(低速ADC)26とクロックジェネレータ(Clock generator)27とを有している。2分配器21は、第2帯域通過フィルタ13からの信号を2分配するよう構成されている。第1サンプルホールド回路22は、2分配器21からの一方の出力を、サンプリング周波数fsでアンダーサンプリングするよう構成されている。第1アナログ/デジタル変換回路23は、第1サンプルホールド回路22からの出力をデジタル信号に変換し、そのデジタル信号(I)を出力(Output)するよう構成されている。
【0024】
移相器24は、2分配器21からの他方の出力を、受信した高周波信号の周波数で90°位相変化させるよう構成されている。第2サンプルホールド回路25は、移相器24からの出力を、第1サンプルホールド回路22と同じサンプリング周波数fsでアンダーサンプリングするよう構成されている。第2アナログ/デジタル変換回路26は、第2サンプルホールド回路25からの出力をデジタル信号に変換し、そのデジタル信号(Q)を出力(Output)するよう構成されている。クロックジェネレータ27は、第1サンプルホールド回路22と第2サンプルホールド回路25と第1アナログ/デジタル変換回路23と第2アナログ/デジタル変換回路26とを同期させるよう、クロック信号を生成してこれらに送るよう構成されている。
【0025】
アナログ/デジタル変換器14は、第2帯域通過フィルタ13からの高周波信号を、デジタル中間周波数(IF)信号またはデジタルベースバンド信号に変換可能になっている。アナログ/デジタル変換器14は、デジタルベースバンド信号に変換する場合、図2(b)に示す原理に従って、(5)式の関係を満たすサンプリング周波数fsでアンダーサンプリングを行うよう構成されている。また、周波数fIFのIF信号に変換する場合、図3(b)および図4(b)に示す原理に従って、(8)式の関係を満たすサンプリング周波数fsでアンダーサンプリングを行うよう構成されている。
【0026】
なお、受信装置10は、例えば、第1アナログ/デジタル変換回路23からの出力信号(I)と、第2アナログ/デジタル変換回路26からの出力信号(Q)とを合成した後、デジタルシグナルプロセッサ(DSP)により、信号の部分を抽出するためのフィルタ処理を行うよう構成されていることが好ましい。
【0027】
次に、作用について説明する。
受信装置10は、アンダーサンプリングを利用しているため、サンプリング周波数fsが小さく、低速で低消費電力である。特に、図1図2(a)、図3(a)および図4(a)に示すアンダーサンプリングを利用した受信装置10と比べても、サンプリング周波数fsが小さく、より低速で低消費電力である。受信装置10は、受信信号を、アナログベースバンド信号やアナログIF信号に周波数変換せず、直接アンダーサンプリングすることができる。また、移相器24を利用して復調を行っており、受信信号を精度良く復調させることができる。受信装置10は、衛星通信の受信装置としての利用に特に適している。
【実施例1】
【0028】
受信装置10によるアンダーサンプリングを利用した信号処理について、Advanced Design System(ADS;Agilent社製)を使用してシミュレーションを行った。また、比較のため、アンダーサンプリングを利用した、図1図2(a)、図3(a)および図4(a)に示す受信装置(以下、「比較装置」)についてもシミュレーションを行った。高周波信号の周波数帯域幅を2MHz、帯域通過フィルタの4dBの周波数帯域幅を195MHzとした。また、入力信号として、2.2005GHzの連続波(continuous wave)を使用した。
【0029】
受信装置10のサンプリング周波数fsとして100MHzを使用し、比較装置のサンプリング周波数fsuとして200MHzを使用した。シミュレーションの結果を、図6に示す。受信装置10および比較装置とも、分解帯域幅(resolution bandwidth)は、33.44kHzである。図6に示すように、受信装置10および比較装置とも、SN比が33.6dBであった。このように、受信装置10では、比較装置と比べて、サンプリング周波数が小さいにも関わらず、ほぼ同じSN比で受信処理信号が得られることが確認された。このことから、受信装置10は、比較装置と比べても、より低速で低消費電力であるといえる。
【符号の説明】
【0030】
10 受信装置
11 第1帯域通過フィルタ
12 低雑音増幅器
13 第2帯域通過フィルタ
14 アナログ/デジタル変換器
21 2分配器
22 第1サンプルホールド回路
23 第1アナログ/デジタル変換回路
24 移相器
25 第2サンプルホールド回路
26 第2アナログ/デジタル変換回路
27 クロックジェネレータ
図1
図2
図3
図4
図5
図6
図7