(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0020】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【0021】
(実施の形態1)
本実施の形態では、本発明の一態様の評価方法について
図1〜
図3を用いて説明する。
【0022】
本発明の一態様の評価方法では、酸化物半導体膜の厚さ方向の導電性を評価することができる。
【0023】
酸化物半導体が低抵抗化する要因として、不純物(水素、シリコン、窒素、炭素、及び主成分以外の金属元素など)の混入や酸素欠損等が挙げられる。
【0024】
例えば、酸化物半導体を用いてトランジスタを作製する場合、トランジスタのチャネル形成領域を含む酸化物半導体膜に酸素欠損が多く存在すると、チャネル形成領域中に電子を生じさせてしまい、トランジスタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフトなど、電気特性の不良を引き起こす要因となる。
【0025】
また、酸化物半導体膜中で、水素はドナー準位を形成し、キャリア密度を増大させる。また、酸化物半導体膜中で、シリコンは不純物準位を形成し、該不純物準位がトラップとなって、トランジスタの電気特性を劣化させることがある。
【0026】
そのため、酸化物半導体を用いた半導体装置において安定した電気特性を得るためには、該酸化物半導体膜の酸素欠損を低減し、且つ、水素及びシリコン等の不純物濃度を低減すること措置を講じることが求められる。
【0027】
また、酸素と結合しやすい導電材料と酸化物半導体膜とを接触させると、酸化物半導体膜中の酸素が、酸素と結合しやすい導電材料側に拡散又は移動する現象が起こる。トランジスタの作製工程にはいくつかの加熱工程があることから、上記現象により、酸化物半導体膜のソース電極及びドレイン電極と接触した近傍の領域には酸素欠損が発生し、当該領域は低抵抗化する。低抵抗化した当該領域をトランジスタのソース又はドレインとして作用させることができる。しかし、酸素欠損の発生によって、トランジスタのチャネル形成領域が低抵抗化してしまうと、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態(導通状態)が現れる。
【0028】
以上のことから、酸化物半導体膜の形成条件や酸化物半導体膜形成後の処理条件等に応じて、低抵抗化した領域が、酸化物半導体膜の厚さ方向にどの程度生じるか、評価できることが好ましい。
【0029】
そこで、本発明の一態様の評価方法では、酸化物半導体膜のエッチングの前後の膜厚及びシート抵抗を測定することで、酸化物半導体膜の厚さ方向の導電性を評価する。
【0030】
≪試料≫
本発明の一態様の評価方法を用いて評価する試料については、絶縁表面上に接して設けられた酸化物半導体膜を最表面に有していれば、構成や作製方法は問わない。例えば、支持基板上に接して酸化物半導体膜が形成された試料や、支持基板上に他の膜を介して酸化物半導体膜が形成された試料を用いることができる。支持基板と酸化物半導体膜の間に設けられる膜としては、特に限定はなく、絶縁膜、導電膜、半導体膜等を単層又は積層で設けることができる。また、酸化物半導体膜上に他の膜を形成した後、該他の膜を除去した試料を用いることもできる。酸化物半導体膜上に設けられる膜としては、特に限定はなく、絶縁膜、導電膜、半導体膜等を単層又は積層で設けることができる。
【0031】
また、試料の作製工程中に加熱処理を行ってもよい。例えば、酸化物半導体膜を形成した後や導電膜を形成した後に、加熱処理を行ってもよい。
【0032】
また、試料の作製工程中に酸素添加処理を行ってもよい。例えば、酸化物半導体膜を形成した後又は導電膜を除去した後に、酸素添加処理を行ってもよい。酸素添加処理としては、酸素雰囲気下で酸化物半導体膜に加熱処理を施す、イオン注入法又はイオンドーピング法等を用いて酸化物半導体膜に酸素を添加する、等が挙げられる。
【0033】
なお、酸化物半導体膜の形成方法や材料については、実施の形態3にて詳述する。
【0034】
≪評価方法1≫
図1に示す評価方法のフロー100は、ステップ101からステップ104までで構成されている。各ステップについて
図3(C)〜(E)を用いて説明する。
【0035】
<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
まず、
図3(C)に示す最表面に酸化物半導体膜303を有する試料300について、酸化物半導体膜303の膜厚とシート抵抗を測定する。
【0036】
酸化物半導体膜の膜厚は、少なくとも、酸化物半導体膜に対して非接触又は非破壊で行える方法で測定すればよく、例えば、光学式の膜厚測定法である、分光エリプソメトリー法や反射率分光法(光干渉方式ともいう)を用いて測定できる。
【0037】
酸化物半導体膜のシート抵抗は、例えば、四探針法や四端子法等を用いて測定できる。
【0038】
酸化物半導体膜の膜厚の測定とシート抵抗の測定の順序は問わない。酸化物半導体膜の膜厚を測定した後に、シート抵抗を測定してもよいし、酸化物半導体膜のシート抵抗を測定した後に、膜厚を測定してもよい。
【0039】
<ステップ102:酸化物半導体膜のエッチング>
次に、酸化物半導体膜303のエッチングを行い、一部を除去することで、酸化物半導体膜303の膜厚を薄くする。酸化物半導体膜はドライエッチング法やウェットエッチング法を用いてエッチングすることができる。本実施の形態では、ウェットエッチング法を用いて酸化物半導体膜303をエッチングする。ウェットエッチング法を用いることで、ドライエッチング法を用いる場合に比べて、酸化物半導体膜へのダメージが低減でき、酸素欠損などの発生を抑制できる。酸化物半導体膜の材料等によって、エッチング条件(ウェットエッチングであれば、エッチングに用いる薬液の種類や温度、又はエッチング時間等)を適宜設定する。
【0040】
<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
次に、一部がエッチングされた酸化物半導体膜304の膜厚とシート抵抗を測定する(
図3(D))。測定は、ステップ101と同様の方法で行うことができる。
【0041】
<ステップ104:評価を終了するか?>
評価を終了する場合は、終了する。さらに酸化物半導体膜の一部をエッチングし、膜厚が減少した酸化物半導体膜のシート抵抗を測定する場合は、ステップ102に戻る。一例として、
図3(E)に、さらに酸化物半導体膜の一部がエッチングされた酸化物半導体膜305を示す。
【0042】
≪評価方法2≫
図2に示す別の評価方法のフロー110は、前述のステップ101からステップ104を有する。フロー110では、ステップ101の前に、試料を作製するステップ111からステップ113を有する。以下では、ステップ111からステップ113について
図3(A)〜(C)を用いて説明する。
【0043】
<ステップ111:酸化物半導体膜の形成>
まず、スパッタリング法、MBE(Moleculer Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を用いて、絶縁表面301上に酸化物半導体膜303を形成する(
図3(A))。
【0044】
<ステップ112:導電膜の形成>
次に、スパッタリング法、CVD法、蒸着法等を用いて、酸化物半導体膜303上に導電膜307を形成する(
図3(B))。導電膜307の材料としては、例えば、アルミニウム、ニッケル、イットリウム、ジルコニウム、銀、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金等が挙げられる。
【0045】
<ステップ113:導電膜の除去>
次に、ドライエッチング法、ウェットエッチング法等を用いて、酸化物半導体膜303上の導電膜307を除去する(
図3(C))。
【0046】
ステップ113を行った後、前述のステップ101からステップ104を行う。
【0047】
以上のように、本発明の一態様の評価方法では、エッチング前後の酸化物半導体膜の膜厚とシート抵抗を測定することで、酸化物半導体膜の厚さ方向の導電性を評価することができる。
【0048】
なお、本発明の一態様は、半導体装置の製造過程における抜き取り検査に適用することもできる。例えば、半導体装置の製造過程において、支持基板上に、酸化物半導体膜を有するトランジスタと同時に評価用の試料を作製する。酸化物半導体膜を形成した後の任意の工程(例えば、酸化物半導体膜上に形成された導電膜をエッチング加工する工程)の前後に基板を抜き取り、試料表面に有する酸化物半導体膜の膜厚測定及びシート抵抗測定を行ってもよい。検査を行うことで、該工程によって、酸化物半導体膜の厚さ方向にどの程度低抵抗化した領域が生じるかを、評価できる。
【0049】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0050】
(実施の形態2)
本実施の形態では、本発明の一態様の評価装置について、
図4及び
図5を用いて説明する。本発明の一態様の評価装置では、酸化物半導体膜のエッチング、膜厚測定、及びシート抵抗測定を1台で行え、酸化物半導体膜の厚さ方向の導電性の評価を簡便に行うことができる。
【0051】
≪評価装置≫
図4(A)に、本発明の一態様の評価装置を示す。
図4(A)に示す評価装置200は、搬送機構207を有する連結室201と、連結室201とそれぞれ接続する第1の処理室203、第2の処理室204、及び第3の処理室205を有する。搬送機構207を用いて、各処理室に試料を搬入出することができる。
【0052】
本実施の形態の評価装置では、まず、第1の処理室203で酸化物半導体膜の膜厚の測定を行い、第2の処理室204で酸化物半導体膜のシート抵抗の測定を行う。次に、第3の処理室205で酸化物半導体膜のウェットエッチングを行う。その後、第1の処理室で、ウェットエッチング後の酸化物半導体膜(一部がエッチングされた酸化物半導体膜ともいえる)の膜厚の測定を行い、第2の処理室204でウェットエッチング後の酸化物半導体膜のシート抵抗の測定を行う。
【0053】
第3の処理室205は、酸化物半導体膜のウェットエッチングが行われることで、室内の湿度が上昇する。第1の処理室203や第2の処理室204の測定環境に影響を与えることを抑制するため、第3の処理室205と連結室201の間にはゲート206が設けられている。ゲート206により、第3の処理室205は、第1の処理室203、第2の処理室204、及び連結室201と仕切ることができる。ゲート206としては、ドア、シャッター等が設けられていればよい。また、第1の処理室203と連結室201の間、第2の処理室204と連結室201の間にも同様のゲートを有していてもよい。
【0054】
また、
図4(B)に本発明の別の態様の評価装置を示す。
図4(B)に示す評価装置210は、連結室201と接続されたロードロック室202を有する点で、評価装置200と異なる。ロードロック室202では、試料が収容されたカセットの出し入れが行われる。また、ロードロック室202と連結室201の間に扉を有していてもよい。
【0055】
本発明の一態様の評価装置では、装置内で基板の位置合わせを行う。例えば、ロードロック室又は連結室にて行うことが好ましい。
【0056】
各処理室の構成及び行われる処理について説明する。
【0057】
<第1の処理室>
第1の処理室203では、酸化物半導体膜の膜厚の測定を行う。
【0058】
本実施の形態では、膜厚の測定を行える処理室が第1の処理室203のみであり、一度に一つの試料のみを測定する場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第1の処理室203が膜厚測定装置(膜厚測定器ともいう)を複数台有し、複数の試料の測定を一度に行える構成であってもよい。
【0059】
第1の処理室203は、試料に対して非接触又は非破壊で膜厚が測定できる装置を有する。このような装置としては、例えば、エリプソメーター(例えば、分光エリプソメーター)や、光干渉式の膜厚測定装置が挙げられる。
【0060】
本実施の形態では、第1の処理室203で、分光エリプソメトリー法を用いた酸化物半導体膜の膜厚測定を行う場合を例に挙げて説明する。
【0061】
図5(A)に示す第1の処理室203では、ステージ231上に試料260を配置できる。光源232から試料260に光が照射され、試料260からの反射光を検出器233が検出することで、試料260における酸化物半導体膜の膜厚を測定する。
【0062】
第1の処理室203は、湿度及び温度の管理のため、排気ダクト(図示せず)を有することが好ましい。第1の処理室203の温度は、例えば25℃とすればよい。
【0063】
また、酸化物半導体膜の複数箇所の膜厚を測定するため、ステージ231は、酸化物半導体膜表面と平行な方向(X−Y方向)に可動することが好ましい。
【0064】
<第2の処理室>
第2の処理室204では、酸化物半導体膜のシート抵抗の測定を行う。
【0065】
本実施の形態では、シート抵抗の測定を行える処理室が第2の処理室204のみであり、一度に一つの試料のみを測定できる場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第2の処理室204が、シート抵抗測定装置を複数台有し、複数の試料の測定を一度に行える構成であってもよい。
【0066】
第2の処理室204では、四探針法や四端子法等を用いたシート抵抗測定装置(シート抵抗測定器ともいう)で酸化物半導体膜の膜厚を測定する。
【0067】
本実施の形態では、第2の処理室204において、四探針法を用いたシート抵抗測定装置で酸化物半導体膜のシート抵抗測定を行う場合を例に挙げて説明する。
【0068】
図5(B)に示す第2の処理室204では、ステージ241上に試料260を配置できる。試料260に四探針プローブ243を直線上に置き、外側の二探針間に一定電流を流し、内側の二探針間に生じる電位差を測定することで、酸化物半導体膜のシート抵抗を測定する。
【0069】
第2の処理室204は、湿度及び温度の管理のため、排気ダクト(図示せず)を有することが好ましい。第2の処理室204の温度は、例えば25℃とすればよい。
【0070】
四探針プローブ243は駆動機構242と接続している。ステージ241又は駆動機構242の少なくとも一方は、酸化物半導体膜の厚さ方向(Z方向)に可動する。また、酸化物半導体膜の複数箇所のシート抵抗の値を測定するため、ステージ241又は駆動機構242の少なくとも一方は、酸化物半導体膜表面と平行な方向(X−Y方向ともいう)に可動することが好ましい。
【0071】
<第3の処理室>
第3の処理室205では、酸化物半導体膜のウェットエッチングを行う。
【0072】
第3の処理室205が有するウェットエッチング装置は、枚葉式の装置であっても、バッチ式の装置であってもよい。本実施の形態では、酸化物半導体膜のエッチングを行える処理室が第3の処理室205のみであり、一度に一つの試料のみをエッチングできる場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第3の処理室205が、枚葉式の装置を複数有している、又はバッチ式の装置を有しているなど、複数の試料の測定を一度に行える構成であってもよい。
【0073】
なお、評価を効率的に進めるため、評価装置において、膜厚の測定を一度に行える試料の数、シート抵抗の測定を一度に行える試料の数、及びウェットエッチングを一度に行える試料の数は等しいことが好ましい。
【0074】
本実施の形態では、第3の処理室205において、枚葉式のウェットエッチング装置を用いて酸化物半導体膜のウェットエッチングを行う場合を例に挙げて説明する。
【0075】
図5(C1)(C2)に示す第3の処理室205では、ステージ251上に試料260を配置できる。薬液ノズル253a及び薬液ノズル253bは、駆動機構256a又は駆動機構256bによってそれぞれX−Y方向に可動する。例えば、薬液ノズル253aからエッチング液(過酸化水素水や、過酸化水素水とアンモニアの混合水溶液など)を吐出し、薬液ノズル253bからリンス液(純水など)を吐出すればよい。
【0076】
ステージ251は、一定時間内での回転数を指定して回転させられる回転機構を有する。ステージ251(上の試料260)を回転させながら、薬液ノズル253a又は薬液ノズル253bから薬液を試料260に対して吐出できる。薬液ノズル253a又は薬液ノズル253bから吐出された薬液が第3の処理室205の壁面等に付着しないよう、隔壁252が設けられている。隔壁252は、ステージ251上に試料260を配置する際等に開閉できるゲートシャッター(図示せず)を有する。
【0077】
また、第3の処理室205は、隔壁252に囲まれた空間内に、吐出された薬液を廃液タンク(図示せず)に運ぶための廃液管254を有する。
【0078】
第3の処理室205における処理としては、例えば、まず、ステージ251(上の試料260)を一定速度で回転させながら、薬液ノズル253a又は薬液ノズル253bの一方からエッチング液を試料260に対して吐出することで、酸化物半導体膜のエッチングを行う。次に、ステージ251(上の試料260)を回転させながら、薬液ノズル253a又は薬液ノズル253bの他方からリンス液を試料260に対して吐出することで、エッチング液を洗い流す。さらに、ステージ251(上の試料260)を回転させることで、試料260を乾燥させる。以上の処理によって酸化物半導体膜のエッチングを行った試料260を、第1の処理室203や第2の処理室204に搬入することで、エッチング前とは異なる膜厚の酸化物半導体膜についての膜厚測定及びシート抵抗測定を行うことができる。
【0079】
なお、第3の処理室205が、エッチング液を吐出できる薬液ノズルを複数有する場合は、導電膜をエッチングできるエッチング液を用意してもよい。これにより、実施の形態1で示したステップ102(酸化物半導体膜のエッチング)だけでなく、ステップ113(導電膜の除去)についても、本発明の一態様の評価装置で行うことができる。これにより、評価に必要な装置を削減できるため、より簡便に評価を行うことができる。
【0080】
なお、本実施の形態では、第1の処理室203が膜厚測定装置を有し、第2の処理室204でシート抵抗測定装置を有し、第3の処理室205でウェットエッチング装置を有する装置を例に挙げて説明したが、処理室の配置は限定されず、例えば、第1の処理室203がシート抵抗測定装置を有し、第2の処理室204が膜厚測定装置を有し、第3の処理室205がウェットエッチング装置を有していてもよい。
【0081】
なお、本発明の一態様の評価装置は、半導体装置の製造過程における抜き取り検査に適用することもできる。例えば、半導体装置の製造過程において、支持基板上に、酸化物半導体膜を有するトランジスタと同時に評価用の試料を作製する。酸化物半導体膜を形成した後の任意の工程(例えば、酸化物半導体膜上に形成された導電膜をエッチング加工する工程)の前後に基板を抜き取り、本発明の一態様の評価装置において、試料表面に有する酸化物半導体膜の膜厚測定及びシート抵抗測定を行ってもよい。検査を行うことで、該工程によって、酸化物半導体膜の厚さ方向にどの程度低抵抗化した領域が生じるかを、評価できる。
【0082】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0083】
(実施の形態3)
本実施の形態では、本発明の一態様の評価方法を用いて評価できる酸化物半導体膜の一例について説明する。
【0084】
酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流(オフ電流)を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。以下では、本発明の一態様の評価方法を用いて評価できる酸化物半導体膜のうち、トランジスタの半導体膜として好適な酸化物半導体膜について、説明する。
【0085】
酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、スカンジウム(Sc)、イットリウム(Y)、ランタノイド(例えば、セリウム(Ce)、ネオジム(Nd)、ガドリニウム(Gd))から選ばれた一種、又は複数種が含まれていることが好ましい。
【0086】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
【0087】
ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
【0088】
また、酸化物半導体として、InMO
3(ZnO)
m(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、In
2SnO
5(ZnO)
n(n>0、且つ、nは整数)で表記される材料を用いてもよい。
【0089】
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=1:3:2、In:Ga:Zn=1:6:4、In:Ga:Zn=1:9:6、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。また、インジウムガリウム酸化物を用いてもよい。
【0090】
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【0091】
なお、酸化物半導体膜への脱水化処理(脱水素化処理)によって、酸化物半導体膜から酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理(脱水素化処理)によって同時に減少してしまった酸素を酸化物半導体に加える、又は酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、又は過酸素化処理と記す場合がある。
【0092】
このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化又はi型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく(ゼロに近く)、キャリア密度が1×10
17/cm
3以下、1×10
16/cm
3以下、1×10
15/cm
3以下、1×10
14/cm
3以下、1×10
13/cm
3以下であることをいう。
【0093】
またこのように、i型又は実質的にi型である酸化物半導体膜を有するトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温(25℃程度)にて1×10
−18A以下、好ましくは1×10
−21A以下、さらに好ましくは1×10
−24A以下、又は85℃にて1×10
−15A以下、好ましくは1×10
−18A以下、さらに好ましくは1×10
−21A以下とすることができる。なお、トランジスタがオフ状態とは、nチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも1V以上、2V以上又は3V以上小さければ、トランジスタはオフ状態となる。
【0094】
酸化物半導体膜は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【0095】
好ましくは、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。
【0096】
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
【0097】
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
【0098】
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【0099】
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状又は表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0100】
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【0101】
CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、CAAC−OS膜を成膜することができる。
【0102】
平板状のスパッタリング粒子は、例えばa−b面に平行な面の円相当径が3nm以上10nm以下、厚さ(a−b面に垂直な方向の長さ)が0.7nm以上1nm未満である。なお、平板状のスパッタリング粒子は、a−b面に平行な面が正三角形又は正六角形であってもよい。ここで、円相当径とは、面の面積と等しい正円の直径をいう。
【0103】
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
【0104】
成膜時の基板温度を高めることで、基板に到達した平板状のスパッタリング粒子のマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なCAAC−OS膜を成膜することができる。具体的には、基板温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜することが好ましい。
【0105】
また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
【0106】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
【0107】
CAAC−OS膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、100℃以上740℃以下、好ましくは200℃以上500℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、CAAC−OS膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりCAAC−OS膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、CAAC−OS膜の結晶性をさらに高めることができる。なお、加熱処理は、1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、CAAC−OS膜の不純物濃度をさらに短時間で低減することができる。
【0108】
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
【0109】
InO
X粉末、GaO
Y粉末及びZnO
Z粉末を所定のmol数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InO
X粉末、GaO
Y粉末及びZnO
Z粉末が、1:1:1、1:1:2、1:3:2、1:6:4、1:9:6、2:1:3、2:2:1、3:1:1、3:1:2、3:1:4、4:2:3、8:4:3、又はこれらの近傍の値とすることができる。なお、粉末の種類、及びその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【0110】
また、CAAC−OS膜は、以下の方法により形成してもよい。
【0111】
まず、第1の酸化物半導体膜を1nm以上10nm未満の厚さで成膜する。第1の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。
【0112】
次に、加熱処理を行い、第1の酸化物半導体膜を結晶性の高い第1のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第1の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第1の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、第1の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【0113】
第1の酸化物半導体膜は、厚さが1nm以上10nm未満であることにより、厚さが10nm以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
【0114】
次に、第1の酸化物半導体膜と同じ組成である第2の酸化物半導体膜を10nm以上50nm以下の厚さで成膜する。第2の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。
【0115】
次に、加熱処理を行い、第2の酸化物半導体膜を第1のCAAC−OS膜から固相成長させることで、結晶性の高い第2のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第2の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第2の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、第2の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
【0116】
以上のようにして、合計の厚さが10nm以上であるCAAC−OS膜を形成することができる。
【0117】
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。
【0118】
例えば、酸化物半導体膜を、酸化物半導体膜(便宜上、第1層と呼ぶ)とゲート絶縁膜との間に、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第2層を設けてもよい。このとき、ゲート電極から電界が印加されると、第1層にチャネルが形成され、第2層にはチャネルが形成されない。第1層は、第2層と構成する元素が同じであるため、第1層と第2層との界面において、界面散乱がほとんど起こらない。従って、第1層とゲート絶縁膜との間に第2層を設けることによって、トランジスタの電界効果移動度を高くすることができる。
【0119】
さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜又は窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第1層のシリコン濃度を低減するために、第1層とゲート絶縁膜との間に第2層を設けることが好ましい。同様の理由により、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第3層を設け、第1層を第2層及び第3層で挟むことが好ましい。
【0120】
このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることができる。
【0121】
なお、酸化物半導体膜をCAAC−OS膜とするためには、酸化物半導体膜中に含まれるシリコン濃度を2.5×10
21/cm
3以下とする。好ましくは、酸化物半導体膜中に含まれるシリコン濃度を、1.4×10
21/cm
3未満、より好ましくは4×10
19/cm
3未満、さらに好ましくは2.0×10
18/cm
3未満とする。酸化物半導体膜に含まれるシリコン濃度が、1.4×10
21/cm
3以上であると、トランジスタの電界効果移動度の低下の恐れがあり、4.0×10
19/cm
3以上であると、酸化物半導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである。また、酸化物半導体膜に含まれるシリコン濃度を2.0×10
18/cm
3未満とすることで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるDOS(density of state)の低減が期待できる。なお、酸化物半導体膜中のシリコン濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定することができる。
【0122】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【実施例1】
【0123】
本実施例では、本発明の一態様の評価方法を用いて酸化物半導体膜の厚さ方向の導電性を評価した結果について説明する。
【0124】
≪評価1≫
評価1では、
図2に示す評価方法のフロー110に従い評価を行った。
【0125】
<ステップ111:酸化物半導体膜の形成>
まず、絶縁表面301(ここではガラス基板)上に膜厚100nmの酸化物半導体膜303を形成した。酸化物半導体膜303は、In:Ga:Zn=1:1:1(原子数比)の酸化物ターゲットをスパッタリングターゲットとし、DCスパッタリング法で形成した。成膜条件は、基板温度300℃、成膜ガスAr:O
2=30sccm:15sccm、成膜電力0.5kW、成膜圧力0.4Pa、電極−基板間距離60mmとした。
【0126】
<ステップ112:導電膜の形成>
次に、酸化物半導体膜303上に膜厚100nmの導電膜307を形成した(
図3(B))。ここでは、導電膜307としてタングステン膜を形成した。タングステン膜は、金属タングステンをスパッタリングターゲットとし、DCスパッタリング法を用いて形成した。成膜条件は、基板温度130℃、成膜ガスAr、成膜電力1kW、成膜圧力0.8Pa、電極−基板間距離60mmとした。
【0127】
<ステップ113:導電膜の除去>
その後、ウェットエッチング法又はドライエッチング法を用いて、導電膜307を除去した(
図3(C))。ウェットエッチング法により導電膜307を除去した試料では、過酸化水素水を用いた。ドライエッチング法により導電膜307を除去した試料では、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件は、電源電力3000W、バイアス電力110W、圧力0.67Pa、基板温度40℃、エッチングガスCl
2:CF
4:O
2=45sccm:55sccm:55sccmとした。
【0128】
<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、分光エリプソメトリー法を用いた酸化物半導体膜303の膜厚の測定と、四探針法を用いた酸化物半導体膜303のシート抵抗の測定を行った。なお、ステップ101での測定結果は、
図6における膜厚の減少量0nmのときのシート抵抗の値に相当する。
【0129】
<ステップ102:酸化物半導体膜のエッチング>
次に、ウェットエッチング法を用いて、酸化物半導体膜303をエッチングした。酸化物半導体膜303のエッチングには、過酸化水素水とアンモニアの混合水溶液を用いた。
【0130】
<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、一部がエッチングされた酸化物半導体膜304の膜厚及びシート抵抗を測定した(
図3(D))。測定方法はそれぞれステップ101と同様である。導電膜307を除去した直後に測定した酸化物半導体膜の膜厚(ステップ101での測定結果、酸化物半導体膜303の膜厚)と、酸化物半導体膜303をエッチングした後に測定した酸化物半導体膜の膜厚(ステップ103での測定結果、酸化物半導体膜304の膜厚)との差から、該膜厚の減少量を求めた。
【0131】
<ステップ104:評価を終了するか?>
シート抵抗の値が測定限界に達する(又はその直前)まで、ステップ102及びステップ103を繰り返し行った後、評価を終了した。
【0132】
評価結果を
図6に示す。酸化物半導体膜上にタングステン膜を形成した試料では、酸化物半導体膜の表面が低抵抗化していることが確認できた。これは、酸化物半導体膜の表面近傍に低抵抗な酸化物半導体とタングステンとの混合層が形成されていること、又は酸化物半導体膜中の酸素がタングステン膜中に取り込まれることで、酸化物半導体膜の表面近傍の酸素欠損により低抵抗化した領域が形成されていること、などを示唆している。特に、タングステン膜をドライエッチング法により除去した試料では、表面から厚さ方向に約5nmの深さまで低抵抗化していることが確認でき、タングステン膜をウェットエッチング法により除去した試料に比べて、低抵抗化していることがわかった。これは、ドライエッチング時のプラズマダメージ等が、酸化物半導体膜の低抵抗化に影響していることを示唆している。
【0133】
≪評価2≫
評価2では、
図2に示す評価方法のフロー110に従い評価を行った。ただし、ステップ112とステップ113の間に、試料に対して加熱処理を行った。
【0134】
<ステップ111:酸化物半導体膜の形成>
まず、絶縁表面301(ここではガラス基板)上に膜厚50nmの酸化物半導体膜303を形成した(
図3(A))。酸化物半導体膜303は、In:Ga:Zn=1:1:1(原子数比)の酸化物ターゲットをスパッタリングターゲットとし、DCスパッタリング法で形成した。成膜条件は、基板温度300℃、成膜ガスAr:O
2=30sccm:15sccm、成膜電力0.5kW、成膜圧力0.4Pa、電極−基板間距離60mmとした。
【0135】
<ステップ112:導電膜の形成>
次に、酸化物半導体膜303上に膜厚100nmの導電膜307を形成した(
図3(B))。導電膜307としては、タングステン膜、窒化タンタル膜、又は窒化チタン膜を形成した。タングステン膜は、タングステンをスパッタリングターゲットとし、DCスパッタリング法を用いて形成した。成膜条件は、基板温度130℃、成膜ガスAr、成膜電力1kW、成膜圧力0.8Pa、電極−基板間距離60mmとした。窒化タンタル膜は、タンタルをスパッタリングターゲットとし、反応性スパッタリング法(DCスパッタリング法)を用いて形成した。成膜条件は、基板温度25℃(室温)、成膜ガスAr:N
2=50sccm:10sccm、成膜電力1kW、成膜圧力0.6Pa、電極−基板間距離60mmとした。窒化チタン膜は、チタンをスパッタリングターゲットとし、反応性スパッタリング法(DCスパッタリング法)を用いて形成した。成膜条件は、基板温度25℃(室温)、成膜ガスN
2、成膜電力12kW、成膜圧力0.2Pa、電極−基板間距離400mmとした。
【0136】
次に加熱処理を行った。加熱処理は、窒素雰囲気下で400℃、1時間の条件で行った。
【0137】
なお、比較として、酸化物半導体膜303上に導電膜307を形成しない試料も作製した。この試料については、ステップ111の次に加熱処理を行い、その後、ステップ101を行った(導電膜の形成・除去に係るステップ112、ステップ113は行っていない)。
【0138】
<ステップ113:導電膜の除去>
その後、ドライエッチング法を用いて、導電膜307を除去した(
図3(C))。導電膜307は、ICPエッチング法によりエッチング加工をした。タングステン膜を除去する際のエッチング条件は、電源電力3000W、バイアス電力110W、圧力0.67Pa、基板温度40℃、エッチングガスCl
2:CF
4:O
2=45sccm:55sccm:55sccmとした。窒化タンタル膜及び窒化チタン膜を除去する際のエッチング条件は、電源電力2000W、バイアス電力50W、圧力0.67Pa、基板温度40℃、エッチングガスCF
4とした。
【0139】
<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、分光エリプソメトリー法を用いた酸化物半導体膜303の膜厚の測定と、四探針法を用いた酸化物半導体膜303のシート抵抗の測定を行った。なお、ステップ101での測定結果は、
図7における膜厚の減少量0nmのときのシート抵抗の値に相当する。
【0140】
<ステップ102:酸化物半導体膜のエッチング>
次に、ウェットエッチング法を用いて、酸化物半導体膜303をエッチングした。酸化物半導体膜303のエッチングには、過酸化水素水とアンモニアの混合水溶液を用いた。
【0141】
<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、一部がエッチングされた酸化物半導体膜304の膜厚及びシート抵抗を測定した(
図3(D))。測定方法はそれぞれステップ101と同様である。導電膜307を除去した直後に測定した酸化物半導体膜の膜厚(ステップ101での測定結果、酸化物半導体膜303の膜厚)と、酸化物半導体膜303をエッチングした後に測定した酸化物半導体膜の膜厚(ステップ103での測定結果、酸化物半導体膜304の膜厚)の差から、該膜厚の減少量を求めた。
【0142】
<ステップ104:評価を終了するか?>
シート抵抗の値が測定限界に達する(又は膜厚の減少量が40nmを超える前)まで、ステップ102及びステップ103を繰り返し行った後、評価を終了した。
【0143】
評価結果を
図7に示す。いずれの試料においても、酸化物半導体膜の低抵抗化が確認された。ここで、酸化物半導体膜上に導電膜を形成した試料は、該導電膜を形成していない試料に比べて、酸化物半導体膜表面近傍でより低抵抗化され、且つ、厚さ方向により深く低抵抗化されていることが確認できた。
【0144】
本実施例で示した通り、本発明の一態様の評価方法を用いることで、酸化物半導体膜形成後の処理条件等に応じて、低抵抗化した領域が、酸化物半導体膜の厚さ方向にどの程度生じるか、評価できた。具体的には、酸化物半導体膜上に接して導電膜を形成することで酸化物半導体膜の厚さ方向に低抵抗化した領域が形成されること、該導電膜を除去する方法により該低抵抗化した領域の厚さ方向の範囲が異なること等が確認された。