特許 6032203 ＲＦ信号生成回路、及び送信機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6032203

(24)【登録日】2016年11月4日

(45)【発行日】2016年11月24日

(54)【発明の名称】ＲＦ信号生成回路、及び送信機

(51)【国際特許分類】

   H03F 1/06 20060101AFI20161114BHJP

   H03F 3/24 20060101ALI20161114BHJP

   H03F 3/68 20060101ALI20161114BHJP

   H03F 3/217 20060101ALI20161114BHJP

【ＦＩ】

   H03F1/06

   H03F3/24

   H03F3/68 Z

   H03F3/217

【請求項の数】9

【全頁数】20

(21)【出願番号】特願2013-532524(P2013-532524)

(86)(22)【出願日】2012年8月21日

(86)【国際出願番号】JP2012071090

(87)【国際公開番号】WO2013035523

(87)【国際公開日】20130314

【審査請求日】2015年7月7日

(31)【優先権主張番号】特願2011-197002(P2011-197002)

(32)【優先日】2011年9月9日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100106909

【弁理士】

【氏名又は名称】棚井 澄雄

(74)【代理人】

【識別番号】100134544

【弁理士】

【氏名又は名称】森 隆一郎

(74)【代理人】

【識別番号】100150197

【弁理士】

【氏名又は名称】松尾 直樹

(72)【発明者】

【氏名】堀 真一

【審査官】 ▲高▼橋 義昭

(56)【参考文献】

【文献】 国際公開第２０１１／０７８１２０（ＷＯ，Ａ１）

【文献】 特開２００５−２３６９６８（ＪＰ，Ａ）

【文献】 特表２００９−５１７９１２（ＪＰ，Ａ）

【文献】 特開２００６−１０９０３９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ １／０６

Ｈ０３Ｆ ３／２１７

Ｈ０３Ｆ ３／２４

Ｈ０３Ｆ ３／６８

(57)【特許請求の範囲】

【請求項1】

デジタル信号から無線送信するＲＦパルス信号を生成するＲＦ信号生成回路であって、
前記デジタル信号から振幅信号と位相信号を生成するポーラ変換器と、
前記ポーラ変換器から出力される振幅信号を入力とし、パルス幅制御信号と残留信号の２つの信号を生成する信号分解器と、
前記残留信号をデルタシグマ変調するデルタシグマ変調器と、
前記パルス幅制御信号に従い、前記ポーラ変換器から出力される位相信号をパルス変調してパルス位相信号を出力するパルス幅変調器と、
前記デルタシグマ変調器の出力信号と前記パルス位相信号とを混合してＲＦパルス信号を生成する混合器と
を備え、
前記信号分解器は、前記パルス位相信号の基本波成分と前記残留信号の積が、前記振幅信号と等しくなる条件のもとで、前記パルス幅制御信号と前記残留信号を生成することを特徴とするＲＦ信号生成回路。

【請求項2】

前記信号分解器は、入力信号が任意の閾値を越えた場合には、入力信号を残留信号として出力し、超えない場合には、入力信号を任意の値で逓倍して残留信号として出力することを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項3】

前記信号分解器は、残留信号として、入力信号が任意の閾値を越えた場合には、本信号分解器が扱える最大値を固定して出力し、閾値を超えない場合には、入力信号を任意の値で逓倍して出力することを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項4】

前記信号分解器は、残留信号として、入力信号が任意の閾値を越えない場合には、入力信号を任意の値で逓倍して出力し、閾値を超える場合には、閾値近傍で、閾値を超えない場合の残留信号と連続的に接続され、また、前記信号分解器の入力レンジの最大値が、前記信号分解器の残留信号の出力レンジの最大値となるように、入力信号を変換して残留信号として出力することを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項5】

前記パルス幅変調器は、入力信号を参照値と比較して、比較結果を２値で出力する比較器で構成され、参照値として、前記パルス幅制御信号が用いられることを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項6】

前記デルタシグマ変調器は、パルス幅変調器から出力されるパルス位相信号に同期して動作することを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項7】

前記デルタシグマ変調器は、ポーラ変換器から出力される位相信号に同期して動作することを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項8】

前記デルタシグマ変調器は、内部にＮ（Ｎは任意の２以上の整数）値出力型比較器を持ち、出力信号は、Ｎ個の値の中からの選択値であることを特徴とする請求項１に記載のＲＦ信号生成回路。

【請求項9】

デジタル信号から無線送信するＲＦパルス信号を生成する送信機であって、
前記デジタル信号から振幅信号と位相信号を生成するポーラ変換器と、
前記ポーラ変換器から出力される振幅信号を入力とし、パルス幅制御信号と残留信号の２つの信号を生成する信号分解器と、
前記残留信号をデルタシグマ変調し、Ｎ（Ｎは２以上の整数）値の段階的信号を出力するＮ値デルタシグマ変調器と、
前記パルス幅制御信号に従い、前記ポーラ変換器から出力される位相信号をパルス変調してパルス位相信号を出力するパルス幅変調器と、
前記Ｎ値デルタシグマ変調器の出力信号と前記パルス位相信号とを混合してＲＦパルス信号を生成する混合器と、
２つ以上の異なる電圧値を持つ電源に接続されたスイッチ素子で構成されたＤ級増幅回路と
を備え、
前記信号分解器は、前記パルス位相信号の基本波成分と前記残留信号の積が、前記振幅信号と等しくなる条件のもとで、前記パルス幅制御信号と前記残留信号を生成し、
前記Ｄ級増幅回路は、前記Ｎ値デルタシグマ変調器からの出力値に対応して、１つのスイッチ素子のみをオン状態とし、他のスイッチ素子をすべてオフ状態にすることを特徴とする送信機。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号生成回路、及び送信機に関する。特に本発明は、デジタル信号から無線送信するＲＦパルス信号を生成するＲＦ信号生成回路、並びに送信機に関する。
本願は、２０１１年９月９日に出願された特願２０１１−１９７００２号に基づき優先権を主張し、その内容をここに援用する。

【背景技術】

【0002】

携帯電話や無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）の通信機器の送信部は、出力電力の大きさに関係なく、送信信号の精度を確保しつつ、低消費電力で動作することが求められる。特に、通信機器の送信部最終段の電力増幅回路は、通信機全体の消費電力の５０％以上を占めるため、高い電力効率であることが求められる。

【0003】

近年、スイッチング増幅回路は、高い電力効率を持つ電力増幅回路として注目されている。スイッチング増幅回路は、入力信号としてパルス波形信号を想定し、その波形を維持して電力増幅する。スイッチング増幅回路によって増幅されたパルス波形信号は、フィルタ素子によって所望の周波数成分以外の周波数成分が十分に抑圧された後に、アンテナより空中に放射される。

【0004】

図１２は、既知のスイッチング増幅回路の代表例であるＤ級増幅回路の回路構成の一例を示す。
このＤ級増幅回路は、電源とグランドとの間に、２つのスイッチ素子が直列に挿入されて成る。２つのスイッチ素子には、開閉制御信号として相補的なパルス信号が入力され、どちらか一方のスイッチ素子のみがオン状態となるように制御される。出力は、電源側のスイッチ素子がオン、グランド側のスイッチ素子がオフの場合、電源電圧と等しい電圧が出力され、逆の場合、グランド電位が出力される。

【0005】

このＤ級増幅回路は、バイアス電流を必要としない。そのため、電力損失は、理想的には０になる。また、これらスイッチ素子は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタや、バイポーラトランジスタ等によって構成することができる。

【0006】

図１３は、Ｄ級増幅回路を用いた既知の送信機のブロック構成の一例を示す（例えば、非特許文献１のＦｉｇ.１に記載の信号生成器から類推できる）。
この送信機は、ＲＦ信号生成器、ドライバアンプ、Ｄ級増幅回路、及びフィルタ等を備え、ＲＦ信号生成器により生成したＲＦパルス信号を、ドライバアンプ、及びＤ級増幅回路により増幅する。Ｄ級増幅回路の後段のフィルタ回路は、Ｄ級増幅回路で増幅されたＲＦパルス信号の不要成分を除去して、ＲＦ無線信号を再生する。

【0007】

ＲＦ信号生成器は、デジタルベースバンド・プロセッサ、ポーラ変換器、ΔΣ（デルタシグマ）変調器、比較器、混合器から構成される。
ポーラ変換器は、デジタルベースバンド・プロセッサで生成した直交無線信号（Ｉ（ｔ），Ｑ（ｔ））を、下記の式（１）、（２）に従って、振幅信号Ａ（ｔ）と位相信号Ｐ（ｔ）に変換する。

【0008】

【数1】

【0009】

【数2】

【0010】

但し、αは、下記の式（３）のとおりである。

【0011】

【数3】

【0012】

また、ω_Ｃはキャリア周波数に対応した、角周波数である。なおまた、下記の式（４）に示すとおり、Ａ（ｔ）とＰ（ｔ）との積が、ＲＦ無線信号ＲＦ（ｔ）である。

【0013】

【数4】

【0014】

比較器は、正弦波状の位相信号Ｐ（ｔ）を、ゼロを閾値とした比較動作により、矩形状のパルス信号に変換する。本パルス位相信号ＰＲ（ｔ）は、下記の式（５）で表される。

【0015】

【数5】

【0016】

Ｈ（ｔ）は、Ｐ（ｔ）を矩形化した際に生じる、Ｐ（ｔ）の高調波成分である。
ΔΣ変調器は、外部固定クロック源から供給されるクロック信号に同期して動作し、振幅信号Ａ（ｔ）をΔΣ変調する。ΔΣ変調器の具体的な構成例として、既知の１次のΔΣ変調器の構成図を図１４に示す。このΔΣ変調器は、遅延器、量子化器、加減算器で構成される。
量子化器は、本例では、入力信号の閾値に対する大小で、１または−１を出力する、１ｂｉｔ比較器である。このΔΣ変調器の入力信号をＹ（ｚ）、出力信号Ｗ（ｚ）、量子化器で発生する量子化雑音をＮ（ｚ）であらわすと、これら３者の間には、下記の式（６）が成り立つ。

【0017】

【数6】

【0018】

ここで、ｚ＝ｅ^{ｊ（２πｆ／ｆｓ）}である。ｆｓは、ΔΣ変調器のクロック信号のクロックレート（サンプリング周波数）である。

【0019】

上記の式（６）は、出力信号には、入力信号と、量子化雑音に（１−ｚ^−１）が係数として掛け合わされたものが、含まれることを意味している。（１−ｚ^−１）の絶対値は、サンプリング周波数より十分に小さい周波数領域においてはゼロに近くなり、ナイキスト周波数（サンプリング周波数の１／２として定義）では、最大値である２となる。

【0020】

出力信号における、信号対量子化雑音比は、上記の式（６）のＹ（ｚ）、及び（１−ｚ^−１）Ｎ（ｚ）の比で表されることを考慮すると、本ΔΣ変調器は、サンプリング周波数より十分低い周波数領域になるほど、量子化雑音は無視できるほどに小さくなり、信号対量子化雑音比を高くできる。一方で、高い周波数領域では、信号対量子化雑音比は小さくなる。
すなわち、ΔΣ変調器は、信号の周波数帯域幅がサンプリング周波数よりも十分小さい条件においては、当該帯域への量子化雑音の混入を小さく抑えることができる。振幅信号Ａ（ｔ）をＺ変換したものとＡ（ｚ）とすると、ΔΣ変調器の出力信号は、下記の式（７）で表される。

【0021】

【数7】

【0022】

時間ドメインで書き直すと、下記の式（８）となる。

【0023】

【数8】

【0024】

ＮＨ（ｔ）は、上記の式（７）で表される量子化雑音成分（１−ｚ^−１）・Ｎ（ｚ）を時間領域であらわした成分と、Ａ（ｚ）を時間領域で表現した際にナイキスト周波数以上に発生する、Ａ（ｔ）のイメージ成分の和となる。
図１３の混合器は、ΔΣ変調器の出力信号と比較器の出力信号の積を出力する。混合器の出力信号ＭＩＸ（ｔ）は、上記の式（５）と（８）から、下記の式（９）のように表される。

【0025】

【数9】

【0026】

上記第１項は、上記の式（４）で示す無線信号ＲＦ（ｔ）である。このことは、ＲＦ信号生成器は、無線信号を含んだパルス信号を生成できることを意味している。本パルス信号を、ドライバアンプを介してＤ級増幅回路に入力することで、無線信号を所望のレベルにまで増幅することができる。
上記の式（９）の第２項以降の不要成分も同時に増幅されるが、Ｄ級増幅回路後段に接続されたフィルタによって、フィルタの帯域外の成分は、除去される。

【先行技術文献】

【非特許文献】

【0027】

【非特許文献1】Ｊｉｎｓｅｏｎｇ Ｊｅｏｎｇ、Ｙｕａｎｘｕｎ Ｅｔｈａｎ Ｗａｎｇ、「Ａ Ｐｏｌａｒ Ｄｅｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｉｏｎ （ＰＤＳＭ） Ｓｃｈｅｍｅ ｆｏｒ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｗｉｒｅｌｅｓｓ Ｔｒａｎｓｍｉｔｔｅｒｓ」、Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ，２００７．ＩＥＥＥ／ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ、Ｊｕｎｅ ２００７、ｐ．７３−７６

【発明の概要】

【発明が解決しようとする課題】

【0028】

ＡＣＬＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ）は、現状のキャリア規格にある項目の１つである。本項目は、所望の信号が占有するチャネルの隣のチャネルに漏洩する電力を、規格値以下に抑えることを要求するものである。
例えば、基地局向けＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）規格のＡＣＬＲでは、５ＭＨｚオフセットで、４５ｄＢ以上であることが求められる。

【0029】

図１３に示す送信機内のＲＦ信号生成器が発生するパルス信号には、所望信号の他に量子化雑音が含まれる。
図１３に示す送信機においては、Ｄ級増幅回路の出力に接続されたフィルタによって通過帯域外の量子化雑音が抑圧される。しかしながら、通常、隣接チャネルは、フィルタの帯域内に存在する。そのため、隣接チャネルに漏れ出た量子化雑音は、フィルタでは除去することができない。よって、量子化雑音は、フィルタの手前のＤ級増幅回路の出力、又は少なくともＲＦ信号生成器の出力において十分抑圧されて、ＡＣＬＲ規格を満足しなければならない。
しかしながら、図１３に示す信号生成手段によっては、量子化雑音を十分に抑えることができず、基地局向けＷ−ＣＤＭＡ規格のＡＣＬＲを満足することができない。

【課題を解決するための手段】

【0030】

上記課題を解決するために、本発明は、デジタル信号から無線送信するＲＦパルス信号を生成するＲＦ信号生成回路であって、デジタル信号から振幅信号と位相信号を生成するポーラ変換器と、ポーラ変換器から出力される振幅信号を入力とし、パルス幅制御信号と残留信号の２つの信号を生成する信号分解器と、残留信号をデルタシグマ変調するデルタシグマ変調器と、パルス幅制御信号に従い、ポーラ変換器から出力される位相信号をパルス変調してパルス位相信号を出力するパルス幅変調器と、デルタシグマ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器とを備え、信号分解器は、パルス位相信号の基本波成分と残留信号の積が、振幅信号と等しくなる条件のもとで、パルス幅制御信号と残留信号を生成するＲＦ信号生成回路を提供する。

【0031】

本発明はまた、デジタル信号から無線送信するＲＦパルス信号を生成する送信機であって、デジタル信号から振幅信号と位相信号を生成するポーラ変換器と、ポーラ変換器から出力される振幅信号を入力とし、パルス幅制御信号と残留信号の２つの信号を生成する信号分解器と、残留信号をデルタシグマ変調し、Ｎ（Ｎは２以上の整数）値の段階的信号を出力するＮ値デルタシグマ変調器と、パルス幅制御信号に従い、ポーラ変換器から出力される位相信号をパルス変調してパルス位相信号を出力するパルス幅変調器と、Ｎ値デルタシグマ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器と、２つ以上の異なる電圧値を持つ電源に接続されたスイッチ素子で構成されたＤ級増幅回路とを備え、信号分解器は、パルス位相信号の基本波成分と残留信号の積が、振幅信号と等しくなる条件のもとで、パルス幅制御信号と残留信号を生成し、Ｄ級増幅回路は、Ｎ値デルタシグマ変調器からの出力値に対応して、１つのスイッチ素子のみをオン状態とし、他のスイッチ素子をすべてオフ状態にする送信機も提供する。

【0032】

なおまた、上記の発明の概要は、本発明の特徴の全てを列挙したものではなく、それらの特徴に関するサブコンビネーションもまた、発明となり得る。

【発明の効果】

【0033】

以上の説明から明らかなように、この発明によれば、ΔΣ変調器で発生する量子化雑音を低減することができ、良好なＳ／Ｎ比（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｒａｔｉｏ）を持ったパルスＲＦ信号を生成することができる。

【図面の簡単な説明】

【0034】

【図1】第１の実施形態に係る送信機１００のブロック構成の一例を示す図である。

【図2】信号分解器１１３の動作の一例を示す図である。

【図3】パルス幅変調器１１４の具体的な構成を示す回路ブロック図である。

【図4】混合器１１６の構成の一例を示す図である。

【図5】第２の実施形態に係る送信機２００のブロック構成の一例を示す図である。

【図6】第３の実施形態に係る送信機３００のブロック構成の一例を示す図である。

【図7】第４の実施形態に係る送信機４００のブロック構成の一例を示す図である。

【図8】多値ΔΣ変調器の具体例を示す回路ブロック図である。

【図9】信号分解器のその他の動作例を示す図である。

【図10】信号分解器のその他の動作例を示す図である。

【図11】信号分解器のその他の動作例を示す図である。

【図12】既知のスイッチング増幅回路の代表例であるＤ級増幅回路の回路構成の一例を示す図である。

【図13】Ｄ級増幅回路を用いた既知の送信機全体のブロック構成の一例を示す図である。

【図14】既知の１次のΔΣ変調器の構成図である。

【発明を実施するための形態】

【0035】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0036】

図１は、第１の実施形態に係る送信機１００のブロック構成の一例を示す。
送信機１００は、ＲＦ信号生成器１１０、ドライバアンプ１２０、及びＤ級増幅回路１３０を備える。
ＲＦ信号生成器１１０は、無線信号を内包したパルス信号を生成する。このパルス信号は、このパルス信号の相補信号と共に、ドライバアンプ１２０を介して、Ｄ級増幅回路１３０を構成するスイッチ素子の開閉制御信号に用いられる。
ＲＦ信号生成器１１０によって生成されるパルス信号は、図１３に示す構成例よりも、量子化雑音を小さくすることができる。

【0037】

ＲＦ信号生成器１１０は、デジタルベースバンド・プロセッサ１１１、ポーラ変換器１１２、信号分解器１１３、パルス幅変調器１１４、ΔΣ（デルタシグマ）変調器１１５、及び混合器１１６を備える。

【0038】

ポーラ変換器１１２は、デジタルベースバンド・プロセッサ１１１によって生成された直交無線信号（Ｉ（ｔ），Ｑ（ｔ））を、振幅信号Ａ（ｔ）と位相信号Ｐ（ｔ）に変換するブロックであり、図１３に示す例におけるものと同様のものである。振幅信号Ａ（ｔ）、及び位相信号Ｐ（ｔ）は、それぞれ上記の式（１）、（２）のように表される。

【0039】

信号分解器１１３は、振幅信号Ａ（ｔ）を、パルス幅制御信号Ｖｐｃと、残留信号Ｖａとに分解する。その際、信号分解器１１３は、パルス幅（変調）制御信号Ｖｐｃと、残留信号Ｖａとの積が振幅信号Ａ（ｔ）となる制約のもとに、振幅信号Ａ（ｔ）を分解する。

【0040】

図２は、信号分解器１１３の動作の一例を示す。ここで、信号分解器１１３に入力される振幅信号は、最大値を１として規格化されているものとする。
信号分解器１１３は、入力信号Ｖｉｎが０〜０．５の場合、パルス幅制御信号として、０．５を出力し、残留信号として、入力信号の２倍を出力する。入力信号Ｖｉｎが０．５〜１．０の場合には、パルス幅制御信号として、１．０を出力し、残留信号として、入力信号をそのまま出力する。
入力信号Ｖｉｎが、いずれの値の場合でも、パルス幅制御信号と残留信号の積は、常に入力信号に等しい。

【0041】

信号分解器１１３のその他の動作例を図９〜１１に示す。
図２に示す動作例は、入力信号の０．５に対する大小比較によって、２段階でＶａ、及びＶｐｃの出力アルゴリズムが変化するのに対して、図９に示す動作例では、入力信号の、Ｎ−１個の閾値（小さい順にｂ１，ｂ２，・・・，ｂ_Ｎ−１）に対する大小比較によって、Ｎ通りのアルゴリズムにより変化する。ここで、ｂ１，ｂ２，・・・，ｂ_Ｎ−１は、０〜１の間の任意の数で、「ｂ１＜ｂ２＜・・・＜ｂ_Ｎ−１」の関係を有する。
図９に示すように、入力信号がｂ_ｋ−１〜ｂ_ｋであった場合は、Ｖａは、（１／ｂ_ｋ）・Ｖｉｎ、Ｖｐｃは、ｂ_ｋとなる。また、ＶａとＶｐｃの積は、常にＶｉｎとなる。

【0042】

次に、図１０に示す動作例では、０〜１の任意の数値である閾値ｂに対して図１０に示すＶａ，Ｖｐｃを出力する。
すなわち、残留信号として、入力信号が当該閾値ｂを越えた場合には、本信号分解器１１３が扱える最大値（ここでは１）を固定して出力し、閾値を超えない場合には、入力信号を任意の値（ここでは上記閾値ｂの逆数1/ｂ）で逓倍して出力する。

【0043】

本動作例では、図２に示す例と比較して、Ｖａの波形が滑らかであり、Ｖａの周波数成分を小さく抑えられる。

【0044】

次に、図１１に示す動作例は、図１０に示す動作例をさらに一般化したものである。すなわち、残留信号として、入力信号が任意の閾値ｂを越えない場合には、入力信号を１〜１/ｂの間の任意の値ｃだけ逓倍して出力する。閾値ｂを超える場合には、閾値近傍で、閾値を超えない場合の残留信号と連続的に接続され、また、信号分解器１１３の入力レンジの最大値が、信号分解器１１３の残留信号の出力レンジの最大値となるように、入力信号を変換して残留信号として出力する（具体的な式は、図１１の表参照）。
いずれの場合も、ＶａとＶｐｃの積は、Ｖｉｎに等しくなる。

【0045】

以下では、信号分解器１１３の動作は、図２に示すものとして話を展開する。
パルス幅変調器１１４は、ポーラ変換器１１２から出力される位相信号Ｐ（ｔ）を入力とし、本位相信号を矩形状のパルス信号に変換する。パルス信号に変換する際には、パルス信号のＤｕｔｙ比を、信号分解器１１３から出力されるパルス幅制御信号に従って制御する。本パルス信号において、パルスレートと等しい周波数の正弦波成分（パルスレートに等しいフーリエ成分ともいえる。以下、基本波成分と呼び、ｆｂａｓｅとして表す）は、下記の式（１０）で表される。

【0046】

【数10】

【0047】

上記式において、ＤＣＲは、Ｄｕｔｙ比を％表記したものである。また、上記の式（１０）では、ｆｂａｓｅの最大値を１に規格化してある。本基本波成分ｆｂａｓｅがもっとも大きくなるＤｕｔｙ比は、５０％である。
パルス幅変調器１１４は、上記の式（１０）に従い、本基本波成分ｆｂａｓｅがパルス幅制御信号に等しくなるように、Ｄｕｔｙ比を制御する。

【0048】

図３は、パルス幅変調器１１４の具体的な構成を示す回路ブロック図である。
パルス幅変調器１１４は、比較器で構成される。本比較器は、入力端子、参照端子、出力端子を持ち、入力端子から入力される信号が、参照端子に入力される参照値Ｖｒｅｆよりも大きければハイ、小さければ、ローを出力する。
入力信号Ｖｃｏｍｐ＿ｉｎが、下記の式（１１）で表されるように、直流信号Ｖｘに正弦波信号が重なっている場合、参照値ＶｒｅｆとしてＶｘ＋ｆを与えると、本比較器から出力されるパルス信号のＤｕｔｙ比（ＤＣＲ）は、下記の式（１２）で表される。

【0049】

【数11】

【0050】

【数12】

【0051】

上記は、ｆを０に設定すれば、Ｄｕｔｙ比は、５０％となり、ｆを大きくするほど、Ｄｕｔｙ比は小さくなることを意味している。
上記の式（１０）と式（１２）から、下記の式（１３）が導かれる。

【0052】

【数13】

【0053】

上記の式（１３）は、参照値Ｖｒｅｆにより、パルス信号に含まれる基本波成分ｆｂａｓｅを制御できることを意味している。
また、上記の式（１３）より、下記の式（１４）が導かれる。

【0054】

【数14】

【0055】

上記の式（１４）から、ｆとして、下記の式（１５）によって求められる値を用いことで、パルス幅変調器１１４の出力パルス信号に含まれる基本波成分をＶｐｃと等しい値にすることができる。

【0056】

【数15】

【0057】

ΔΣ変調器１１５は、入力信号をΔΣ（デルタシグマ）変調する機能を持ち、図１４に示す例と同一ものである。ΔΣ変調器１１５の入力信号をＹ（ｚ）、出力信号をＷ（ｚ）、量子化器で発生する量子化雑音をＮ（ｚ）であらわすと、これら３者の間には、上記の式（６）が成立する。

【0058】

混合器１１６は、２つの入力信号の積を出力する。混合器１１６には、ΔΣ変調器１１５の出力と、パルス幅変調器１１４の出力が入力される。
前述したΔΣ変調器１１５の出力信号は、内部の比較器の出力であり、１または−１となるが、本信号をｈｉｇｈ／ｌｏｗと見立てることにより（パルス幅変調器１１４から出力される信号も、ｈｉｇｈ／ｌｏｗとみなせるので）混合器１１６は、図４に示すＮＡＮＤ演算子１つで構成することが可能である。このＮＡＮＤ演算子から出力されるパルス信号が、ＲＦ信号生成器１１０の出力信号として、次段のドライバアンプ１２０に伝送される。

【0059】

以下、ＲＦ信号生成器１１０全体の動作について説明する。
デジタルベースバンド・プロセッサ１１１で生成された直交無線信号は、ポーラ変換器１１２で、振幅信号Ａ（ｔ）と、位相信号Ｐ（ｔ）に分解される。

【0060】

信号分解器１１３には、振幅信号Ａ（ｔ）が入力される。信号分解器１１３は、入力信号の値の大きさによって、出力信号である、残留信号、及びパルス幅制御信号の値を切り替える。以下では、振幅信号が、０から０．５であった場合について述べる。
残留信号Ｖ_ａ＜０５、及びパルス幅制御信号Ｖ_{ｐｃ＜０５}は、各々、下記の式（１６）、（１７）で表される。

【0061】

【数16】

【0062】

【数17】

【0063】

ΔΣ変調器１１５には、入力信号として信号分解器１１３から出力される残留信号Ｖ_ａ＜０５が入力される。ΔΣ変調器１１５に入力されるクロック信号には、外部固定クロック源が用いられる。

【0064】

ΔΣ変調器１１５の出力信号Ｗ_＜０５（ｚ）は、上記Ｖ_ａ＜０５をＺ変換したのち上記の式（６）のＹ（ｚ）に代入することで、下記の式（１８）で与えられる。

【0065】

【数18】

【0066】

これを時間ドメインで書き直すと、下記の式（１９）となる。

【0067】

【数19】

【0068】

ＮＨ_＜０５（ｔ）は、上記の式（１８）で表される量子化雑音成分（１−ｚ^−１）・Ｎ（ｚ）を時間領域であらわしたものと、２×Ａ（ｚ）を時間領域で表現した際にナイキスト周波数以上に発生する、２×Ａ（ｔ）のイメージ成分の和となる。

【0069】

ここで、上記の式（８）で示す例における、ΔΣ変調器１１５の出力信号と、上記の式（１９）に示す本実施形態のΔΣ変調器１１５の出力信号の比較をすると、本実施の形態のΔΣ変調器１１５の出力信号の方が、振幅信号Ａ（ｔ）を２倍含んでいることが明らかである。
ΔΣ変調器１１５から出力されるパルスのエネルギーは、一定である（ΔΣ変調器１１５の出力信号は、１または−１の値のパルス波形であるため、信号の２乗で定義されるエネルギーは、常に１である）ことを考慮すると、本実施の形態に含まれる量子化雑音ＮＨ_＜０５（ｔ）は、振幅信号成分が増加した分だけ、既知の例の量子化雑音ＮＨ（ｔ）よりも小さくなる。

【0070】

ポーラ変換器１１２から出力される位相信号は、上記の式（２）で表されるＰ（ｔ）である。

【0071】

本位相信号を入力として生成されるパルス幅制御信号にて、Ｄｕｔｙ５０％（Ｖｐｃ＝１）でパルス(位相）信号ＰＲ（ｔ）を生成した場合、本パルス信号は、上記の式（５）で表される。

【0072】

信号分解器１１３に入力される振幅信号が０から０．５である場合は、信号分解器１１３から出力されるパルス幅制御信号Ｖｐｃは、０．５である。本パルス幅制御信号を受け取ったパルス幅変調器１１４は、パルス幅変調器１１４から出力されるパルス信号Ｖｐｏｕｔ（ｔ）において、基本波成分ｆｂａｓｅを、０．５に制御する。即ち、パルス信号Ｖｐｏｕｔ（ｔ）は、下記の式（２０）で表される。

【0073】

【数20】

【0074】

上記の式（２０）で、ｇ_＜０５（Ｈ（ｔ））は、Ｖｐｏｕｔ（ｔ）にふくまれる、０．５×Ｐ（ｔ）以外の成分であり、Ｐ（ｔ）の高調波成分で構成される。

【0075】

混合器１１６は、上記の式（２０）で表されるパルス信号Ｖｐｏｕｔ（ｔ）と、上記の式（１９）で表されるΔΣ変調器１１５の出力信号Ｗ＜０５（ｔ）の積を出力する。よって、混合器１１６の出力信号ＭＩＸ（ｔ）は、下記の式（２１）で表される。

【0076】

【数21】

【0077】

上記の式（２１）の右辺第１項にみられるように、混合器１１６の出力パルス信号には、無線信号成分が含まれる。なおまた、第２項以降は、不要成分である。

【0078】

混合器１１６の出力信号は、ＲＦ信号生成器１１０のＲＦパルス信号として、次段（ドライバアンプ１２０、Ｄ級増幅回路１３０）に伝送される。

【0079】

ΔΣ変調器１１５で生成される量子化雑音ＮＨ_＜０５（ｔ）は、前述したとおり、既知の量子化雑音ＮＨ（ｔ）よりも小さい。式（９）に示す例のＲＦパルス信号の右辺第３項と式（２１）の右辺第３項を比較することにより、明らかに本実施の形態で生成されるＲＦパルス信号は、既知の例のＲＦパルス信号よりも量子化雑音が小さくなる。
なおまた、上記の式（２１）右辺における第２項、第４項は、ｇ_＜０５（Ｈ（ｔ））を含んでいるため、周波数成分は、所望成分が占有する周波数帯よりも２倍以上大きい。よって、Ｄ級増幅回路１３０の後段のフィルタ１４０で除去が可能である。

【0080】

次に、信号分解器１１３に入力される振幅信号Ａ（ｔ）が、０．５から１であった場合について述べる。残留信号Ｖ_ａ＞０５、及びパルス幅制御信号Ｖ_{ｐｃ＞０５}は、各々、下記の式（２２）、（２３）で表される。

【0081】

【数22】

【0082】

【数23】

【0083】

本状況においては、ΔΣ変調器１１５には、振幅信号Ａ（ｔ）が入力される。また、パルス幅変調器１１４は、位相信号Ｐ（ｔ）が入力され、Ｄｕｔｙ比５０％の矩形信号が出力される。

【0084】

本状況においては、本実施の形態は、図１３に示す例と同じ動作をする。すなわち、ＲＦ信号生成器１１０から出力されるＲＦパルス信号は、上記の式（９）で示される。

【0085】

以上、本実施の形態においては、振幅信号Ａ（ｔ）が０から０．５の場合に、量子化雑音を小さくし、０．５から１の場合には、既知の例と同じ動作をする。一般的にＷＣＤＭＡ等の無線信号は、振幅信号の平均値は０．５以下であることを考慮すると、本実施の形態の量子化雑音低減への貢献は大きいといえる。

【0086】

図５は、本発明の第２の実施形態に係る送信機２００のブロック構成の一例を示す。
送信機２００は、ＲＦ信号生成器２１０、ドライバアンプ２２０、及びＤ級増幅回路２３０を備える。
ＲＦ信号生成器２１０は、無線信号を内包したパルス信号を生成する。このパルス信号は、このパルス信号の相補信号と共に、ドライバアンプ２２０を介して、Ｄ級増幅回路２３０を構成するスイッチ素子の開閉制御信号に用いられる。
ドライバアンプ２２０、Ｄ級増幅回路２３０は、第１の実施形態における同名のものと同一である。

【0087】

ＲＦ信号生成器２１０は、デジタルベースバンド・プロセッサ２１１、ポーラ変換器２１２、信号分解器２１３、パルス幅変調器２１４、ΔΣ変調器２１５、混合器２１６から構成されており、これらは、すべて、第１の実施の形態におけるＲＦ信号生成器１１０を構成する同名の回路ブロックと同一である。
ＲＦ信号生成器１１０では、ΔΣ変調器２１５のクロック信号は、外部固定クロック源から供給されているのに対し、ＲＦ信号生成器２１０では、ΔΣ変調器２１５のクロック信号は、パルス幅変調器２１４の出力信号が用いられる。本構成により、混合器２１６に入力される２つのパルス信号（ΔΣ変調器２１５の出力信号とパルス幅変調器２１４の出力信号）は、同期する。
同期がとれていないと、２つのパルス信号の信号遷移のタイミングがずれるため、混合器２１６の出力パルス信号には、入力パルス信号のパルス幅よりも、ずっと狭いパルス幅を持ったパルスが発生する。パルス幅は、狭くなるほど、より高い周波成分を含むようになるため、実デバイスを用いた場合には、寄生素子の影響で信号波形が崩れやすくなるという問題が発生する。本実施の形態では、こうした問題の発生を回避することができる。

【0088】

図６は、本発明の第３の実施形態に係る送信機３００のブロック構成の一例を示す。
送信機３００は、ＲＦ信号生成器３１０、ドライバアンプ３２０、及びＤ級増幅回路３３０を備える。
ＲＦ信号生成器３１０は、無線信号を内包したパルス信号を生成する。このパルス信号は、このパルス信号の相補信号と共に、ドライバアンプ３２０を介して、Ｄ級増幅回路３３０を構成するスイッチ素子の開閉制御信号に用いられる。
ドライバアンプ３２０、Ｄ級増幅回路３３０は、第１の実施形態における同名のものと同一である。

【0089】

ＲＦ信号生成器３１０は、デジタルベースバンド・プロセッサ３１１、ポーラ変換器３１２、信号分解器３１３、パルス幅変調器３１４、ΔΣ変調器３１５、比較器３１７、混合器３１６から構成されており、これらは、すべて、図１３に示す例におけるＲＦ信号生成器、及び図１に示す第１の実施の形態におけるＲＦ信号生成器１１０を構成する同名の回路ブロックと同一である。
ＲＦ信号生成器２１０では、ΔΣ変調器２１５のクロック信号には、パルス幅変調器２１４からの出力信号を用いているのに対して、ＲＦ信号生成器３１０では、ΔΣ変調器３１５のクロック信号には、位相信号Ｐ（ｔ）を比較器３１７でＤｕｔｙ５０％のパルス信号に変換した信号を用いている。
ＲＦ信号生成器２１０では、ΔΣ変調器３１５のクロック信号のＤｕｔｙ比は、５０％より小さくなる場合が発生するが、ＲＦ信号生成器３１０では、常に５０％である。Ｄｕｔｙが５０％より小さくなると、より高い周波数成分が発生して、実デバイスにおける寄生素子の影響により、クロック信号が崩れやすくなるという問題が発生する。本実施の形態では、こうした問題の発生を回避することができる。

【0090】

図７は、本発明の第４の実施形態に係る送信機４００のブロック構成の一例を示す。
送信機４００は、ＲＦ信号生成器４１０、デコーダ４６０、ドライバアンプ４２０、及び多値Ｄ級増幅回路４３０を備える。
ＲＦ信号生成器４１０は、無線信号を内包した多値パルス信号を生成する。このパルス信号は、デコーダ４６０を介して、後段の多値Ｄ級増幅回路４３０に入力され、多値パルス信号が、波形を維持した状態で、増幅される。
多値Ｄ級増幅回路４３０の出力信号は、後段のフィルタ４４０で不要成分を除去したのち、アンテナ４５０から放射される。

【0091】

例として、多値パルスのとる値がＮ個ある（Ｎは２以上の整数。小さい順にＶＰ１，ＶＰ２，…，ＶＰＮとする）とする。

【0092】

多値Ｄ級増幅回路４３０は、図７内に示すように、Ｎ個のスイッチ素子で構成される。
これらＮ個のスイッチ素子（Ｓ１，Ｓ２，・・・，ＳＮ）は、一端が互いに接続され、多値Ｄ級増幅回路４３０の出力信号として、後段のフィルタ４４０に接続される。もう一端は、各々、異なる電圧値の電源に接続される（Ｓ１，Ｓ２，・・・，ＳＮに接続される電源電圧を、小さい順にＶＤＤ１，ＶＤＤ２，…，ＶＤＤＮとする）。

【0093】

デコーダ４６０は、ＲＦ信号生成器４１０の出力信号がＶＰ_ｋ（ｋは１からＮの整数）であった場合、多値Ｄ級増幅回路４３０を構成するスイッチ素子Ｓｋをオン状態にし、残りをすべてオフ状態にする。本状態においては、多値Ｄ級増幅回路４３０からは、ＶＤＤ_ｋが出力される。

【0094】

なおまた、ＲＦ信号生成器４１０で生成される多値パルス信号に含まれる無線信号を、歪なく多値Ｄ級増幅回路４３０で増幅するために、多値パルス信号の隣接する信号値の間隔と、多値Ｄ級増幅回路４３０に接続される電源の、隣接する電圧値の間隔の比率は、下記の式（２４）のように保存される。

【0095】

【数24】

【0096】

多値パルス信号を生成するＲＦ信号生成器４１０は、デジタルベースバンド・プロセッサ４１１、ポーラ変換器４１２、信号分解器４１３、パルス幅変調器４１４、多値ΔΣ変調器４１５、混合器４１６を備える。
ＲＦ信号生成器４１０は、図５に示す第２の実施形態におけるＲＦ信号生成器２１０において、ΔΣ変調器２１５を多値ΔΣ変調器４１５に置き換えた構成に等しい。

【0097】

多値ΔΣ変調器４１５の具体例を示す回路ブロック図を図８に示す。
本回路は、遅延器、多値量子化器、加減算器で構成される。図１４に示すΔΣ変調器の量子化器（以降、２値量子化器）を多値量子化器に置き換えた構成に等しい。

【0098】

多値量子化器は、本例では、Ｎ個（Ｎは２以上の整数）の出力値を持つとする。本多値量子化器では、入力信号のＮ−１個の閾値に対する大小で、Ｎ個のうち、１つの値が選択されて出力される。多値ΔΣ変調器４１５の入力信号をＹ（ｚ），出力信号Ｗ（ｚ）、多値量子化器で発生する量子化雑音をＮｍ（ｚ）であらわすと、これら３者の間には、下記の式（２５）が成り立つ。

【0099】

【数25】

【0100】

本式は、上記の式（６）と比較すると、ΔΣ変調器の出力信号に含まれるＮ（ｚ）を、Ｎｍ（ｚ）に置き換えたことに相当する。多値量子化器は、２値量子化器に比較して、とりうる値の数が多いため、発生する量子化雑音Ｎｍ（ｚ）は、２値量子化器で発生する量子化雑音Ｎ（ｚ）より小さくなる。

【0101】

ＲＦ信号生成器４１０においては、混合器４１６に入力される信号は、多値ΔΣ変調器４１５のＮ値出力信号と、パルス幅変調器４１４から出力されるパルス信号である。
多値ΔΣ変調器４１５から出力される信号の最低値を０に割り当て、また、パルス幅変調器４１４から出力されるパルス信号を、１または０と割り当てることにより、混合器４１６から出力されるパルス信号のとりうる値は、多値ΔΣ変調器４１５から出力されるＮ個の値に等しい。混合器４１６の出力信号が、ＲＦ信号生成器４１０の出力信号として、後段のデコーダ４６０に伝送される。

【0102】

以上、本実施形態においては、量子化雑音は、図５に示す第２の実施形態に比較して小さくなる。

【0103】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記実施の形態に記載の範囲には限定されない。上記実施の形態に、請求の範囲の記載範囲において、多様な変更又は改良を加えることが可能であることが当業者に明らかである。

【産業上の利用可能性】

【0104】

本発明によれば、ΔΣ変調器で発生する量子化雑音を低減することができ、良好なＳ／Ｎ比を持ったパルスＲＦ信号を生成することができる。

【符号の説明】

【0105】

１００ 送信機
１１０ ＲＦ信号生成器
１１１ デジタルベースバンド・プロセッサ
１１２ ポーラ変換器
１１３ 信号分解器
１１４ パルス幅変調器
１１５ ΔΣ変調器
１１６ 混合器
１２０ ドライバアンプ
１３０ Ｄ級増幅回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】