発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献１〜６に記載された従来例にあっては、半導体チップの温度上昇に着目して導電性ポストを半導体チップの一面の電極に接合するようにしているだけで、半導体チップの一面に二つ以上の電極パッドが配置されている場合に、電極パッド間での半田による短絡については全く考慮されていない。
すなわち、例えば特許文献２に記載されている半導体装置について説明すると、前述した図１２及び図１３に示すように、絶縁基板２０２の上面に形成された金属箔２０８上に半田２０９を介して半導体チップ２０５が載置されている。半導体チップ２０５のエミッタ電極パッド２０５ａには１列５本のポスト電極（導電性ポスト）２１１が２列平行に接合され、このエミッタ電極パッド２０５ａと端面との間に配置されたゲート電極パッド２０５ｂに１本のポスト電極（導電性ポスト）２１２が接合されている。このため、エミッタ電極パッド２０５ａに接合されたポスト電極２１１と、ゲート電極パッド２０５ｂに接合されるポスト電極２１２との間の間隔が短くなる。したがって、両ポスト電極２１１及び２１２の半田による接合時に個々のポスト電極２１１，２１２に形成されるフィレットによりエミッタ電極パッド２０５ａとゲート電極パッド２０５ｂとの間の半田の体積が増えやすく、それぞれの電極パッド側に半田が分離しない状態となるブリッジが形成されるおそれがある。このため、エミッタ電極パッド２０５ａ及びゲート電極パッド２０５ｂ間の短絡による接続不良が発生する場合がある。 また、同様に、半導体チップ２０５と絶縁基板２０２との間や半導体チップ２０５とポスト電極２１１及び２１２を固定したプリント基板２０３との間に大きな位置ズレが生じた際には、それぞれの電極パッドに対応するポスト電極が決まった位置に配置されず、異なった電極パッドへ接合されるおそれもあり、エミッタ電極パッド２０５ａ及びゲート電極パッド２０５ｂ間に接続不良が発生するという未解決の課題がある。
また、ナノＡｇ等に代表される金属粒子などの固体拡散接合材を用いた場合においても、接合時の加圧等のプロセスにより接合材が水平面へ広がる場合があるため、半田と同じく半導体チップのそれぞれの電極パッド上の接合材が接触し、短絡による接続不良が発生する場合もあるという未解決の課題がある。 さらに、最近適用が進むＳｉＣ半導体等に代表されるワイドバンドギャップ（ＷＢＧ：Ｗｉｄｅ ｂａｎｄｇａｐ）デバイスは、ウエハの欠陥による歩留りの都合上、２ｍｍ〜５ｍｍ角程度の小型半導体チップのマルチチップ実装を図ることにより、大容量化する必要がある。この小型半導体チップは従来のＳｉを用いた場合と比較してＤＣＢ基板と半導体チップ間及び半導体チップと導電性ポストを有するプリント基板との位置決めが難しく、所定の電極パッドと導電性ポストとの接合が難しくなる上に、多くの半導体チップを用いて並列接続するため、のような半導体チップの接続不良が起こるとモジュールの歩留りを向上させることが困難であると予想されるという未解決の課題がある。
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、半導体チップ個々の実装品質を向上させることができる半導体装置を提供することを目的としている。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明によれば、半導体チップの一方の面に備えた第１電極パッド及び第２電極パッドに個別に接合材で接合された第１導電性ポスト及び複数の第２導電性ポストとを有する場合に、第１導電性ポストに近い側の第２導電性ポストを、第１導電性ポストの接合材と第２の導電性ポストの接合材とが結合しない距離の短絡防止領域を避けて配列したので、第１導電性ポストと、この第１導電性ポストに近い側の第２導電性ポストとが接合材で短絡されることを確実に防止することができる。したがって、半導体チップ個々の実装品質を向上させることができる。