特許 6032435 電源制御装置、電気機器および画像形成装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6032435

(24)【登録日】2016年11月4日

(45)【発行日】2016年11月30日

(54)【発明の名称】電源制御装置、電気機器および画像形成装置

(51)【国際特許分類】

   G06F 1/26 20060101AFI20161121BHJP

   G06F 1/28 20060101ALI20161121BHJP

【ＦＩ】

   G06F1/26 334B

   G06F1/28 H

【請求項の数】6

【全頁数】16

(21)【出願番号】特願2013-139646(P2013-139646)

(22)【出願日】2013年7月3日

(65)【公開番号】特開2015-14825(P2015-14825A)

(43)【公開日】2015年1月22日

【審査請求日】2015年8月19日

(73)【特許権者】

【識別番号】000005496

【氏名又は名称】富士ゼロックス株式会社

(74)【代理人】

【識別番号】110000039

【氏名又は名称】特許業務法人アイ・ピー・ウィン

(72)【発明者】

【氏名】酒巻 匡正

(72)【発明者】

【氏名】池田 真歩

(72)【発明者】

【氏名】村田 裕治

(72)【発明者】

【氏名】山本 博朗

(72)【発明者】

【氏名】川下 昌和

(72)【発明者】

【氏名】笠原 俊介

【審査官】 白石 圭吾

(56)【参考文献】

【文献】 特開２０１１−１６０５２６（ＪＰ，Ａ）

【文献】 特開２００３−０７６４５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １／２６

Ｇ０６Ｆ １／２８

(57)【特許請求の範囲】

【請求項1】

特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、
装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、
前記制御部へ供給するための電圧を生成する電圧発生手段と、
前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路と、
を備えた電源制御装置。

【請求項2】

前記論理回路は、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオフ状態であったことを示している場合、前記電圧発生手段を動作状態とせず、前記制御部へ電源供給が行われないような制御を行う請求項１記載の電源制御装置。

【請求項3】

前記制御部は、電源が供給された後の初期状態において、現在の時刻が予め設定された時間帯の場合のみ装置本体をオン状態とするような制御を行う請求項１記載の電源制御装置。

【請求項4】

装置本体の加速度を検出する加速度検出手段をさらに備え、
前記制御部は、前記加速度検出手段により検出された加速度の値に基づいて、地震が発生したか否かを判定し、地震が発生したと判定した場合、地震の発生の有無を前記不揮発性メモリの前記特定領域とは異なる他の特定領域に書き込み、
前記不揮発性メモリは、前記他の特定領域に格納されたビットの論理の状態を、地震が検出されたか否かを示す地震検出信号として外部に出力し、
前記論理回路は、前記不揮発性メモリからの状態保持信号の論理が電源遮断前に装置本体がオン状態であったことを示している場合でも、前記不揮発性メモリからの地震検出信号の論理が地震が検出されたことを示している場合には、前記制御部への電源供給が行われないような制御を行う
請求項１から３のいずれか１項に記載の電源制御装置。

【請求項5】

特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、前記制御部へ供給するための電圧を生成する電圧発生手段と、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路とを備えた電源制御装置と、
前記電源制御装置によりオン／オフ状態を制御される装置本体と、
を有する電気機器。

【請求項6】

特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、前記制御部へ供給するための電圧を生成する電圧発生手段と、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路とを備えた電源制御装置と、
画像を記録媒体上に出力する画像出力手段を備え、前記電源制御装置によりオン／オフ状態を制御される装置本体と、
を有する画像形成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源制御装置、電気機器および画像形成装置に関する。

【背景技術】

【0002】

特許文献１には、正規の電源オフシーケンスにより電源オフがされなかったことを不揮発性メモリにフラグとして記憶しておき、次回の起動時にこのフラグの値を参照することにより、正規の電源オフシーケンスがなされなかったことをユーザに通知するようにしたファクシミリ複合機が開示されている。

【0003】

特許文献２には、交流電源を監視する信号に基づき、電源ユニットから直流電源の供給が停止される前に、不揮発性メモリに電源スイッチのオン／オフ状態を示すスイッチ監視信号の状態を記憶し、直流電源の供給が再開された場合に、不揮発性メモリに保持された情報に基づき、復帰時の動作を制御するようにした画像形成装置が開示されている。

【0004】

特許文献３には、外部ＤＣ電源からの電力供給状態を検出する検出手段が、外部電源からの電力が遮断状態から供給状態に変化したことを検出した時に、電源スイッチのオン／オフ操作内容を記憶する記憶手段に記憶された直近の電源スイッチの操作内容に基づき、電力供給手段が負荷への電力供給を制御することによって、電源プラグ挿入時や停電からの復旧時においてユーザの意図に沿った電源制御行うことができるようにした電源制御装置が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００８−１３１２９９号公報

【特許文献2】特開２００９−２５１２７５号公報

【特許文献3】特開２０１２−２５２５１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ソフトウェアの起動を必要とすることなく、装置のオン／オフ状態を電源遮断前の状態に戻すことが可能な電源制御装置、電気機器および画像形成装置を提供することである。

【課題を解決するための手段】

【0007】

［電源制御装置］
請求項１に係る本発明は、特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、
装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、
前記制御部へ供給するための電圧を生成する電圧発生手段と、
前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路とを備えた電源制御装置である。

【0008】

請求項２に係る本発明は、前記論理回路が、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオフ状態であったことを示している場合、前記電圧発生手段を動作状態とせず、前記制御部へ電源供給が行われないような制御を行う請求項１記載の電源制御装置である。

【0009】

請求項３に係る本発明は、前記制御部が、電源が供給された後の初期状態において、現在の時刻が予め設定された時間帯の場合のみ装置本体をオン状態とするような制御を行う請求項１記載の電源制御装置である。

【0011】

請求項４に係る本発明は、装置本体の加速度を検出する加速度検出手段をさらに備え、
前記制御部は、前記加速度検出手段により検出された加速度の値に基づいて、地震が発生したか否かを判定し、地震が発生したと判定した場合、地震の発生の有無を前記不揮発性メモリの前記特定領域とは異なる他の特定領域に書き込み、
前記不揮発性メモリは、前記他の特定領域に格納されたビットの論理の状態を、地震が検出されたか否かを示す地震検出信号として外部に出力し、
前記論理回路は、前記不揮発性メモリからの状態保持信号の論理が電源遮断前に装置本体がオン状態であったことを示している場合でも、前記不揮発性メモリからの地震検出信号の論理が地震が検出されたことを示している場合には、前記制御部への電源供給が行われないような制御を行う請求項１から３のいずれか１項に記載の電源制御装置である。

【0012】

［電気機器］
請求項５に係る本発明は、特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、前記制御部へ供給するための電圧を生成する電圧発生手段と、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路とを備えた電源制御装置と、
前記電源制御装置によりオン／オフ状態を制御される装置本体とを有する電気機器である。

【0013】

［画像形成装置］
請求項６に係る本発明は、特定領域に格納されたビットの論理の状態を、電源遮断前の装置本体のオン／オフ状態を示す状態保持信号として外部に出力することが可能な機能を有する不揮発性メモリと、装置本体のオン／オフ状態を制御するとともに、装置本体のオン／オフ状態を前記不揮発性メモリの特定領域に書き込み、電源が供給された後の初期状態において、装置本体をオン状態とするような制御を行う制御部と、前記制御部へ供給するための電圧を生成する電圧発生手段と、前記不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオン状態であったことを示している場合、前記電圧発生手段を動作状態として、前記制御部へ電源供給が行われるような制御を行う論理回路とを備えた電源制御装置と、
画像を記録媒体上に出力する画像出力手段を備え、前記電源制御装置によりオン／オフ状態を制御される装置本体とを有する画像形成装置である。

【発明の効果】

【0014】

請求項１に係る本発明によれば、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ソフトウェアの起動を必要とすることなく、装置のオン／オフ状態を電源遮断前の状態に戻すことが可能な電源制御装置を提供することができる。

【0015】

請求項２に係る本発明によれば、請求項１に係る本発明により得られる効果に加えて、電源の供給が再開された場合でも、不揮発性メモリからの状態保持信号の論理が、電源遮断前に装置本体がオフ状態であったことを示している場合、装置本体をオン状態としないような制御を行うことが可能になるという効果を得ることができる。

【0016】

請求項３に係る本発明によれば、請求項１に係る本発明により得られる効果に加えて、電源の供給が再開された場合でも、現在の時刻が予め設定された時間帯の場合のみ、装置本体をオン状態とするような制御を行うことが可能になるという効果を得ることができる。

【0018】

請求項４に係る本発明によれば、請求項１から３のいずれか１項記載の本発明により得られる効果に加えて、地震の発生が検出された場合には、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、装置をオン状態としないようにすることが可能になるという効果を得ることができる。

【0019】

請求項５に係る本発明によれば、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ソフトウェアの起動を必要とすることなく、装置のオン／オフ状態を電源遮断前の状態に戻すことが可能な電気機器を提供することができる。

【0020】

請求項６に係る本発明によれば、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ソフトウェアの起動を必要とすることなく、装置のオン／オフ状態を電源遮断前の状態に戻すことが可能な画像形成装置を提供することができる。

【図面の簡単な説明】

【0021】

【図1】本発明の一実施形態の画像形成装置１０の構成を示すブロック図である。

【図2】図１に示した電源制御装置３０のハードウェア構成を示す図である。

【図3】不揮発性メモリ５４からオン／オフ状態保持信号１０１が出力される様子を示す図である。

【図4】不揮発性メモリ５４からオン／オフ状態保持信号１０１が出力される様子を示す別の図である。

【図5】電源スイッチ５９を操作してオフ状態からオン状態とする場合の論理回路の動作を説明するための図である。

【図6】電源スイッチ５９を操作してオン状態からオフ状態とする場合の論理回路の動作を説明するための図である。

【図7】停電復帰（電源遮断状態からの復帰）後の論理回路の動作を説明するための図である。

【図8】地震の発生を検出して装置本体部４０のオン／オフ状態の制御を行う場合の不揮発性メモリ５４の様子を説明するための図である。

【図9】地震の発生が検出されない場合の論理回路の動作を説明するための図である。

【図10】地震の発生が検出された場合であって、正規の電源オフ処理が実行された場合の論理回路の動作を説明するための図である。

【図11】地震の発生が検出された場合であって、正規の電源オフ処理が実行されなかった場合の論理回路の動作を説明するための図である。

【発明を実施するための形態】

【0022】

[背景]
まず、本発明の理解を助けるために、その背景及び概略を説明する。
近年、ファクシミリ機能、印刷機能、スキャナ機能等の複数の機能を有するいわゆる複合機においてもリモートでのオン／オフ制御を行うために電源スイッチとしてプッシュスイッチが用いられるようになっている。しかし、このようなプッシュスイッチは、いわゆるシーソースイッチと異なり、スイッチが操作された状態を機械的に保持することができない。

【0023】

そして、一般的には無駄な電力消費を避けるため、電源投入直後の起動状態は電源オフ状態に設定される。そのため、このようなプッシュスイッチを用いた画像形成装置では、プッシュスイッチを操作して電源オン状態とした場合でも、停電等により一時的に主電源が遮断されると、その後停電から復旧して主電源が供給されるようになった場合、電源オフ状態となってしまう。

【0024】

そのため、例えば夏季休暇や年末年始休暇中のように、画像形成装置を長期間電源オン状態としてファクシミリ受信の待機中としておくような場合、一時的な停電が発生してしまうと、停電復帰後には電源オフ状態となってしまい、ファクシミリ受信待機状態を継続することができないという問題がある。

【0025】

停電の復旧後に、装置の状態を停電発生前のオン／オフ状態に戻すようにするためには、不揮発性メモリ等により停電発生前のオン／オフ状態を記録しておき、停電復旧後のその記録内容に基づいて装置のオン／オフ状態を制御するような方法が考えられる。

【0026】

しかし、このような方法を用いた場合、不揮発性メモリ等に記録されている情報を読み取るためにはＣＰＵ等はソフトウェアの起動を終了した後に不揮発性メモリに記録されている内容を読みに行く必要がある。そのため、装置の状態を電源オフ状態とする場合でもＣＰＵでは一度ソフトウェアを起動して不揮発性メモリにアクセス可能な状態まで立ち上げた後に、装置全体を電源オフ状態とする必要があり消費電力を無駄に使用してしまうという問題がある。また、ソフトウェアが暴走した場合には、停電復旧前の状態にまで装置のオン／オフ状態を戻すことができないという問題もある。

【0027】

本発明は、このような問題を解決するためのものであり、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ソフトウェアの起動を必要とすることなく、装置のオン／オフ状態を電源遮断前の状態に戻すことが可能な電源制御装置、電気機器および画像形成装置を提供することを目的としている。

【0028】

[実施形態]
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の一実施形態の画像形成装置１０の構成を示すブロック図である。本実施形態の画像形成装置１０は、ファクシミリ機能、印刷機能、スキャナ機能等の複数の機能を有するいわゆる複合機と呼ばれる装置である。

【0029】

本発明の一実施形態の画像形成装置１０は、図１に示されるように、メインスイッチ５と、電源生成回路２０と、電源制御装置３０と、画像出力部４１を含む装置本体部４０とを備えている。画像出力部４１は、画像を印刷用紙等の記録媒体上に出力する機能を有する。

【0030】

電源生成回路２０は、メインスイッチ５を介して供給された商用電源から５Ｖの電源を生成して電源制御装置３０に供給している。

【0031】

電源制御装置３０は、装置本体部４０のオン／オフ状態の制御を行っている。そして、装置本体部４０はメインスイッチ５を介して供給された商用電源を用いて動作を行っており、電源制御装置３０によりオン／オフ状態を制御されている。

【0032】

次に、図１に示した電源制御装置３０のハードウェア構成を図２に示す。

【0033】

電源制御装置３０は、図２に示されるように、ＤＣ／ＤＣ変換器５１、５２と、ＣＰＵ５３と、不揮発性メモリ５４と、省エネ制御部５５と、ＤＲＡＭ５６と、ＡＳＩＣ５７と、スイッチ検出回路５８と、電源スイッチ５９と、オア回路（論理和回路）６０と、アンド回路（論理積回路）６１と、バッファ回路６２とを備えている。

【0034】

ＤＣ／ＤＣ変換器５１、５２は、それぞれ、電源生成回路２０により生成された５Ｖの電源から、不揮発性メモリ５４等に供給するための１．５Ｖの電圧や、ＣＰＵ５３等に供給するための３．３Ｖの電圧を生成する電圧発生手段である。なお、ＤＣ／ＤＣ変換器５１、５２には、ＥＮ（Enable）端子が設けられており、このＥＮ端子にハイレベル（以下、Ｈと表す。）の電圧が印加された場合に、動作状態となり予め設定されている値の電圧を生成して出力する。

【0035】

ＣＰＵ５３は、装置本体部４０のオン／オフ状態を制御する制御部として機能し、装置本体部４０のオン／オフ状態をＲＯＭバスを介して不揮発性メモリ５４の特定領域に書き込む動作を行う。また、ＣＰＵ５３は、ＤＣ／ＤＣ変換器５１から３．３Ｖの電源が供給された後の初期状態において、装置本体部４０をオン状態とするような制御を行う。

【0036】

また、ＣＰＵ５３は、システムメモリであるＤＲＡＭ５６や、ＡＳＩＣ５７等を用いて各種の画像処理を行っている。

【0037】

不揮発性メモリ５４は、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）により実現され、特定領域に格納されたビットの論理の状態を、汎用入出力（ＧＩＯ:General I/O）ポートから外部に出力することが可能な機能を備えている。そして、本実施形態における不揮発性メモリ５４は、電源遮断前の装置本体部４０のオン／オフ状態をオン／オフ状態保持ビットとして格納し、このオン／オフ状態保持ビットの論理をオン／オフ状態保持信号１０１として外部に出力する。

【0038】

つまり、ＣＰＵ５３が起動を終了して不揮発性メモリ５４に格納されているオン／オフ状態保持ビットの論理を読み出すことなく、特定領域に格納されたオン／オフ状態保持ビットの論理を外部から把握することが可能となっている。

【0039】

本実施形態における不揮発性メモリ５４からオン／オフ状態保持信号１０１が出力される様子を図３に示す。図３に示されるように、不揮発性メモリ５４の特定領域に格納されたオン／オフ状態保持ビットの論理が、オン／オフ状態保持信号１０１されているのが分かる。なお、図３に示すように、ＣＰＵ５３と不揮発性メモリ５４との間のデータ線とは別の専用線を用いて出力するようにしてもよいし、図４に示すように、ＣＰＵ５３と不揮発性メモリ５４との間のデータ線のうちの１つを兼用線として用いてオン／オフ状態保持信号１０１を不揮発性メモリ５４から出力するようにしてもよい。

【0040】

なお、本実施形態では、不揮発性メモリ５４としてＭＲＡＭを用いる場合について説明しているが、フラッシュメモリ等の他の不揮発性メモリを用いた場合でも本発明は同様に適用可能である。

【0041】

電源スイッチ５９は、いわゆるプッシュスイッチと呼ばれる構造のスイッチであり、押し下げた場合のみ接点間が接続されるような構造となっている。本実施形態において電源スイッチ５９としてこのようなプッシュスイッチが採用されているのは、遠隔操作で装置のオン／オフ状態を管理するリモート制御に対応するためである。しかし、このようなプッシュスイッチでは、シーソースイッチの場合と異なり、スイッチが押し下げられた状態を保持することができない構造となっている。

【0042】

そのため、装置がオン状態の場合に電源スイッチ５９が操作されると装置がオフ状態となるような処理が行われ、装置がオフ状態（電源オフ状態）の場合に電源スイッチ５９が操作されると装置がオン状態（電源オン状態）となるような処理が行われて、装置のオン／オフ状態が電源スイッチ５９の操作により切り替わるようになっている。

【0043】

スイッチ検出回路５８は、電源スイッチ５９が操作されたことを検出するための回路であり、電源スイッチ５９が操作されたことをラッチしてスイッチ操作ラッチ信号１０２として出力する。つまり、電源投入後の初期状態では、スイッチ操作ラッチ信号１２０をロウレベル（以下、Ｌと表す。）とし、電源スイッチ５０が操作されるとスイッチ操作ラッチ信号１２０をＨに切り替え、その後電源スイッチ５０が操作される毎にＨ／Ｌを切り替えるような動作を行う。

【0044】

また、スイッチ検出回路５８は、電源スイッチ５９が操作された情報を省エネ制御部５５に送信している。

【0045】

省エネ制御部５５は、スイッチ検出回路５８からの情報に基づいて、装置本体部４０のオン／オフ状態の管理を行っており、装置本体部４０をオン／オフ状態のいずれの状態にすべきであるかの情報をレジスタとして所定の領域に格納している。また、装置本体部４０をオン状態にする場合にはＨ、オフ状態にする場合にはＬの信号を電源制御信号１０３として出力している。

【0046】

なお、この電源制御信号１０３はハイレベルである５Ｖにプルアップされており、省エネ制御部５５が動作状態にない場合には、Ｈの状態になっている。

【0047】

また、ＣＰＵ５３は、省エネ制御部５５の所定領域に格納されている情報をＲＯＭバスを介して読み込むことにより、装置本体部４０をオン／オフ状態のいずれの状態とすべきかを把握して、装置本体部４０のオン／オフ制御を行っている。

【0048】

バッファ回路６２は、不揮発性メモリ５４からのオン／オフ状態保持信号１０１がＬの場合に、スイッチ検出回路５８からのスイッチ操作ラッチ信号１０２の論理をそのまま出力する。

【0049】

オア回路６０は、不揮発性メモリ５４からのオン／オフ状態保持信号１０１と、バッファ回路６２からの出力との間の論理和演算を行って、その演算結果を出力する。

【0050】

アンド回路６１は、オア回路６０の出力と、省エネ制御部５５からの電源制御信号１０３との間の論理積演算を行って、その演算結果をＤＣ／ＤＣ変換器５１のＥＮ端子に出力する。

【0051】

バッファ回路６２、オア回路６０およびアンド回路６１は、上記のような動作を行うことにより、不揮発性メモリ５４からのオン／オフ状態保持信号１０１の論理に基づいてＣＰＵ５３へ電源供給が行われるような制御を行う論理回路として動作する。

【0052】

また、バッファ回路６２、オア回路６０およびアンド回路６１により構成されるこの論理回路は、不揮発性メモリ５４からのオン／オフ状態保持信号１０１の論理が、電源遮断前に装置本体部４０がオン状態であったことを示している場合、ＤＣ／ＤＣ変換器５１のＥＮ端子をＨとして動作状態とするような制御を行う。

【0053】

このようなバッファ回路６２、オア回路６０およびアンド回路６１により構成される論理回路の動作を図５〜図７を参照して説明する。

【0054】

先ず、電源スイッチ５９を操作してオフ状態からオン状態とする場合の動作を図５を参照して説明する。

【0055】

装置本体部４０がオフ状態となっている場合、不揮発性メモリ５４の特定領域のオン／オフ状態保持ビットには、オフ状態であることを示す“０”が書き込まれ、オン／オフ状態保持信号１０１はＬとなる。そして、スイッチ操作ラッチ信号１０２もＬとなっており、オン／オフ状態保持信号１０１がＬであるため、バッファ回路６２はＬを出力する。そのため、オア回路６０の出力はＬとなる。その結果、電源制御信号１０３がプルアップされていてＨとなっていたとしても、アンド回路６１の出力はＬとなりＤＣ／ＤＣ変換器５１は非動作状態となる。

【0056】

このような状態で電源スイッチ５９が操作されると、スイッチ操作ラッチ信号１０２の論理がＬからＨに切り替わり、オア回路６０の出力もＨとなる。そのため、アンド回路６１の出力もＨとなり、ＤＣ／ＤＣ変換器５１は動作状態となる。そのため、ＣＰＵ５３に３．３Ｖの電源が供給されることにより起動して、装置本体部４０をオン状態とする制御が行われる。そして、ＣＰＵ５３は、一連の制御が終了すると、不揮発性メモリ５４の特定領域のオン／オフ状態保持ビットにオン状態であることを示す“１”を書き込む。その結果、オン／オフ状態保持信号１０１はＨとなる。

【0057】

次に、電源スイッチ５９を操作してオン状態からオフ状態とする場合の動作を図６を参照して説明する。

【0058】

装置本体部４０がオン状態となっている場合、上記で説明したように、オン／オフ状態保持信号１０１、スイッチ操作ラッチ信号１０２、オア回路６０の出力、電源制御信号１０３、アンド回路６１の出力は全てＨとなっている。

【0059】

この状態において電源スイッチ５９が操作されると、省エネ制御部５５は、スイッチ検出回路５８からの情報に基づいて、装置本体部４０をオフ状態のいずれの状態にすべきである旨の情報を格納し、その情報を読み込んだＣＰＵ５３は、不揮発性メモリ５４のオン／オフ状態保持ビットに“０”を書き込む動作を行う。

【0060】

その後、省エネ制御部５５が電源制御信号１０３をＨからＬとすることにより、アンド回路６１の出力はＬとなり、ＤＣ／ＤＣ変換器５１は非動作状態となり装置本体部４０はオフ状態に移行する。

【0061】

次に、停電復帰（電源遮断状態からの復帰）後の論理回路の動作を図７を参照して説明する。

【0062】

先ず、停電前がオン状態の場合、オン／オフ状態保持信号１０１はＨとなっているため、スイッチ操作ラッチ信号１０２がＬであってもオア回路６０の出力はＨとなる。そして、停電復帰の時点において電源制御信号１０３はプルアップされていることによりＨとなっているため、アンド回路６１の出力もＨとなる。そのため、ＤＣ／ＤＣ変換器５１は動作状態となり３．３Ｖの電源をＣＰＵ５３に供給する。その結果ＣＰＵ５３は起動して装置本体部４０をオン状態に移行させるような制御を行う。

【0063】

また、停電前がオフ状態の場合、オン／オフ状態保持信号１０１はＬとなっていて、スイッチ操作ラッチ信号１０２もＬであるため、オア回路６０の出力はＬとなる。そのため、アンド回路６１の出力はＬとなる。そのため、ＤＣ／ＤＣ変換器５１は動作状態とはならない。

【0064】

そして、このような状態から電源スイッチ５９が操作されるとスイッチ操作ラッチ信号１０２がＬからＨとなるため、オア回路６０の出力はＨとなる、そして、電源制御信号１０３はプルアップされていることによりＨとなっているため、アンド回路６１の出力もＨとなる。そのため、ＤＣ／ＤＣ変換器５１は動作状態となり３．３Ｖの電源をＣＰＵ５３に供給する。その結果ＣＰＵ５３は起動して装置本体部４０をオン状態に移行させるような制御を行う。

【0065】

このように、本実施形態の電源制御装置３０では、電源の供給が遮断されて停電状態となった後に電源の供給が再開された場合でも、ＣＰＵ５３等によるソフトウェアの起動を必要とすることなく、装置本体部４０のオン／オフ状態が電源遮断前の状態に戻される。

【0066】

そのため、例えば夏季休暇や年末年始休暇中のように、画像形成装置１０を長期間電源オン状態としてファクシミリ受信の待機中としておくような場合、一時的な停電が発生したとしても、停電復帰後には元の電源オン状態に戻るような制御が行われるため、ファクシミリ受信待機状態が継続される。

【0067】

なお、ＣＰＵ５３は、電源が供給された後の初期状態に、常に装置本体部４０をオン状態とするような制御を行うのではなく、現在の時刻が予め設定された時間帯の場合のみ装置本体部４０をオン状態とするような制御を行うようにしても良い。例えば、午後１１時から翌日の午前６時までの間は停電からの復旧後でもオン状態とせずにオフ状態とするような制御を行うようにしても良い。

【0068】

このように上記で説明した本実施形態の画像形成装置１０によれば、停電状態が復旧した場合には、停電状態となる前の状態に復帰される。しかし、大規模地震が発生して一時的な停電が発生したような場合、例え停電が復旧したとしても電源オン状態とすべきではない場合もある。

【0069】

そのため、装置本体部４０の加速度を加速度センサのような加速度検出手段により検出して、検出された加速度が予め設定された値よりも大きい場合には地震が発生したと判定して、停電発生前が例えオン状態であったとしても、停電が復旧後にオフ状態とするような制御をするようにしても良い。

【0070】

ただし、加速度センサにより検出された加速度が予め設定された値よりも大きい場合でも、ユーザの操作により正規の電源オフ処理が行われたような場合には、停電が復旧後に常にオフ状態とするような制御が必要ないと考えることもできる。そのため、地震が発生したことが検出された場合でも、正規の電源オフ処理が行われた場合には、停電が復旧後に常にオフ状態とするような制御を行わないようにしても良い。

【0071】

上記のような制御を行うためには、画像形成装置１０に加速度センサを設け、ＣＰＵ５３は、この加速度センサにより検出された加速度の値に基づいて、地震が発生したか否かを判定し、地震が発生したと判定した場合、地震の発生の有無を示す地震検出ビットを、不揮発性メモリ５４のオン／オフ状態保持ビットを格納した特定領域とは異なる他の特定領域に書き込む。

【0072】

また、ＣＰＵ５３は、正規の電源オフ処理が行われたことを示す正規オフ処理確認ビットを、不揮発性メモリ５４の上記のオン／オフ状態保持ビット、地震検出ビットとは異なる特定領域に書き込む。

【0073】

このような制御を行う場合の不揮発性メモリ５４の様子を図８を参照して説明する。

【0074】

不揮発性メモリ５４には、停電前の装置本体部４０の状態がオン状態であったかオフ状態であったかを示すオン／オフ状態保持ビット８１と、地震の発生が検出されたか否かを示す地震検出ビット８２と、正規の電源オフ処理が行われたか否かを示す正規オフ処理確認ビット８３とが、それぞれ特定領域に格納されている。

【0075】

そして、オン／オフ状態保持ビット８１、地震検出ビット８２、正規オフ処理確認ビット８３に格納されている論理が外部に信号として出力されている。

【0076】

ここで、オン／オフ状態保持ビット８１は、上記でも説明したように、電源遮断前にオン状態の場合には”０”が書き込まれ、電源遮断前にオフ状態の場合には”１”が書き込まれる。

【0077】

また、地震検出ビット８２は、地震が検出された場合には”０”が書き込まれ、地震が検出されない場合には”１”が書き込まれる。

【0078】

また、正規オフ処理確認ビット８３は、通常で”０”が保持されており、正規の電源オフ処理が行われると”１”に書き替えられる。

【0079】

そして、不揮発性メモリ５４は、地震検出ビット８２として格納されたビットの論理の状態を、地震が検出されたか否かを示す地震検出信号として外部に出力し、正規オフ処理確認ビット８３として格納されたビットの論理の状態を、正規の電源オフ処理が行われたか否かを示す出力信号として外部に出力する。

【0080】

また、このような構成が用いられる場合には、オン／オフ状態保持信号１０１は、図８に示されるような論理回路により生成されて出力される。この論理回路は、アンド回路７１と、バッファ回路７２とを備えている。

【0081】

バッファ回路７２は、不揮発性メモリ５４から出力された正規オフ処理確認ビット８３に基づく出力信号がＬの場合に、地震検出ビット８２に基づく出力信号の論理をそのまま出力する。なお、不揮発性メモリ５４から出力された正規オフ処理確認ビット８３に基づく出力信号がＨの場合には、バッファ回路７２の出力はＨとなるように設定されている。

【0082】

アンド回路７１は、バッファ回路７２の出力と、オン／オフ状態保持ビット８１に基づく出力信号との間の論理積演算を行って、その演算結果をオン／オフ状態保持信号１０１として出力する。

【0083】

このようにしてアンド回路７１とバッファ回路７２とから構成される記論理回路は、不揮発性メモリ５４のオン／オフ状態保持ビット８１の論理が電源遮断前に装置本体部４０がオン状態であったことを示している場合でも、地震検出ビット８２の論理が地震が検出されたことを示している場合には、ＣＰＵ５３への電源供給が行われないような制御を行う。

【0084】

また、この論理回路は、地震検出ビット８２の論理が地震が検出されたことを示している場合でも、正規オフ処理確認ビット８３の論理が、正規の電源オフ処理が実行されたことを示している場合には、オン／オフ状態保持ビット８１の論理をオン／オフ状態保持信号１０１として出力するような制御を行う。

【0085】

この論理回路の動作を、図９〜図１１を参照して説明する。

【0086】

先ず地震の発生が検出されない場合の動作を図９を参照して説明する。地震の発生が検出されない場合、地震検出ビット８２は、”１”となり、正規オフ処理確認ビット８３も”１”となる。そのため、バッファ回路７２は動作せずＨを出力するので、オン／オフ状態保持ビット８１の論理がオン／オフ状態保持信号１０１として出力される。

【0087】

また、地震の発生が検出された場合であっても正規の電源オフ処理が実行された場合には、図１０に示すように、地震検出ビット８２は、”０”となり、正規オフ処理確認ビット８３は”１”となる。そのため、バッファ回路７２は動作せずＨを出力するので、オン／オフ状態保持ビット８１の論理がオン／オフ状態保持信号１０１として出力される。

【0088】

このような制御が行われるため、地震の発生が検出されたとしても、正規の電源オフ処理が行われなかった場合には、オン／オフ状態保持ビット８１の論理に基づいて、停電から復旧後に装置本体部４０の状態が停電前の状態に戻されることになる。

【0089】

最後に、地震の発生が検出された場合であって正規の電源オフ処理が実行されなかった場合には、図１１に示すように、地震検出ビット８２は、”０”となり、正規オフ処理確認ビット８３も”０”となる。そのため、バッファ回路７２が動作して地震検出ビット８２に基づくＬを出力するので、オン／オフ状態保持ビット８１の論理に関係なくオン／オフ状態保持信号１０１は”０”（Ｌ）となる。

【0090】

このような制御が行われるため、地震の発生が検出され、かつ正規の電源オフ処理が行われなかったような場合には、オン／オフ状態保持ビット８１の論理に関係なく、停電から復旧後においても装置本体部４０は常にオフ状態となる。

【0091】

［変形例］
上記実施形態では、印刷用紙上に画像を印刷するような画像形成装置に対して本発明を適用した場合を用いて説明したが、本発明はこれに限定されるものではなく、ファクシミリ受信機、テレビ受信機等のオン／オフ状態の制御が行われる他の電気機器に対しても同様に本発明を適用することができるものである。

【符号の説明】

【0092】

５ メインスイッチ
１０ 画像形成装置
２０ 電源生成回路
３０ 電源制御装置
４０ 装置本体部
５１、５２ ＤＣ／ＤＣ変換器
５３ ＣＰＵ
５４ 不揮発性メモリ（ＭＲＡＭ）
５５ 省エネ制御部
５６ ＤＲＡＭ
５７ ＡＳＩＣ
５８ スイッチ検出回路
５９ 電源スイッチ
６０ オア回路（論理和回路）
６１ アンド回路（論理積回路）
６２ バッファ回路
７１ アンド回路（論理積回路）
７２ バッファ回路
８１ オン／オフ状態保持ビット
８２ 地震検出ビット
８３ 正規オフ処理確認ビット
１０１ オン／オフ状態保持信号
１０２ スイッチ操作ラッチ信号
１０３ 電源制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】