知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6032945
(24)【登録日】2016年11月4日
(45)【発行日】2016年11月30日
(54)【発明の名称】信号処理装置、及び、信号処理方法
(51)【国際特許分類】
H04N 21/43 20110101AFI20161121BHJP
【ＦＩ】
H04N21/43
【請求項の数】6
【全頁数】20
(21)【出願番号】特願2012-120486(P2012-120486)
(22)【出願日】2012年5月28日
(65)【公開番号】特開2013-247542(P2013-247542A)
(43)【公開日】2013年12月9日
【審査請求日】2015年2月9日
(73)【特許権者】
【識別番号】316009762
【氏名又は名称】サターン ライセンシング エルエルシー
【氏名又は名称原語表記】Ｓａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【識別番号】100082131
【弁理士】
【氏名又は名称】稲本 義雄
(72)【発明者】
【氏名】平山 雄一
(72)【発明者】
【氏名】岡田 諭志
(72)【発明者】
【氏名】大原 壮太郎
(72)【発明者】
【氏名】水谷 祐一
【審査官】
岡本 正紀
(56)【参考文献】
【文献】
特開２０１２−０１６０６６（ＪＰ，Ａ）
【文献】
特開２００９−２３２３６５（ＪＰ，Ａ）
【文献】
国際公開第２００５／０８８８８８（ＷＯ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０４Ｎ ２１／４３
(57)【特許請求の範囲】
【請求項1】
TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅として、前記TSパケットのデータレートの逆数に応じた値であって、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数を算出するクロック幅算出部と、
前記クロック幅算出部で算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成部と
を備える信号処理装置。
前記クロック幅算出部で算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成部と
を備える信号処理装置。
【請求項2】
前記クロック幅算出部は、さらに、前記TSパケット、及び、前記整形TSクロック信号が供給されるモジュールが要求する前記TSクロック信号の最小の周期以上のクロック幅を算出する
請求項１に記載の信号処理装置。
請求項１に記載の信号処理装置。
【請求項3】
前記クロック幅算出部は、前記有効動作クロック数を前記TSパケットのパケット長で除算した値に、1未満の正数の係数を乗算した値以下の整数を、前記クロック幅として算出し、
前記生成部は、前記クロック幅を周期とする整形TSクロック信号を、前記有効区間の終了後、次のTSパケットの先頭のタイミングまで常に出力し続ける
請求項１に記載の信号処理装置。
前記生成部は、前記クロック幅を周期とする整形TSクロック信号を、前記有効区間の終了後、次のTSパケットの先頭のタイミングまで常に出力し続ける
請求項１に記載の信号処理装置。
【請求項4】
前記整形TSクロック信号に同期して、前記TSパケットを出力する出力制御部をさらに備え、
前記出力制御部は、前記TSパケットのデータ長に異常がある場合、そのTSパケットを出力せずに破棄する
請求項１に記載の信号処理装置。
前記出力制御部は、前記TSパケットのデータ長に異常がある場合、そのTSパケットを出力せずに破棄する
請求項１に記載の信号処理装置。
【請求項5】
前記有効区間において前記TSクロック信号のクロック数をカウントしたカウント値に応じたデータ長が、前記TSパケットのデータ長未満である場合、前記TSパケットのデータ長に異常があるとして、そのTSパケットを出力せずに破棄する
請求項４に記載の信号処理装置。
請求項４に記載の信号処理装置。
【請求項6】
TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅として、前記TSパケットのデータレートの逆数に応じた値であって、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数を算出するクロック幅算出ステップと、
前記クロック幅算出ステップで算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成ステップと
を含む信号処理方法。
前記クロック幅算出ステップで算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成ステップと
を含む信号処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、信号処理装置、及び、信号処理方法に関し、特に、例えば、信号を、後段のモジュールが要求する仕様で出力することができるようにする信号処理装置、及び、信号処理方法に関する。
【背景技術】
【0002】
例えば、ディジタル放送では、画像（動画）等が、MPEG(Moving Picture Experts Group)等の所定のエンコード方式でエンコードされ、その結果得られるエンコードデータがペイロードに配置されたTS(Transport Stream)パケットで構成されるTSを含む放送波が送信される。
【0003】
ディジタル放送を受信する受信装置では、放送波の復調、及び、誤り訂正が行われることによって、TSが復元されて出力される。
【0004】
受信装置において、誤り訂正を行うLSI(Large Scale Integration)から出力される信号としては、TSや、TSのタイミングを表すTSクロック信号等がある。
【0005】
ところで、誤り訂正を行うLSIから出力されるTS等は、そのLSIの後段に接続される、TS等を受け付けるモジュール（以下、TS処理モジュールともいう）に供給される。そのため、誤り訂正を行うLSIは、その後段に接続されるTS処理モジュールが受付可能な仕様のTS等を出力する必要がある。
【0006】
TS処理モジュールのインタフェースを規定する規格としては、例えば、DVB-CI+(Digital Video Broadcasting - Common Interface Plus)規格がある（非特許文献１）。
【0007】
DVB-CI+規格では、"K.1.7.5 Common Interface MPEG Signal Timing"において、TSクロック信号の仕様が規定されている。
【0008】
ここで、DVB-CI+規格で規定されているTSクロック信号の仕様を、以下、ACスペック(AC Spec)ともいう。
【先行技術文献】
【非特許文献】
【0009】
【非特許文献1】CI Plus Specification v1.3.1 (2011-10)
【発明の概要】
【発明が解決しようとする課題】
【0010】
ところで、TSクロック信号に、ジッタが生じている場合、そのTSクロック信号が、後段のTS処理モジュールが要求するACスペック等の仕様を満たさないことがある。
【0011】
本技術は、このような状況に鑑みてなされたものであり、TSクロック信号等の信号を、後段のモジュールが要求する仕様で出力することができるようにするものである。
【課題を解決するための手段】
【0012】
本技術の一側面の信号処理装置は、TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅として、前記TSパケットのデータレートの逆数に応じた値であって、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数を算出するクロック幅算出部と、前記クロック幅算出部で算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成部とを備える信号処理装置である。
【0013】
本技術の一側面の信号処理方法は、TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅として、前記TSパケットのデータレートの逆数に応じた値であって、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数を算出するクロック幅算出ステップと、前記クロック幅算出ステップで算出されたクロック幅を周期とするクロック信号を生成し、生成された前記クロック信号を、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力する生成ステップとを含む信号処理方法である。
【0014】
本技術の一側面においては、TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅として、前記TSパケットのデータレートの逆数に応じた値であって、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数が算出される。そして、そのクロック幅を周期とするクロック信号が生成され、生成された前記クロック信号が、前記TSパケットのTSクロック信号におけるジッタが生じているTSクロック信号のクロック幅を平均化することで整形して得られた整形TSクロック信号として出力される。
【0015】
なお、信号処理装置は、独立した装置であっても良いし、独立した装置の内部ブロックであっても良い。
【発明の効果】
【0016】
本技術によれば、TSクロック信号等の信号を、後段のモジュールが要求する仕様で出力することができる。
【図面の簡単な説明】
【0017】
【図1】本技術が適用される受信システムの構成例を示すブロック図である。
【図2】FEC部２２が出力する信号の例を示す図である。
【図3】本技術が適用される受信システムの他の構成例を示すブロック図である。
【図4】ACスペックを説明する図である。
【図5】本技術の信号処理装置を適用した受信システムの一実施の形態の構成例を示すブロック図である。
【図6】スムージング部４０の構成例を示すブロック図である。
【図7】スムージング部４０の動作を説明するタイミングチャートである。
【図8】クロック幅算出部５５が行う、クロック幅Nintの算出を説明するフローチャートである。
【図9】本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
【発明を実施するための形態】
【0018】
［本技術が適用される受信システム］
【0019】
図１は、本技術が適用される受信システムの構成例を示すブロック図である。
【0020】
図１の受信システムは、例えば、ディジタル放送を受信する。
【0021】
すなわち、図１において、受信システムは、アンテナ１０、及び、受信装置２０を有する。
【0022】
アンテナ１０は、例えば、TSを含むディジタル放送の放送波を受信し、その結果得られる受信信号を、受信装置２０に供給する。
【0023】
受信装置２０は、アンテナ１０からの受信信号から、TSを復元して処理する。
【0024】
すなわち、受信装置２０は、復調部２１、FEC(Forward Error Correction)部２２、処理モジュール２３、及び、クロック生成部２４を有する。
【0025】
復調部２１は、アンテナ１０からの受信信号を復調し、その結果得られる復調信号を、FEC部２２に供給する。
【0026】
FEC部２２は、復調部２１からの復調信号の誤り訂正を行い、その結果得られるTS等の信号を、処理モジュール２３に供給する。
【0027】
処理モジュール２３は、TSを処理するTS処理モジュールである。
【0028】
ここで、TS処理モジュールとしては、例えば、TSのデスクランブル等を行う、受信装置２０に着脱可能なCAM(Conditional Access Module)がある。処理モジュール２３が、CAMである場合、FEC部２２が出力するTS等の信号は、DVB-CI+規格で規定されているACスペック等を満たす必要がある。
【0029】
クロック生成部２４は、例えば、PLL(Phase Lock Loop)で構成され、受信装置２０を構成する復調部２１、FEC部２２、処理モジュール２３を動作させるためのクロック信号である動作クロック信号を生成し、復調部２１、FEC部２２、及び、処理モジュール２３に供給する。復調部２１、FEC部２２、及び、処理モジュール２３は、クロック生成部２４から供給される動作クロック信号に従って動作する。
【0030】
図２は、FEC部２２が出力する信号の例を示す図である。
【0031】
FEC部２２は、TSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号を出力する。
【0032】
TSシンク信号は、TSに含まれるTSパケットの先頭のタイミングを表す。TSシンク信号は、例えば、TSパケットの先頭のタイミングだけ、一時的に、L(Low)レベルからH(High)レベルになる。
【0033】
TSバリッド信号は、TSにおいて、TSパケットが存在する区間（有効区間）を表す。TSバリッド信号は、例えば、有効区間で、Hレベルになり、有効以外の区間で、Lレベルになる。すなわち、TSバリッド信号は、TSパケットの先頭から最後までの区間では、Hレベルになり、他の区間では、Lレベルになる。
【0034】
データ信号は、TSの信号であり、TSパケットが含まれる。TSパケットは、データ長（パケット長）が188バイトのパケットであり、先頭の4バイトがヘッダになっている。
【0035】
TSクロック信号は、TSを構成するデータのタイミングを表す信号である。TSクロック信号は、LレベルとHレベルとを交互に繰り返すパルス状の信号である。
【0036】
例えば、いま、FEC部２２が、TSパケット（データ信号）を、パラレルで、8ビット単位（並列）で出力することとすると、1周期のTSクロック信号（TSクロック信号の１つのパルス）は、FEC部２２からパラレルで出力されるTSパケットの8ビットのタイミングを表す。
【0037】
なお、TS（データ信号）の他、TSシンク信号、及び、TSバリッド信号も、TSクロック信号に同期した信号になっている。
【0038】
すなわち、TSシンク信号、及び、TSバリッド信号は、いずれも、例えば、TSクロック信号の立ち下がりエッジのタイミングで、レベルが変化する信号になっている。
【0039】
ここで、FEC部２２は、クロック生成部２４が生成する動作クロック信号に従って動作するので、TSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号は、いずれも、クロック生成部２４が生成する動作クロック信号に同期した信号（動作クロック信号のエッジのタイミングで、レベルが変化し、レベルの変化の最小の粒度が、動作クロック信号の周期である信号）になっている。
【0040】
FEC部２２は、以上のようなTSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号を出力するが、FEC部２２が出力するTSクロック信号に、ジッタが生じている場合、そのTSクロック信号が、後段の処理モジュール２３が要求するACスペックを満たさないことがある。
【0041】
図３は、本技術が適用される受信システムの他の構成例を示すブロック図である。
【0042】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【0044】
クロック生成部２６は、例えば、クロック生成部２４と同様に、PLLで構成され、処理モジュール２３、及び、乗り換え部２８を動作させるための動作クロック信号を生成し、処理モジュール２３、及び、乗り換え部２８に供給する。
【0045】
したがって、図３では、復調部２１、及び、FEC部２２は、クロック生成部２４が生成する動作クロック信号に従って動作し、処理モジュール２３、及び、乗り換え部２８は、クロック生成部２６が生成する動作クロック信号に従って動作する。
【0046】
すなわち、図３では、復調部２１、及び、FEC部２２と、処理モジュール２３、及び、乗り換え部２８とは、異なる動作クロック信号に従って動作する。
【0047】
なお、復調部２１、及び、FEC部２２と、処理モジュール２３、及び、乗り換え部２８とは、すべて、同一の動作クロック信号に従って動作させることができる。
【0048】
セレクタ２７には、FEC部２２が出力する出力信号であるTSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号が供給される。さらに、セレクタ２７には、図示せぬ外部チューナが出力する出力信号であるTSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号、並びに、図示せぬその他のチップが出力する出力信号であるTSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号が供給される。
【0049】
セレクタ２７は、FEC部２２の出力信号、外部チューナの出力信号、及び、その他のチップの出力信号のうちのいずれか１つの出力信号を、例えば、ユーザの操作等に応じて選択し、乗り換え部２８に供給する。
【0050】
乗り換え部２８は、セレクタ２７から供給される出力信号について、クロック信号の乗り換えを行い、処理モジュール２３に供給する。
【0051】
すなわち、セレクタ２７に出力信号を供給しているFEC部２２、外部チューナ、及び、その他のチップは、処理モジュール２３とは別個のチップ(LSI)で構成され、処理モジュール２３の動作クロック信号（クロック生成部２６が生成する動作クロック信号）とは非同期の動作クロック信号に従って動作している。
【0052】
したがって、FEC部２２、外部チューナ、及び、その他のチップが出力する出力信号は、処理モジュール２３の動作クロック信号に同期していないので、その出力信号を、処理モジュール２３で処理するためには、出力信号を、処理モジュール２３の動作クロック信号に同期した信号に変換するクロック信号の乗り換えを行う必要がある。
【0053】
乗り換え部２８は、クロック信号の乗り換えとして、セレクタ２７から供給される出力信号を、処理モジュール２３の動作クロック信号（クロック生成部２６が生成する動作クロック信号）のタイミングでラッチすることにより、出力信号を、処理モジュール２３の動作クロック信号に同期した信号（処理モジュール２３の動作クロック信号のエッジのタイミングで、レベルが変化する信号）に変換し、処理モジュール２３に供給する。
【0054】
乗り換え部２８では、以上のように、セレクタ２７から供給される出力信号が、その出力信号の動作クロック信号とは非同期の、処理モジュール２３の動作クロック信号（クロック生成部２６が生成する動作クロック信号）でラッチされて出力される。
【0055】
その結果、乗り換え部２８が出力する出力信号には、ジッタが生じる。
【0056】
そのため、FEC部２２や、外部チューナ、その他のチップが出力する出力信号が、DVB-CI+規格で規定されているACスペックを満たしていても、乗り換え部２８が出力する出力信号、すなわち、クロック生成部２６が生成する動作クロック信号への乗り換え後の出力信号は、ACスペックを満たしていないことがある。
【0057】
図４は、ACスペックを説明する図である。
【0058】
図４において、Tclkpは、TSクロック信号の最小のクロック幅、すなわち、立ち上がりエッジ（立ち下がりエッジ）から、次の立ち上がりエッジ（立ち下がりエッジ）までの時間の最小値である最小クロック幅を表す。
【0059】
また、Tclkhは、（１周期の）TSクロック信号のHレベルの区間（時間）の最小値である最小Hレベル区間を表し、Tclklは、TSクロック信号のLレベルの区間の最小値である最小Lレベル区間を表す。
【0060】
ACスペックでは、TSのビットレートの上限として、96Mbpsと72Mbpsとが規定されており、最小クロック幅Tclkp、最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclklは、96Mbps以下（のTS）と、72Mbps以下（のTS）とに分けて規定されている。
【0061】
すなわち、96Mbps以下では、最小クロック幅Tclkpは、83ns（ナノ秒）以上でなければならず、最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclklは、いずれも20ns以上でなければならないことが規定されている。
【0062】
また、72Mbps以下では、最小クロック幅Tclkpは、111ns以上でなければならず、最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclklは、いずれも40ns以上でなければならないことが規定されている。
【0063】
ここで、図２で説明にしたように、TSパケットを、パラレルで、8ビット単位（並列）で出力する場合に、TSのデータレートが、96Mbpsであるときには、TSパケットの8ビット単位のタイミングを表すTSクロック信号のクロック幅（周期）は、１／（96Mbps／8ビット）＝83.333・・・ns以下でなければならない。
【0064】
また、TSのデータレートが、72Mbpsであるときには、TSクロック信号のクロック幅は、１／（72Mbps／8ビット）＝111.111・・・ns以下でなければならない。
【0065】
以上のように、TSクロック信号に物理的に要求されるクロック幅である83.333・・・nsや、111.111・・・nsと、ACスペックによって要求される最小クロック幅Tclkpである83nsや、111nsとは、極めて近い。
【0066】
そのため、クロック信号の乗り換え後の出力信号に、ジッタが生じている場合、その出力信号に含まれるTSクロック信号のクロック幅が、ACスペックで規定されている最小クロック幅Tclkpである83ns未満や、111ns未満になって、ACスペックを満たすことが困難となる。
【0067】
［本技術を適用した受信システムの一実施の形態］
【0068】
そこで、図５は、本技術の信号処理装置を適用した受信システムの一実施の形態の構成例を示すブロック図である。
【0069】
なお、図中、図３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、省略する。
【0072】
スムージング部４０は、処理モジュール２３、及び、乗り換え部２８と同様に、クロック生成部２６が生成する動作クロック信号に従って動作する。
【0073】
スムージング部４０には、乗り換え部２８から、クロック信号の乗り換え後の出力信号が供給される。
【0074】
スムージング部４０は、乗り換え部２８からの出力信号に含まれるTSクロック信号をスムージングして周期を均一にしたクロック信号を、TSクロック信号を整形した整形TSクロック信号として生成する。
【0075】
そして、スムージング部４０は、整形TSクロック信号とともに、乗り換え部２８からの出力信号に含まれるTS（データ信号）、TSシンク信号、及び、TSバリッド信号であって、整形TSクロック信号に同期した状態の信号を、処理モジュール２３に供給する。
【0076】
［スムージング部４０の構成例］
【0078】
図６において、スムージング部４０は、記憶部５１、遅延部５２、カウント部５３及び５４、クロック幅算出部５５、生成部５６、並びに、出力制御部５７を有する。
【0079】
記憶部５１には、乗り換え部２８からの出力信号に含まれるデータ信号(TS)が供給される。
【0080】
記憶部５１は、乗り換え部２８からのデータ信号(TS)を一時記憶する。
【0081】
遅延部５２には、乗り換え部２８からの出力信号に含まれるTSシンク信号が供給される。
【0082】
遅延部５２は、乗り換え部２８からのTSシンク信号を遅延し、出力制御部５７に供給する。
【0083】
すなわち、遅延部５２は、例えば、乗り換え部２８からのTSシンク信号としてのTSパケットの先頭を表すパルスを、次のTSパケットの先頭のタイミングまでの時間だけ遅延して、出力制御部５７に供給する。
【0084】
カウント部５３には、乗り換え部２８からの出力信号に含まれるTSバリッド信号が供給されるとともに、クロック生成部２６で生成された動作クロック信号が供給される。
【0085】
カウント部５３は、乗り換え部２８からのTSバリッド信号から、データ信号(TS)においてTSパケットが存在する有効区間を認識し、その有効区間において、クロック生成部２６で生成された動作クロック信号のクロック数（立ち上がりエッジ、又は、立ち下がりエッジの数）（以下、有効動作クロック数ともいう）Nをカウントする。
【0086】
そして、カウント部５３は、有効動作クロック数Nを、クロック幅算出部５５に供給する。
【0087】
カウント部５４には、乗り換え部２８からの出力信号に含まれるTSバリッド信号、及び、TSクロック信号が供給される。
【0088】
カウント部５４は、乗り換え部２８からのTSバリッド信号から、有効区間を認識し、その有効区間において、乗り換え部２８からのTSクロック信号のクロック数（以下、有効TSクロック数ともいう）をカウントする。
【0089】
そして、カウント部５４は、有効TSクロック数（有効区間の、TSクロック信号のクロック数のカウント値）が、TSパケットのデータ長である188バイト未満である場合、TSパケットのデータ長に異常がある旨のエラーメッセージを出力する。
【0090】
クロック幅算出部５５は、カウント部５３からの有効動作クロック数Nを用いて、TSの有効区間のデータレートに対応するクロック幅Nintを算出する。
【0091】
すなわち、クロック幅算出部５５は、カウント部５３からの有効動作クロック数Nを、TSパケットのデータ長である188バイトで除算した値（以下、バイトクロック数ともいう）N/188以下の整数を、クロック幅Nintとして求める。
【0092】
ここで、バイトクロック数N/188は、TSパケットのデータレートの逆数であり、TSパケットのデータレートに相当するから、バイトクロック数N/188以下の整数であるクロック幅Nintは、TSパケット（の有効区間）のデータレートに対応する、ということができる。
【0093】
なお、クロック幅を表すNintの単位は、クロック生成部２６で生成される動作クロック信号（以下、単に、動作クロック信号ともいう）のクロック数である。したがって、Nintに、動作クロック信号の周期としての時間を乗算することにより、時間を単位とするクロック幅を求めることができる。
【0094】
また、クロック幅算出部５５において、クロック幅Nintとしては、ACスペックの最小クロック幅Tclkp以上の時間（となるクロック数）が算出される。
【0095】
クロック幅算出部５５は、クロック幅Nintを、生成部５６に供給する。
【0096】
生成部５６は、クロック幅算出部４４で算出されたクロック幅Nintを周期とするパルス状のクロック信号を生成し、TSパケットのTSクロック信号を整形した整形TSクロック信号として、出力制御部５７に出力する。
【0097】
出力制御部５７は、生成部５６からの整形TSクロック信号に同期して、記憶部５１に記憶されたデータ信号(TS)、及び、遅延部５２で遅延されたTSシンク信号を、処理モジュール２３（図５）に出力する出力制御を行う。
【0098】
さらに、出力制御部５７は、TSシンク信号の立ち上がりエッジから、整形TSクロック信号の188クロック分の区間がHレベルのTSバリッド信号を生成して、処理モジュール２３に出力する出力制御を行う。
【0099】
なお、出力制御部５７は、カウント部５４がTSパケットのデータ長に異常がある旨のエラーメッセージを出力した場合、記憶部５１に記憶されたデータ信号に含まれる、データ長に異常があるTSパケットを出力せずに破棄（削除）する。
【0101】
すなわち、図７は、乗り換え部２８からスムージング部４０に供給される、クロック信号の乗り換え後の出力信号としてのTSシンク信号、TSバリッド信号、データ信号、及び、TSクロック信号（図７上側）と、スムージング部４０から出力される出力信号であるTSシンク信号、TSバリッド信号、データ信号、及び、整形TSクロック信号（図７下側）とを示す図である。
【0102】
スムージング部４０は、乗り換え部２８からの、クロック信号の乗り換え後の出力信号を、1パケット分の時間だけ遅延し、その間に、必要な処理を行って出力する。
【0103】
すなわち、いま、クロック信号の乗り換え後の出力信号に含まれるデータ信号(TS)のk番目のTSパケットに注目し、そのk番目のTSパケットについての出力信号が、乗り換え部２８からスムージング部４０に供給されたとすると、乗り換え部２８からスムージング部４０に供給されるk番目のTSパケット（データ信号）は、記憶部５１で一時記憶される。
【0104】
また、乗り換え部２８から供給されるk番目のTSパケットのTSシンク信号は、遅延部５２で遅延される。
【0105】
さらに、カウント部５３は、乗り換え部２８から供給されるk番目のTSパケットのTSバリッド信号から、k番目のTSパケットの有効区間を認識する。そして、カウント部５３は、k番目のTSパケットの有効区間において、動作クロック信号のクロック数Nをカウントし、有効動作クロック数Nとして、クロック幅算出部５５に供給する。
【0106】
クロック幅算出部５５は、カウント部５３からの有効動作クロック数Nを、TSパケットのデータ長である188バイトで除算した値であるバイトクロック数N/188を求め、例えば、そのバイトクロック数N/188以下の最大の整数（バイトクロック数N/188の小数点以下を切り捨てた値）等を、クロック幅Nintとして算出する。
【0107】
k番目のTSパケットについての出力信号が、乗り換え部２８からスムージング部４０に供給され、クロック幅算出部５５において、クロック幅Nintが算出されると、生成部５６は、クロック幅算出部４４で算出されたクロック幅Nintを周期とするパルス状のクロック信号を生成し、k番目のTSパケットのTSクロック信号を整形した整形TSクロック信号として、出力制御部５７に出力する。
【0108】
出力制御部５７は、例えば、遅延部５２に、次のTSパケット（k+1番目のTSパケット）の先頭に対応するTSシンク信号が供給されると、k番目のTSパケット（データ信号）、TSシンク信号、TSバリッド信号、及び、整形TSクロック信号を、処理モジュール２３（図５）に出力する。
【0109】
すなわち、出力制御部５７は、遅延部５２で遅延されたk番目のTSパケットのTSシンク信号の出力を開始する。
【0110】
さらに、出力制御部５７は、k番目のTSパケットのTSシンク信号の立ち上がりエッジのタイミングに、生成部５６で生成されたk番目のTSパケットの整形TSクロック信号の立ち下がりエッジを一致させるタイミングで、生成部５６で生成された整形TSクロック信号の出力を開始する。
【0111】
また、出力制御部５７は、整形TSクロック信号に同期して、記憶部５１に記憶されたk番目のTSパケット（データ信号）を出力する。
【0112】
さらに、出力制御部５７は、k番目のTSパケットのTSシンク信号の立ち上がりエッジから、k番目のTSパケットの整形TSクロック信号の188クロック分の区間がHレベルの信号（パルス）を、k番目のTSパケットのTSバリッド信号として生成して出力する。
【0113】
なお、カウント部５４は、k番目のTSパケットの有効区間における、そのk番目のTSパケットのTSクロック信号のクロック数（有効TSクロック数）をカウントしており、有効TSクロック数が、TSパケットのデータ長である188バイト未満である場合、TSパケットのデータ長に異常がある旨のエラーメッセージを出力する。
【0114】
出力制御部５７は、カウント部５４がTSパケットのデータ長に異常がある旨のエラーメッセージを出力した場合、記憶部５１に記憶されたk番目のTSパケットを出力せずに破棄（削除）する。この場合、出力制御部５７は、k番目のTSパケットとして、例えば、NULLパケットを出力することができる。
【0115】
また、出力制御部５７は、k番目のTSパケットの有効期間の終了後（k番目のTSパケットのTSバリッド信号の立ち下がりエッジのタイミング以降）も、次のTSパケットであるk+1番目のTSパケットについての出力信号の出力を開始するまで（k+1番目のTSパケットの出力を開始するまで）、k番目のTSパケットの整形TSクロック信号を出力し続ける。
【0116】
ここで、TSパケットの有効期間の終了から、次のTSパケットの先頭までの区間を、パケット間ギャップともいう。
【0117】
出力制御部５７は、上述のように、有効区間だけでなく、パケット間ギャップにおいても、整形TSクロック信号を出力する。
【0118】
クロック幅算出部５５では、バイトクロック数N/188以下の（最大の）整数に代えて、バイトクロック数N/188に、1未満の正数の係数（以下、早出し率ともいう）を乗算した値以下の整数（例えば、最大の整数）を、クロック幅Nintとして算出することができる。
【0119】
早出し率を小にするほど、クロック幅Nintは、小さくなり、そのクロック幅Nintの整形TSクロック信号に同期して出力されるTSパケットのデータレート（有効区間のデータレート）は、速くなる。したがって、早出し率を小にするほど、スムージング部４０（の出力制御部５７）からのTSパケットの出力は、早期に終了し、その結果、より長い時間のパケット間ギャップを確保することができる。
【0120】
以上のように、バイトクロック数N/188に早出し率を乗算した値以下の整数を、クロック幅Nintとして算出する場合には、早出し率に応じた長さ（時間）のパケット間ギャップを確保することができ、処理モジュール２３（図５）が、パケット間ギャップ（無効データ区間）を要求する場合に、その要求に応えることができる。
【0121】
なお、クロック幅算出部５５では、処理モジュール２３が、パケット間ギャップを要求する場合に、早出し率を用いて、クロック幅Nintを算出することができる。
【0122】
［クロック幅Nintの算出］
【0124】
クロック幅算出部５５は、ステップＳ１１において、カウント部５３から供給される有効動作クロック数Nを、TSパケットのデータ長である188バイトで除算した値であるバイトクロック数N/188を求め、そのバイトクロック数N/188以下の最大の整数を、クロック幅Nintとして算出する。
【0125】
なお、ステップＳ１１では、その他、上述したように、バイトクロック数N/188に、早出し率を乗算した値以下の最大の整数を、クロック幅Nintとして算出することができる。
【0126】
ステップＳ１１の後、処理は、ステップＳ１２に進み、クロック幅算出部５５は、クロック幅Nintが、処理モジュール２３が満たす必要がある、例えば、ACスペックで定める最小クロック幅Tclkp未満であるかどうかを判定する。
【0127】
ステップＳ１２において、クロック幅Nintが、最小クロック幅Tclkp未満であると判定された場合、処理は、ステップＳ１３に進み、クロック幅算出部５５は、クロック幅Nintを1だけインクリメントする。
【0128】
ここで、図６で説明したように、クロック幅Nintの単位は、クロック生成部２６で生成される動作クロック信号のクロック数である。したがって、クロック幅Nintを1だけインクリメントするということは、時間に換算すると、動作クロック信号の周期の時間だけインクリメントすることに相当する。
【0129】
ステップＳ１３の後、処理は、ステップＳ１２に戻り、以下、同様の処理が繰り返される。
【0130】
そして、ステップＳ１２において、クロック幅Nintが、最小クロック幅Tclkp未満でないと判定された場合、処理は、ステップＳ１４に進み、クロック幅算出部５５は、クロック幅Nintを、生成部５６に出力して、処理を終了する。
【0131】
生成部５６は、クロック生成部２６で生成される動作クロック信号に従って動作し、クロック幅算出部５５からのクロック幅Nintを周期とするパルス状のクロック信号を、整形TSクロック信号として生成する。
【0132】
以上のように、有効区間の動作クロックの数（有効動作クロック数）Nを、TSパケットのデータ長（188バイト）で除算したバイトクロック数N/188以下の最大の整数が、ジッタが生じているTSクロック信号を整形した整形TSクロック信号のクロック幅Nintとして算出されるので、そのクロック幅Nintは、ジッタが生じているTSクロック信号のクロック幅を平均化（スムージング）した値となる。
【0133】
したがって、整形TSクロック信号は、処理モジュール２３に供給される出力信号に要求されるACスペックを満たす信号となる（なっている可能性が極めて高い）。
【0134】
すなわち、図５において、FEC部２２や、外部チューナ、その他のチップの出力信号が、ACスペックを満たすことを要求する処理モジュール２３に供給されうる場合には、FEC部２２や、外部チューナ、その他のチップは、出力信号がACスペックを満たすように実装される。
【0135】
したがって、乗り換え部２８において、以上のようなFEC部２２や、外部チューナ、その他のチューナが出力する、ACスペックを満たすTSクロック信号にジッタが生じ、その結果、TSクロック信号が、ACスペックを満たさなくなったとしても、ジッタが生じたTSクロック信号がACスペックを満たさない程度は、それほど大きくない。
【0136】
そのため、ACスペックを満たさない程度がそれほど大きくないTSクロック信号のクロック幅を平均化したクロック幅Nintの整形TSクロック信号は、ほとんどの場合、ACスペックを満たす。
【0137】
なお、本実施の形態では、念のため、クロック幅Nintが、ACスペックで定める最小クロック幅Tclkp未満であるかどうかが判定され、クロック幅Nintが最小クロック幅Tclkp未満である場合には、図８のステップＳ１２及びＳ１３のループにおいて、クロック幅Nintが、最小クロック幅Tclkp以上の値に補正される。したがって、本実施の形態では、クロック幅Nintの整形TSクロック信号は、ACスペックを満たすこと、すなわち、ACスペックに規定されている最小クロック幅Tclkp以上のクロック幅の信号となることが保証される。
【0138】
生成部５６は、以上のようなクロック幅Nintを周期とするパルス状のクロック信号を、整形TSクロック信号として生成するが、その整形TSクロック信号のデューティ比としては、例えば、50%が採用される。
【0139】
この場合、整形TSクロック信号の1周期において、HレベルになっているHレベル区間の長さ（時間）と、LレベルになっているLレベル区間の長さとは、一致する。
【0140】
以上のように、整形TSクロック信号のデューティ比として、50%を採用することにより、整形TSクロック信号のクロック幅Nintが、ACスペックに規定されている最小クロック幅Tclkp以上であれば、その整形TSクロック信号のHレベル区間、及び、Lレベル区間の長さは、それぞれ、ACスペックに規定されている最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclkl以上になる。
【0141】
ACスペックにおいて、最小Hレベル区間Tclkh、及び、最小LHレベル区間Tclklは、いずれも、最小クロック幅Tclkpの50%未満の値であるため、整形TSクロック信号のデューティ比が、50%であり、その整形TSクロック信号のクロック幅Nintが、最小クロック幅Tclkp以上であるのであれば、整形TSクロック信号のHレベル区間、及び、Lレベル区間の長さは、それぞれ、必ず、最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclkl以上になる。
【0142】
したがって、整形TSクロック信号のクロック幅Nintが、最小クロック幅Tclkp以上であることを確認（判定）すれば、整形TSクロック信号のHレベル区間、及び、Lレベル区間の長さが、それぞれ、最小Hレベル区間Tclkh、及び、最小Lレベル区間Tclkl以上でなることは、確認する必要はない。
【0143】
なお、記憶部５１の記憶容量は、乗り換え部２８で生じるジッタの程度等に依存する。仮に、乗り換え部２８でのクロック信号の乗り換え後の出力信号において、有効期間が一定で、TSクロック信号にのみジッタが生じている場合には、記憶部５１は、1パケット程度分の記憶容量のメモリを用いることができる。
【0144】
以上のように、スムージング部４０では、TSパケットが存在する有効区間のデータレートに対応するクロック幅Nintを算出し、そのクロック幅Nintを周期とするクロック信号を、TSパケットのTSクロック信号を整形した整形TSクロック信号として生成して、後段の処理モジュール２３に出力するので、TSクロック信号にジッタが生じ、TSクロック信号が、処理モジュール２３が要求する仕様（以下、入力仕様ともいう）を満たしていなくても、ジッタが生じたTSクロック信号が入力仕様を満たさない程度が、それほど大きくなければ、整形TSクロック信号は、入力仕様を満たす信号となる。
【0145】
したがって、スムージング部４０は、信号を、後段の処理モジュール２３が要求する仕様（入力仕様）で出力することができる。
【0146】
なお、本実施の形態では、処理モジュール２３に対して、TSパケットを、パラレルで、8ビット単位（並列）で出力する場合について説明したが、本技術は、その他、例えば、TSパケットを、シリアルで、1ビット単位で出力する場合にも適用可能である。
【0147】
また、図５の受信システムは、図３の受信システムに、スムージング部４０を設けた構成になっているが、本技術を適用した受信システムとしては、その他、例えば、図１の受信システムに、スムージング部４０を設けた構成等を採用することができる。
【0148】
また、処理モジュール２３に供給される信号が満たすべき規格（仕様）としては、DVB-CI+規格（のACスペック）に限定されるものではなく、任意の規格を採用することができる。
【0149】
さらに、本技術は、ディジタル放送を受信する受信装置の他、TSパケット等のパケットを伝送する任意の装置に適用可能である。
【0150】
また、処理の対象となるストリームは、TSに限定されるものではない。
【0151】
［本技術を適用したコンピュータの説明］
【0152】
次に、上述した一連の処理のうちの少なくとも一部の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
【0153】
そこで、図９は、処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
【0154】
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク１０５やROM１０３に予め記録しておくことができる。
【0155】
あるいはまた、プログラムは、リムーバブル記録媒体１１１に格納（記録）しておくことができる。このようなリムーバブル記録媒体１１１は、いわゆるパッケージソフトウエアとして提供することができる。ここで、リムーバブル記録媒体１１１としては、例えば、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリ等がある。
【0156】
なお、プログラムは、上述したようなリムーバブル記録媒体１１１からコンピュータにインストールする他、通信網や放送網を介して、コンピュータにダウンロードし、内蔵するハードディスク１０５にインストールすることができる。すなわち、プログラムは、例えば、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送することができる。
【0157】
コンピュータは、CPU(Central Processing Unit)１０２を内蔵しており、CPU１０２には、バス１０１を介して、入出力インタフェース１１０が接続されている。
【0158】
CPU１０２は、入出力インタフェース１１０を介して、ユーザによって、入力部１０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)１０３に格納されているプログラムを実行する。あるいは、CPU１０２は、ハードディスク１０５に格納されたプログラムを、RAM(Random Access Memory)１０４にロードして実行する。
【0159】
これにより、CPU１０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU１０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース１１０を介して、出力部１０６から出力、あるいは、通信部１０８から送信、さらには、ハードディスク１０５に記録等させる。
【0160】
なお、入力部１０７は、キーボードや、マウス、マイク等で構成される。また、出力部１０６は、LCD(Liquid Crystal Display)やスピーカ等で構成される。
【0161】
ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。
【0162】
また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
【0163】
さらに、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【0164】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【0165】
例えば、本技術は、１つの機能をネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【0166】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【0167】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【0168】
なお、本技術は、以下のような構成をとることができる。
【0169】
［１］TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅を算出するクロック幅算出部と、
前記クロック幅算出部で算出されたクロック幅を周期とするクロック信号を生成し、前記TSパケットのTSクロック信号を整形した整形TSクロック信号として出力する生成部と
を備える信号処理装置。
［２］
前記クロック幅算出部は、前記有効区間において所定の動作クロックをカウントした有効動作クロック数を、前記TSパケットのデータ長で除算した値以下の整数を、前記クロック幅として算出する
［１］に記載の信号処理装置。
［３］
前記クロック幅算出部は、さらに、前記TSパケット、及び、前記整形TSクロック信号が供給されるモジュールが要求する前記TSクロック信号の最小の周期以上のクロック幅を算出する
［２］に記載の信号処理装置。
［４］
前記クロック幅算出部は、前記有効動作クロック数を前記TSパケットのパケット長で除算した値に、1未満の正数の係数を乗算した値以下の整数を、前記クロック幅として算出し、
前記生成部は、前記クロック幅を周期とする整形TSクロック信号を、前記有効区間の終了後、次のTSパケットの先頭のタイミングまで出力し続ける
［２］又は［３］に記載の信号処理装置。
［５］
前記整形TSクロックに同期して、前記TSパケットを出力する出力制御部をさらに備え、
前記出力制御部は、前記TSパケットのデータ長に異常がある場合、そのTSパケットを出力せずに破棄する
［１］ないし［４］のいずれかに記載の信号処理装置。
［６］
前記有効区間において前記TSクロック信号をカウントしたカウント値が、前記TSパケットのデータ長未満である場合、前記TSパケットのデータ長に異常があるとして、そのTSパケットを出力せずに破棄する
［５］に記載の信号処理装置。
［７］
TS(Transport Stream)パケットが存在する有効区間のデータレートに対応するクロック幅を算出するクロック幅算出ステップと、
前記クロック幅算出ステップで算出されたクロック幅を周期とするクロック信号を生成し、前記TSパケットのTSクロック信号を整形した整形TSクロック信号として出力する生成ステップと
を含む信号処理方法。
【符号の説明】
【0170】
１０ アンテナ， ２０ 受信装置， ２１ 復調部， ２２ FEC部， ２３ 処理モジュール， ２４，２６ クロック生成部， ２７ セレクタ， ２８ 乗り換え部， ４０ スムージング部， ５１ 記憶部， ５２ 遅延部， ５３，５４ カウント部， ５５ クロック幅算出部， ５６ 生成部， ５７ 出力制御部， １０１ バス， １０２ CPU， １０３ ROM， １０４ RAM， １０５ ハードディスク， １０６ 出力部， １０７ 入力部， １０８ 通信部， １０９ ドライブ， １１０ 入出力インタフェース， １１１ リムーバブル記録媒体