特許第6033744号(P6033744)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ニチコン株式会社の特許一覧

<>
  • 特許6033744-ブリッジレス電源回路 図000003
  • 特許6033744-ブリッジレス電源回路 図000004
  • 特許6033744-ブリッジレス電源回路 図000005
  • 特許6033744-ブリッジレス電源回路 図000006
  • 特許6033744-ブリッジレス電源回路 図000007
  • 特許6033744-ブリッジレス電源回路 図000008
  • 特許6033744-ブリッジレス電源回路 図000009
  • 特許6033744-ブリッジレス電源回路 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6033744
(24)【登録日】2016年11月4日
(45)【発行日】2016年11月30日
(54)【発明の名称】ブリッジレス電源回路
(51)【国際特許分類】
   H02M 7/12 20060101AFI20161121BHJP
【FI】
   H02M7/12 601B
   H02M7/12 K
【請求項の数】1
【全頁数】13
(21)【出願番号】特願2013-159359(P2013-159359)
(22)【出願日】2013年7月31日
(65)【公開番号】特開2015-33170(P2015-33170A)
(43)【公開日】2015年2月16日
【審査請求日】2016年1月13日
(73)【特許権者】
【識別番号】000004606
【氏名又は名称】ニチコン株式会社
(74)【代理人】
【識別番号】100086737
【弁理士】
【氏名又は名称】岡田 和秀
(72)【発明者】
【氏名】ズル ハフィジ
【審査官】 栗栖 正和
(56)【参考文献】
【文献】 特開2010−093989(JP,A)
【文献】 特開2012−090394(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 7/00−7/40
(57)【特許請求の範囲】
【請求項1】
交流電源の入力端子と、
直流電圧の出力端子と、
前記出力端子間に接続された平滑コンデンサと、
各々の電流路の一方端子どうしが互いに接続されるとともに、当該接続点が前記平滑コンデンサの一方端子に接続された第1のスイッチング素子および第2のスイッチング素子と、
前記平滑コンデンサの他方端子と前記第1のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第1の一方向性素子と、
前記平滑コンデンサの前記他方端子と前記第2のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第2の一方向性素子と、
前記第1のスイッチング素子の前記他方端子または前記第2のスイッチング素子の前記他方端子のいずれか一方と前記入力端子との間に挿入されたインダクタと、
交流電源電圧の第1の半サイクル期間中に前記第2のスイッチング素子を常にオン状態とするとともに前記第1のスイッチング素子をスイッチング動作させ、前記交流電源電圧の第2の半サイクル期間中に前記第1のスイッチング素子を常にオン状態とするとともに前記第2のスイッチング素子をスイッチング動作させる制御回路とを備えたブリッジレス電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流電源を入力とし、スイッチング素子を制御することによりインダクタへの電磁エネルギーの蓄積とインダクタからの電磁エネルギーの放出とを繰り返して平滑コンデンサから直流電圧を出力するブリッジレス電源回路に関する。
【背景技術】
【0002】
特許文献1ではその図8においてフルブリッジの電源回路を紹介している(同文献で従来例扱い)。この第1の従来例をここでは図5として掲げ、以下に説明する。12は交流電源1による交流電流を4つのダイオードD11,D12,D13,D14によって全波整流するブリッジ整流回路である。交流電源1の正の半サイクル期間ではダイオードD11,D14が導通し、負の半サイクル期間ではダイオードD12,D13が導通する。スイッチング素子Q11のオン状態でインダクタL11に電磁エネルギーが蓄積され、スイッチング素子Q11のオフによってインダクタL11から電磁エネルギーが放出され、インダクタL11とスイッチング素子Q11の接続点にキックバックによる逆起電圧が発生し(昇圧)、それによる電流が整流ダイオードD15を介して平滑コンデンサC11を充電し、負荷RLに直流電圧が取り出される。この従来例の電源回路は、フルブリッジの整流回路を有している点で構成簡素化の余地がある。また、正の半サイクル期間および負の半サイクル期間のいずれにおいても同時に2つずつのダイオードに電流が流れることから電力損失が大きい。
【0003】
フルブリッジの整流回路がもつ上記の課題を解決する対策として、特許文献1ではその図9においてブリッジレスPFC(力率改善)の電源回路を紹介している(同文献で従来例扱い)。この第2の従来例をここでは図6として掲げ、以下に説明する。ここでは4つのダイオードからなるブリッジ整流回路はない。交流電圧の正の半サイクル期間では、スイッチング素子Q22は常にオフとされ、スイッチング素子Q21がスイッチング動作を行う。スイッチング素子Q21のオン状態でインダクタL21およびスイッチング素子Q21を通じて電流が流れ、インダクタL21に電磁エネルギーが蓄積される。スイッチング素子Q21のオフによってインダクタL1から電磁エネルギーが放出され、インダクタL21とスイッチング素子Q21との接続点にキックバックによる逆起電圧が発生し(昇圧)、それによる電流が整流ダイオードD21を介して平滑コンデンサC22を充電し、負荷RLに直流電圧が取り出される。端子1N側のリターン電流については、スイッチング素子Q22のボディダイオードおよびインダクタL22を介して流れる。このとき、インダクタL22は昇圧動作に関与しない単なる電流経路の構成要素として機能する。インダクタL22での電力損失に加えてボディダイオードでも損失が発生する。使用するダイオードはD21,D22と2つと少ないが、ダイオードD21にはインダクタL21が対になり、ダイオードD22にはインダクタL22が対になる構成であり、インダクタを2つ必要としている。
【0004】
リターン電流がボディダイオードやインダクタに流れるのを回避する対策として、特許文献1ではその図10においてリターン用のダイオードを設けたブリッジレス電源回路を紹介している(同文献で従来例扱い)。この第3の従来例をここでは図7として掲げ、以下に説明する。平滑コンデンサC22からのリターン電流の経路として、交流電源1に対してカソードKが接続される2つのダイオードD23,D24を追加している(ボディダイオードおよびインダクタを迂回)。交流電圧の正の半サイクル期間においてスイッチング素子Q21がオフし平滑コンデンサC22に対して充電が行われたとき、その充電電流はダイオードD24を介してリターンすることになり、スイッチング素子Q22のボディダイオードおよびインダクタL22にはリターン電流は流れない。図6の場合のインダクタL22およびボディダイオードでの電力損失はなくなるが、電流はダイオードD21とリターン用のダイオードD24との2つのダイオードに同時に流れることから大きな電力損失が発生する。
【0005】
特許文献1に記載された発明は上記のことを背景にして、高効率、低損失を狙いとして提案されたものである。ここではこの特許文献1の発明を第4の従来例として図8に掲げ、以下に説明する。
【0006】
交流電源1が接続され、第1および第2の回路線lp,lnが導出された第1および第2の入力端子1P,1Nと、直流電圧が出力される第1および第2の出力端子2P,2Nと、第1および第2の出力端子2P,2N間に接続される平滑コンデンサC1とを有している。また、インダクタL1と、第1の回路線lpとインダクタL1の一端との間に接続される第1のスイッチング素子Q1と、第2の回路線lnとインダクタL1の他端との間に接続される第2のスイッチング素子Q2とを有している。また、インダクタL1の一端にアノードが接続され、第1の出力端子2Pにカソードが接続される第1のダイオードD1と、インダクタL1の他端にアノードが接続され、第1の出力端子2Pにカソードが接続される第2のダイオードD2と、第1の回路線lpにカソードが接続され、第2の出力端子2Nにアノードが接続される第3のダイオードD3と、第2の回路線lnにカソードが接続され、第2の出力端子2Nにアノードが接続される第4のダイオードD4とを有している。さらに、交流電源電圧の一方の半サイクル期間中に、第1のスイッチング素子Q1を常にオン状態とするとともに、第2のスイッチング素子Q2をスイッチング動作させ、交流電源電圧の他方の半サイクル期間中に、第2のスイッチング素子Q2を常にオン状態とするとともに、第1のスイッチング素子Q1をスイッチング動作させる制御回路3A,3Bを有している。
【0007】
第1のスイッチング素子Q1が常にオンとされる正の半サイクル期間においては、スイッチング動作する第2のスイッチング素子Q2がオンの期間では、第1の入力端子1P→第1のスイッチング素子Q1→インダクタL1→第2のスイッチング素子Q2→第2の入力端子1Nの経路で電流が流れ、インダクタL1に電磁エネルギーが蓄積される。次いで、第2のスイッチング素子Q2がオフすると、インダクタL1に蓄積されていた電磁エネルギーが放出され、ダイオードD2を介して平滑コンデンサC1を充電する。このときのリターン電流はダイオードD4を介して第2の入力端子1Nに流れる。
【0008】
一方、第2のスイッチング素子Q2が常にオンとされる負の半サイクル期間においては、スイッチング動作する第1のスイッチング素子Q1がオンの期間では、第2の入力端子1N→第2のスイッチング素子Q2→インダクタL1→第1のスイッチング素子Q1→第1の入力端子1Pの経路で電流が流れ、インダクタL1に電磁エネルギーが蓄積される。次いで、第1のスイッチング素子Q1がオフすると、インダクタL1に蓄積されていた電磁エネルギーが放出され、ダイオードD1を介して平滑コンデンサC1を充電する。このときのリターン電流はダイオードD3を介して第1の入力端子1Pに流れる。
【0009】
この第4の従来例のブリッジレス電源回路では、インダクタL1もボディダイオードもリターン経路とはなっていない。インダクタの使用個数は1つのみであり、各半サイクル期間で同時に導通するダイオードはいずれも2つだけ(D2とD4あるいはD1とD3)であるので、先行技術に比べて部品点数がより少なく、電力損失がより少なくなる、としている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2010−93989号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
上記の第4の従来例のブリッジレス電源回路(図8)にあっては、ダイオードの使用個数は4つであることから、部品点数削減の面で改善の余地があると考えられる。また、各半サイクル期間で同時に導通するダイオードは2つであることから、電力損失低減の面でも改善の余地があると考えられる。
【0012】
本発明はこのような事情に鑑みて創作したものであり、ブリッジレス電源回路に関して、電力損失を低減するとともに、部品点数の削減による構成の簡素化を図ることを目的としている。
【課題を解決するための手段】
【0013】
本発明は、次の手段を講じることにより上記の課題を解決する。
【0014】
本発明によるブリッジレス電源回路は、
交流電源の入力端子と、
直流電圧の出力端子と、
前記出力端子間に接続された平滑コンデンサと、
各々の電流路の一方端子どうしが互いに接続されるとともに、当該接続点が前記平滑コンデンサの一方端子に接続された第1のスイッチング素子および第2のスイッチング素子と、
前記平滑コンデンサの他方端子と前記第1のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第1の一方向性素子と、
前記平滑コンデンサの前記他方端子と前記第2のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第2の一方向性素子と、
前記第1のスイッチング素子の前記他方端子または前記第2のスイッチング素子の前記他方端子のいずれか一方と前記入力端子との間に挿入されたインダクタと、
交流電源電圧の第1の半サイクル期間中に前記第2のスイッチング素子を常にオン状態とするとともに前記第1のスイッチング素子をスイッチング動作させ、前記交流電源電圧の第2の半サイクル期間中に前記第1のスイッチング素子を常にオン状態とするとともに前記第2のスイッチング素子をスイッチング動作させる制御回路とを備えるものとして構成されている。
【0015】
第2のスイッチング素子が常にオン状態とされる第1の半サイクル期間において、第1のスイッチング素子のオン状態では、ともにオン状態にある第1および第2のスイッチング素子とインダクタの直列回路に交流電流が流れてインダクタに電磁エネルギーが蓄積される。この状態では、第2の一方向性素子の整流作用により、第2および第1のスイッチング素子の直列回路に対するバイパス経路(リターン経路)の短絡が阻止される。第1のスイッチング素子のオフ状態では、インダクタからの電磁エネルギーの放出に伴う電流がオン状態にある第2のスイッチング素子、平滑コンデンサ、第1の一方向性素子の経路で流れ、平滑コンデンサに対する充電と平滑コンデンサの両端である出力端子からの直流電圧の出力が行われる。このとき、第1の一方向性素子は導通状態にあってリターン経路を形成する。
【0016】
一方、第1のスイッチング素子が常にオン状態とされる第2の半サイクル期間において、第2のスイッチング素子のオン状態では、ともにオン状態にある第1および第2のスイッチング素子とインダクタの直列回路に交流電流が流れてインダクタに電磁エネルギーが蓄積される。この状態では、第1の一方向性素子の整流作用により、第1および第2のスイッチング素子の直列回路に対するバイパス経路(リターン経路)の短絡が阻止される。第2のスイッチング素子のオフ状態では、インダクタからの電磁エネルギーの放出に伴う電流がオン状態にある第1のスイッチング素子、平滑コンデンサ、第2の一方向性素子の経路で流れ、上記同様に平滑コンデンサに対する充電と平滑コンデンサの両端である出力端子からの直流電圧の出力が行われる。このとき、第2の一方向性素子は導通状態にあってリターン経路を形成する。
【0017】
上記のように、第2の一方向性素子の逆流防止作用は、第1の半サイクル期間における第1のスイッチング素子によるスイッチング昇圧動作を有効化し、第1のスイッチング素子のオフ状態で第1の一方向性素子は導通して平滑コンデンサからのリターン電流の経路を確保する。
【0018】
一方、第1の一方向性素子の逆流防止作用は、第2の半サイクル期間における第2のスイッチング素子によるスイッチング昇圧動作を有効化し、第2のスイッチング素子のオフ状態で第2の一方向性素子は導通して平滑コンデンサからのリターン電流の経路を確保する。
【0019】
以上説明したように、第1の一方向性素子も第2の一方向性素子もともに逆流防止と電流リターンの両機能を兼ねている。逆流防止と電流リターンの両機能を兼ねるゆえに、構成素子数を削減することが可能となっている。
【0020】
本発明の上記構成においては、片方の半サイクル期間で平滑コンデンサに対する充電経路で導通状態となって電力消費をする一方向性素子は1つのみであり、第2の従来例(図6)や第3の従来例(図7)のようなリターン経路内のインダクタは存在せず、第2の従来例のようなスイッチング素子のボディダイオードをリターン経路に利用することもなく、第3の従来例のような迂回のためのダイオードの追加もなく、第4の従来例(図8)のような平滑コンデンサに対する充電経路内にダイオードを2つ挿入することもない。
【0021】
本発明における一方向性素子としては、ダイオードのほかサイリスタであってもよいし、ダイオード接続されたトランジスタであってもよい。バイポーラトランジスタの場合は、コレクタとベースを短絡したものが一方向性素子となり、MOSFETの場合は、ドレインとゲートを短絡したものが一方向性素子となる。
【発明の効果】
【0022】
本発明によれば、ブリッジレス電源回路につき、一方向性素子を整流(逆流防止)機能とリターン経路とに兼用させているので、従来例に比べて、電力損失の低減とともに部品点数の削減による構成の簡素化を実現することができる。
【図面の簡単な説明】
【0023】
図1】本発明の実施形態におけるブリッジレス電源回路の構成を示す回路図
図2】本発明の実施形態のブリッジレス電源回路の正の半サイクル期間における電流状態説明図
図3】本発明の実施形態のブリッジレス電源回路の負の半サイクル期間における電流状態説明図
図4】本発明の実施形態のブリッジレス電源回路の動作を示すタイミングチャート
図5】第1の従来例のブリッジレス電源回路の構成を示す回路図
図6】第2の従来例のブリッジレス電源回路の構成を示す回路図
図7】第3の従来例のブリッジレス電源回路の構成を示す回路図
図8】第4の従来例のブリッジレス電源回路の構成を示す回路図
【発明を実施するための形態】
【0024】
以下、本発明にかかわるブリッジレス電源回路の実施形態を、図面を参照して詳細に説明する。
【0025】
図1は本発明の実施形態におけるブリッジレス電源回路の構成を示す回路図、図2は実施形態のブリッジレス電源回路の正の半サイクル期間における電流状態説明図、図3は負の半サイクル期間における電流状態説明図、図4は実施形態のブリッジレス電源回路の動作を示すタイミングチャートである。
【0026】
まず、構成要素を列挙する。図1において、Aはブリッジレス電源回路、T1p,T1nは交流電源の第1と第2の入力端子、T2p,T2nは直流電圧の第1と第2の出力端子、L51はインダクタ、Q51は第1のスイッチング素子(下側)、Q52は第2のスイッチング素子(上側)、C51は電解コンデンサからなる平滑コンデンサ、D51は第1の一方向性素子としての第1のダイオード(下側)、D52は第2の一方向性素子としての第2のダイオード(上側)、CTは過電流検出用の変流器、50は第1および第2の入力端子T1p,T1nに接続される交流電源、51は制御回路、R51は第1および第2の出力端子T2p,T2n間に接続される負荷抵抗である。
【0027】
第1の入力端子T1pにインダクタL51の一方端子が接続され、インダクタL51の他方端子に第2のスイッチング素子Q52と第1のスイッチング素子Q51の直列回路が接続され、この直列回路の他方端子が第2の入力端子T1nに接続されている。第1のスイッチング素子Q51の電流路の一方端子と第2のスイッチング素子Q52の電流路の一方端子との接続点が平滑コンデンサC51の一方端子(正極端子)および第1の出力端子T2pに接続されている。平滑コンデンサC51の他方端子(負極端子)は第2の出力端子T2nに接続され、その接続点P1が第1の一方向性素子である第1のダイオードD51を介して第2の入力端子T1nと第1のスイッチング素子Q51の電流路の他方端子との接続点P2に接続され、かつ、第2の一方向性素子である第2のダイオードD52を介してインダクタL51と第2のスイッチング素子Q52の電流路の他方端子との接続点P3に接続されている。rt1は平滑コンデンサC51に対する充電電流が接続点P1から接続点P2へと戻る第1のリターン経路、rt2は充電電流が接続点P1から接続点P3へと戻る第2のリターン経路である。
【0028】
第1および第2のスイッチング素子Q51,Q52として、ここではNチャネル型のMOSFET(金属酸化物半導体による電界効果トランジスタ)を用いている。NMOSである第2のスイッチング素子Q52のソースSがインダクタL51と第2のダイオードD52のカソードKとの接続点P3に接続され、第2のスイッチング素子Q52のドレインDがNMOSである第1のスイッチング素子Q51のドレインDに接続され、第1のスイッチング素子Q51のソースSが他方の第2の入力端子T1nと第1のダイオードD51のカソードKとの接続点P2に接続されている。第1および第2のダイオードD51,D52のアノードAはともに平滑コンデンサC51の他方端子(負極端子)P1に接続されている。第1のダイオードD51は第1のリターン経路rt1に挿入され、第2のダイオードD52は第2のリターン経路rt2に挿入されている。
【0029】
制御回路51は第1および第2の入力端子T1p,T1nからの入力電力を受けて駆動され、第1および第2のスイッチング素子Q51,Q52のオン/オフ制御と高速なスイッチング制御とを司るものとして構成されている。制御回路51には変流器CTによる検出電流信号が入力されるとともに、平滑コンデンサC51の正極端子からの出力電圧Voutの検出信号が入力される。制御回路51の2つの駆動信号出力端子はそれぞれ第1のスイッチング素子Q51と第2のスイッチング素子Q52のゲートGに接続されている。制御回路51は、交流電源50による電源電圧の正の半サイクル期間中には第2のスイッチング素子Q52を常にオン状態とするとともに第1のスイッチング素子Q51を高速にスイッチング動作させ、電源電圧の負の半サイクル期間中には第1のスイッチング素子Q51を常にオン状態とするとともに第2のスイッチング素子Q52を高速にスイッチング動作させる機能を有している。また、検出した出力電圧Voutのレベルに応じて、第1および第2のスイッチング素子Q51,Q52のデューティ比を調整して、出力電圧Voutをフィードバック制御するようになっている。また、変流器CTによる検出電流が過電流となったときには、第1および第2のスイッチング素子Q51,Q52に対する駆動制御を停止するようになっている。なお、制御回路51による第1および第2のスイッチング素子Q51,Q52に対する制御は、制御回路51に内蔵のゲート駆動部(図示せず)によって実行されるようになっている。
【0030】
次に、上記構成のブリッジレス電源回路Aの動作を、(A)正の半サイクル期間での動作と、(B)負の半サイクル期間での動作とに分けて、以下に説明する。図2(a),(b)は正の半サイクル期間における電流状態説明図、図3(a),(b)は負の半サイクル期間における電流状態説明図である。電流の流れは破線の矢印で示している。図4はブリッジレス電源回路の動作を示すタイミングチャートである。
【0031】
(A)正の半サイクル期間での動作(図2参照)
第1および第2の入力端子T1p,T1nから印加される交流電源電圧の正の半サイクル期間においては、制御回路51は、NMOS‐FETの第2のスイッチング素子Q52のゲートGに対するドライブ信号を常時的に“H”レベルとする一方、NMOS‐FETの第1のスイッチング素子Q51のゲートGに対するドライブ信号を高速に“H”レベル/“L”レベルに切り替える。
【0032】
まず、図2(a)に示すように、第1のスイッチング素子Q51が導通している期間では、第1の入力端子T1pから流入した電流はインダクタL51→第2のスイッチング素子Q52→第1のスイッチング素子Q51の経路で流れ、第2の入力端子T1nへとリターンする。この期間にインダクタL51に電磁エネルギーが蓄積される。
【0033】
次に、図2(b)に示すように、第1のスイッチング素子Q51が非導通になると、両スイッチング素子Q51,Q52の接続点にインダクタL51の蓄積エネルギーに基づくキックバックの逆起電圧が発生し(昇圧)、それによる電流が平滑コンデンサC51を充電する。平滑コンデンサC51を充電した電流は第1のダイオードD51を通って第2の入力端子T1nへとリターンする。
【0034】
このようにして正の半サイクル期間では、第2のスイッチング素子Q52の常時オン状態のもとで、第1のスイッチング素子Q51が図2(a)のオン状態と図2(b)のオフ状態との交互の切り替えを高速に繰り返す。
【0035】
正の半サイクル期間では、図4のT(+)の時間範囲内に示すように、入力電圧Vinが山形の正の正弦波形状であり、第2のスイッチング素子Q52が常時導通のON固定となり、第1のスイッチング素子Q51が高速スイッチングし、インダクタL51には入力電圧Vinに比例して正側で鋸刃状に脈動する正弦波形状の電流が流れる。そして、第2のスイッチング素子Q52では入力電圧Vinに反比例して負側で正弦波状に推移する電流が流れ、第1のスイッチング素子Q51では高速に導通/遮断を切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流が流れる。
【0036】
以上の結果、平滑コンデンサC51は、高速に導通/遮断が切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流によって充電される。ただし、この充電電流の波形は第1のスイッチング素子Q51を流れる電流に対して“H”期間、“L”期間が反転した形態となる。
【0037】
(B)負の半サイクル期間での動作(図3参照)
第1および第2の入力端子T1p,T1nから印加される交流電源電圧の負の半サイクル期間においては、制御回路51は、第1のスイッチング素子Q51のゲートGに対するドライブ信号を常時的に“H”レベルとする一方、第2のスイッチング素子Q52のゲートGに対するドライブ信号を高速に“H”レベル/“L”レベルに切り替える。
【0038】
まず、図3(a)に示すように、第2のスイッチング素子Q52が導通している期間では、第2の入力端子T1nから流入した電流は第1のスイッチング素子Q51→第2のスイッチング素子Q52→インダクタL51の経路で流れ、第1の入力端子T1pへとリターンする。この期間にインダクタL51に電磁エネルギーが蓄積される。
【0039】
次に、図3(b)に示すように、第2のスイッチング素子Q52が非導通になると、両スイッチング素子Q51,Q52の接続点にインダクタL51の蓄積エネルギーに基づくキックバックの逆起電圧が発生し(昇圧)、それによる電流が平滑コンデンサC51を充電する。平滑コンデンサC51を充電した電流は第2のダイオードD52およびインダクタL51を通って第1の入力端子T1pへとリターンする。
【0040】
このようにして負の半サイクル期間では、第1のスイッチング素子Q51の常時オン状態のもとで、第2のスイッチング素子Q52が図3(a)のオン状態と図3(b)のオフ状態との交互の切り替えを高速に繰り返す。
【0041】
負の半サイクル期間では、図4のT(−)の時間範囲内に示すように、入力電圧Vinが谷形の負の正弦波形状であり、第1のスイッチング素子Q51が常時導通のON固定となり、第2のスイッチング素子Q52が高速スイッチングし、インダクタL51には入力電圧Vinに比例して負側で鋸刃状に脈動する正弦波形状の電流が流れる。そして、第1のスイッチング素子Q51では入力電圧Vinに比例して負側で正弦波状に推移する電流が流れ、第2のスイッチング素子Q52では高速に導通/遮断を切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流が流れる。
【0042】
以上の結果、平滑コンデンサC51は、高速に導通/遮断が切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流によって充電される。ただし、この充電電流の波形は第2のスイッチング素子Q52を流れる電流に対して“H”期間、“L”期間が反転した形態となる。
【0043】
なお、図4で第2のスイッチング素子Q52に流れる電流が入力電圧Vinに反比例して推移しているが、これは第2のスイッチング素子Q52においてドレインDからソースSに向かう方向を正方向と規定することによる。インダクタL51に流れる電流は入力電圧Vinにほぼ比例しながら、第1のスイッチング素子Q51あるいは第2のスイッチング素子Q52のスイッチング動作による脈動を伴って推移する。
【0044】
次に、第1および第2のダイオードD51,D52の機能について説明する。
【0045】
第2のダイオードD52は図3(b)の状態で平滑コンデンサC51の負極端子である接続点P1から接続点P3への第2のリターン経路rt2に介装されている。もし、この第2のリターン経路rt2がないとすると、平滑コンデンサC51へ充電電流を供給することができなくなる。そして、この第2のリターン経路rt2に第2のダイオードD52を介装していなければ、図2(a)の状態で交流電源50から第1の入力端子T1pとインダクタL51を経て接続点P3に至った電流が第2のリターン経路rt2に流れ込んでしまう。つまり、T1p→L51→P3→rt2→P1→rt1→P2→T1nの経路で電流が流れて、両スイッチング素子Q52,Q51の直列回路には流れなくなり、第1のスイッチング素子Q51のスイッチングによる昇圧動作が不調に陥ってしまう。
【0046】
第1のダイオードD51は図2(b)の状態で平滑コンデンサC51の負極端子である接続点P1から接続点P2への第1のリターン経路rt1に介装されている。もし、この第1のリターン経路rt1がないとすると、平滑コンデンサC51へ充電電流を供給することができなくなる。そして、この第1のリターン経路rt1に第1のダイオードD51を介装していなければ、図3(a)の状態で交流電源50から第2の入力端子T1nを経て接続点P2に至った電流が第1のリターン経路rt1に流れ込んでしまう。つまり、T1n→P2→rt1→P1→rt2→P3→L51→T1pの経路で電流が流れて、両スイッチング素子Q51,Q52の直列回路には流れなくなり、第2のスイッチング素子Q52のスイッチングによる昇圧動作が不調に陥ってしまう。
【0047】
このような理由により、第1のリターン経路rt1に第1のダイオードD51を挿入し、第2のリターン経路rt2に第2のダイオードD52を挿入している。第1のダイオードD51および第2のダイオードD52はともに整流(逆流防止)機能とリターン機能とを兼ねている。
【0048】
次に、電力損失について検討する。
【0049】
図2(b)に示すように、正の半サイクル期間において電流が流れるダイオードは第1のダイオードD51の1つのみである。図6の第2の従来例のような第2のスイッチング素子Q22のボディダイオードと第2のインダクタL22の2要素を通してリターンさせるものに比べて電力損失が軽減される。また、図7の第3の従来例のような第1のダイオードD21と第4のダイオードD24の2要素を通して充電電流を流すものに比べて電力損失が軽減される。また、図8の第4の従来例のような第2のダイオードD2と第4のダイオードD4の2要素を通して充電電流を流すものに比べて電力損失が軽減される。
【0050】
同様に負の半サイクル期間でも各従来例に比べて電力損失が軽減される。
【0051】
次に、損失計算について説明する。
【0052】
例えば、交流入力電圧200Vrms 、交流入力電流10Arms 、直流出力電圧380V、変換効率95%とする。なお、Vrms ,Arms のサフィックス「rms」は二乗平均平方根(root mean square)であって実効値を意味する。この設定の場合、交流入力電力は2kWであり、直流出力電力が1.9kWとなり、最大直流出力電流は5Aとなる。一般的なダイオードの電圧ドロップは1.0Vである。
【0053】
前述した4つの従来例の中で電力損失が最も少ないとみられる図8の第4の従来例の場合、商用系統電圧の正の半サイクル期間または負の半サイクル期間のそれぞれにおいて、2個のダイオードが同時にオンされるので、発生する電力損失は、1.0V×5A×2=10Wとなる(ダイオードに流れる電流は最大直流出力電流と同じ)。
【0054】
しかし、本発明実施形態では、商用系続電圧の正の半サイクル期間または負の半サイクル期間のそれぞれにおいて、1個のダイオードにしか電流が流れないため、発生する電力損失は、1.0V×5A=5Wとなり、半減する。表1は本発明実施例と図8の第4の従来例との比較を表す。
【0055】
【表1】
なお、上記の実施形態では第1および第2のスイッチング素子Q51,Q52としてNチャネル型のMOSFETを用いたが、本発明においてはこれのみに限定されるものではなく、Pチャネル型のMOSFETを用いてもよく、あるいはバイポーラトランジスタ、IGBT(絶縁ゲートバイポーラトランジスタ)を用いるのでもよい(NPN型、PNP型のいずれも可)。
【産業上の利用可能性】
【0056】
本発明は、ブリッジレス電源回路において、ダイオードなどの一方向性素子による電力損失を低減し、かつ部品点数の削減による構成の簡素化を実現する技術として有用である。
【符号の説明】
【0057】
C51 平滑コンデンサ
D51 第1の一方向性素子(ダイオード)
D52 第2の一方向性素子(ダイオード)
Q51 第1のスイッチング素子(トランジスタ)
Q52 第2のスイッチング素子(トランジスタ)
T1p,T1n 入力端子
T2p,T2n 出力端子
50 交流電源
51 制御回路
図1
図2
図3
図4
図5
図6
図7
図8