特許 6035195 半導体装置の作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6035195

(24)【登録日】2016年11月4日

(45)【発行日】2016年11月30日

(54)【発明の名称】半導体装置の作製方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20161121BHJP

   H01L 21/336 20060101ALI20161121BHJP

   H01L 21/8242 20060101ALI20161121BHJP

   H01L 27/108 20060101ALI20161121BHJP

   H01L 21/8247 20060101ALI20161121BHJP

   H01L 27/115 20060101ALI20161121BHJP

   H01L 29/788 20060101ALI20161121BHJP

   H01L 29/792 20060101ALI20161121BHJP

   H01L 27/105 20060101ALI20161121BHJP

   H01L 21/322 20060101ALI20161121BHJP

【ＦＩ】

   H01L29/78 617T

   H01L29/78 618B

   H01L29/78 626C

   H01L27/10 621Z

   H01L27/10 671Z

   H01L27/10 681F

   H01L27/10 321

   H01L27/10 434

   H01L29/78 371

   H01L27/10 441

   H01L21/322 E

   H01L21/322 S

   H01L21/322 R

【請求項の数】2

【全頁数】41

(21)【出願番号】特願2013-92091(P2013-92091)

(22)【出願日】2013年4月25日

(65)【公開番号】特開2014-199896(P2014-199896A)

(43)【公開日】2014年10月23日

【審査請求日】2015年5月13日

(31)【優先権主張番号】特願2012-104858(P2012-104858)

(32)【優先日】2012年5月1日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2012-263065(P2012-263065)

(32)【優先日】2012年11月30日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-23631(P2013-23631)

(32)【優先日】2013年2月8日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-51611(P2013-51611)

(32)【優先日】2013年3月14日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】津吹 将志

(72)【発明者】

【氏名】野中 裕介

(72)【発明者】

【氏名】石原 典隆

(72)【発明者】

【氏名】太田 将志

(72)【発明者】

【氏名】岸田 英幸

【審査官】 竹口 泰裕

(56)【参考文献】

【文献】 特開２０１１−１４６６９４（ＪＰ，Ａ）

【文献】 特開２０１２−０５９８６０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２１／３３６、２９／７８６

(57)【特許請求の範囲】

【請求項1】

第１の絶縁膜を形成し、
前記第１の絶縁膜上に、第１の酸化物半導体膜を形成し、
前記第１の酸化物半導体膜上に、第２の酸化物半導体膜を形成し、
前記第２の酸化物半導体膜上に、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとしたプラズマ処理によって、少なくとも前記第１の酸化物半導体膜と前記第２の酸化物半導体膜とに不純物を添加した後、熱処理を行う半導体装置の作製方法であって、
前記第１の酸化物半導体膜は、ＩｎとＧａとＺｎとを含み、且つ、（Ｉｎの含有率）≦（Ｇａの含有率）である酸化物を有し、
前記第２の絶縁膜は、前記ゲート電極と重ならない第１の領域と、前記ゲート電極と重なる第２の領域と、前記ゲート電極と重ならない第３の領域と、を有し、
前記不純物の添加によって、前記第１の領域及び前記第３の領域に欠陥を形成し、
前記熱処理によって、前記第１の酸化物半導体膜中及び前記第２の酸化物半導体膜中の水素を前記第１の領域及び前記第３の領域に拡散させ、前記第１の領域中の欠陥及び前記第３の領域中の欠陥に前記水素を捕獲することを特徴とする半導体装置の作製方法。

【請求項2】

第１の絶縁膜を形成し、
前記第１の絶縁膜上に、第１の酸化物半導体膜を形成し、
前記第１の酸化物半導体膜上に、第２の酸化物半導体膜を形成し、
前記第２の酸化物半導体膜上に、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとしたプラズマ処理によって、少なくとも前記第１の絶縁膜に不純物を添加した後、熱処理を行う半導体装置の作製方法であって、
前記第１の酸化物半導体膜は、ＩｎとＧａとＺｎとを含み、且つ、（Ｉｎの含有率）≦（Ｇａの含有率）である酸化物を有し、
前記第１の絶縁膜は、前記ゲート電極と重ならない第１の領域と、前記ゲート電極と重なる第２の領域と、前記ゲート電極と重ならない第３の領域と、を有し、
前記不純物の添加によって、前記第１の領域及び前記第３の領域に欠陥を形成し、
前記熱処理によって、前記第１の酸化物半導体膜中及び前記第２の酸化物半導体膜中の水素を前記第１の領域及び前記第３の領域に拡散させ、前記第１の領域中の欠陥及び前記第３の領域中の欠陥に前記水素を捕獲することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置である。

【背景技術】

【0003】

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

【0004】

例えば、特許文献１には、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含むアモルファスの酸化物半導体膜を用い、該酸化物半導体膜に水素を添加した領域をソース領域およびドレイン領域として有するトランジスタが開示されている。

【0005】

また特許文献２には、アモルファスの酸化物半導体膜に窒素を添加した領域を、ソース領域およびドレイン領域として有するトランジスタが開示されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００７−２５０９８３号公報

【特許文献2】特開２０１０−０９３０７０号公報

【特許文献3】特開２０１１−１００９８０号公報

【特許文献4】特開２０１１−２３７４１８号公報

【非特許文献1】Ｄ． Ｈ． Ｌｅｅ， ｅｔ ａｌ： Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ａｎｄ Ｓｏｌｉｄ Ｓｔａｔｅ ｌｅｔｔｅｒｓ， １３ （２０１０） Ｈ３２４−Ｈ３２７

【非特許文献2】Ｔ． Ｉｎｏｕｅ ｅｔ ａｌ．： Ｐｒｏｃ． ＡＭ−ＦＰＤ’１０ Ｄｉｇｅｓｔ， ３３ （２０１０）

【非特許文献3】Ｋ． Ｇｒａｆｆａｒｚａｄａｈ， ｅｔ ａｌ： ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９７ １４３５１０（２０１０）

【非特許文献4】Ｓ． Ｍｕｎｅｋｕｎｉ， ｅｔ ａｌ．： Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ６８ １２１２ （１９９０）

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、酸化物半導体では、水素や酸素欠損の一部はドナーとなり、キャリアである電子を生成する。酸化物半導体膜において、キャリア密度が高まると、ゲートに電圧を印加しなくてもトランジスタにチャネルが形成されてしまう。これにより、しきい値電圧が負の方向にシフトするという問題が生じる。

【0008】

上述の問題に鑑み、本発明の一態様は、しきい値電圧の安定した酸化物半導体を用いたトランジスタなどを提供することを目的の一とする。また、酸化物半導体を用いたトランジスタを有する、信頼性の向上した半導体装置などを提供することを目的の一つとする。

【0009】

または、本発明の一態様は、新規な半導体装置などを提供することを目的の一つとする。

【0010】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0011】

上記目的を達成するためには、酸化物半導体のチャネル形成領域の水素濃度を低減することが重要である。本発明の一態様では、水素濃度を低減させる方法の一つとして、酸化物半導体と接する絶縁膜に水素を引き寄せて捕獲（イントリンシックゲッタリングとも呼べる）することとした。ここで酸化物半導体と接する絶縁膜とは、ゲート絶縁膜、下地絶縁膜、保護絶縁膜等である。

【0012】

酸化物半導体中の水素を、酸化物半導体と接する絶縁膜に引き寄せて捕獲するためには、水素が酸化物半導体に存在するよりも、酸化物半導体と接する絶縁膜に存在する方が安定であればよい。

【0013】

上記の状態とするには、酸化物半導体と接する絶縁膜に、欠陥を生じさせることが有効である。なお酸化物半導体中に水素が存在する場合よりも、欠陥の生じた絶縁膜中に水素が存在する方が安定であることが、特開２０１１−１００９８０号公報（特許文献３）の表２等に開示されている。

【0014】

そこで、本発明の一態様では、酸化物半導体と接する絶縁膜に欠陥を生じさせる方法として、アルゴン、窒素、炭素、リン、ホウ素、金属等の不純物の添加、プラズマ処理、ＵＶ照射等を適用することとした。欠陥を生じさせる領域としては、少なくとも酸化物半導体のソース領域およびドレイン領域と重畳する領域を含み、チャネル形成領域と重畳する領域は含まないことが好ましい。

【0015】

絶縁膜に生じた欠陥に、酸化物半導体中の水素が引き寄せられ、水素の存在により欠陥は安定化する（水素が捕獲される）。

【0016】

そのため本発明の一態様の半導体装置の、少なくともソース領域およびドレイン領域と重畳する領域の絶縁膜は、チャネル形成領域と重畳する領域よりも多くの水素を有する。また、少なくともソース領域およびドレイン領域と重畳する領域の絶縁膜は、チャネル形成領域と重畳する領域よりも多くのアルゴン、窒素、リン、ホウ素等の不純物を有する。

【0017】

本発明の一態様は、絶縁膜と、絶縁膜と接し、ソース領域とドレイン領域に挟まれたチャネル形成領域を有する酸化物半導体膜と、酸化物半導体膜とゲート絶縁膜を介して重畳するゲート電極と、を有し、絶縁膜およびゲート絶縁膜の少なくとも一の、少なくともソース領域およびドレイン領域と重畳する領域は、チャネル形成領域と重畳する領域よりも多くの水素を有する半導体装置である。

【0018】

また、絶縁膜およびゲート絶縁膜の少なくとも一の、少なくともソース領域およびドレイン領域と重畳する領域は、チャネル形成領域と重畳する領域よりも多くの不純物を有していてもよい。

【0019】

また、不純物は、窒素（Ｎ）、アルゴン（Ａｒ）、炭素（Ｃ）、リン（Ｐ）、ホウ素（Ｂ）のうち少なくとも１種とすることができる。

【0020】

また、ゲート絶縁膜および絶縁膜の少なくとも一の、少なくともソース領域およびドレイン領域と重畳する領域の不純物濃度は、１０^１４ａｔｏｍｓ／ｃｍ^３以上１０^２２ａｔｏｍｓ／ｃｍ^３以下とすることができる。

【0021】

また、ソース領域およびドレイン領域は、不純物を含んでいてもよい。

【0022】

また、酸化物半導体膜のチャネル形成領域における水素濃度は、５×１０^１８ａｔｏｍ／ｃｍ^３以下とすることができる。

【0023】

また、ソース領域およびドレイン領域は、不純物を含むことができる。

【0024】

また、酸化物半導体膜のソース領域およびドレイン領域の結晶性は、チャネル形成領域の結晶性よりも低くてもよい。

【発明の効果】

【0025】

本発明の一態様により、しきい値電圧の安定した酸化物半導体を用いたトランジスタを提供することができる。また、酸化物半導体を用いたトランジスタを有する、信頼性の向上した半導体装置を提供することができる。

【図面の簡単な説明】

【0026】

【図1】本発明の一態様の半導体装置を説明する図。

【図2】本発明の一態様の半導体装置の作製方法を説明する図。

【図3】本発明の一態様の半導体装置を説明する図。

【図4】本発明の一態様の半導体装置を説明する図。

【図5】本発明の一態様の半導体装置を説明する図。

【図6】本発明の一態様の半導体装置を説明する図。

【図7】本発明の一態様の半導体装置を説明する図。

【図8】本発明の一態様の半導体装置を説明する図。

【図9】本発明の一態様の半導体装置を説明する図。

【図10】酸化物半導体膜中の不純物プロファイルの計算結果。

【図11】酸化物半導体膜の透過型電子顕微鏡写真。

【図12】酸化物半導体膜の透過型電子顕微鏡写真。

【図13】酸化物半導体膜の透過型電子顕微鏡写真。

【図14】酸化物半導体膜の３Ｄ−ＳＩＭＳプロファイル。

【図15】酸化物半導体膜および絶縁膜のＳＩＭＳプロファイル。

【図16】酸化物半導体膜および絶縁膜のＳＩＭＳプロファイル。

【図17】酸化物半導体膜の光応答電流波形。

【図18】酸化物半導体膜のＰＬ測定およびＣＰＭ測定による欠陥準位。

【図19】ＣＡＡＣ−ＯＳ膜とアモルファスＯＳ膜のＣＰＭ測定結果。

【図20】酸化シリコンにＮＢＯＨＣを導入した時の計算結果。

【図21】酸化物半導体膜と酸化シリコンの欠陥を導入した際のバンドダイヤグラム。

【図22】（Ａ）水素低減されていないゲート絶縁膜を有するサンプルのＩｄ−Ｖｇ特性。（Ｂ）水素低減されたゲート絶縁膜を有するサンプルのＩｄ−Ｖｇ特性。

【図23】酸素欠損をさらに低減させた酸化物半導体膜のＣＰＭ測定結果。

【図24】ＣＡＡＣ−ＯＳ薄膜トランジスタをバックプレーンに用いたＡＭ−ＬＣＤパネルの写真。

【図25】ＨＸ−ＰＥＳによる酸化物半導体膜の欠陥準位の調査結果。

【発明を実施するための形態】

【0027】

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

【0028】

なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。

【0029】

また、「ソース」および「ソース領域」ならびに「ドレイン」および「ドレイン領域」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また本明細書等において、チャネル形成領域とは、ソース領域（ソース電極）およびドレイン領域（ドレイン電極）の対向する領域をいう。

【0030】

（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成と作製方法について、図１および図２を参照して説明する。

【0031】

＜＜構成＞＞
まず半導体装置の構成について説明する。図１に半導体装置の一例であるトランジスタ２０１を示す。図１（Ａ）はトランジスタ２０１の上面図である。図１（Ａ）のＡ―Ｂ間の断面図を図１（Ｂ）に示す。

【0032】

トランジスタ２０１は、基板１０１上に、絶縁膜１０３と、絶縁膜１０３と接する酸化物半導体膜１０５と、酸化物半導体膜１０５とゲート絶縁膜１０７を介して重畳するゲート電極１０９を有する。酸化物半導体膜１０５は、ソース領域１０５ａと、ドレイン領域１０５ｃと、両者に挟まれたチャネル形成領域１０５ｂを有する。また絶縁膜１０３は、チャネル形成領域と重畳する領域１０３ｂと、少なくともソース領域と重畳する領域１０３ａと、少なくともドレイン領域と重畳する領域１０３ｃと、を有する。またゲート絶縁膜１０７は、チャネル形成領域と重畳する領域１０７ｂと、少なくともソース領域と重畳する領域１０７ａと、少なくともドレイン領域と重畳する領域１０７ｃと、を有する。

【0033】

ここで、絶縁膜１０３およびゲート絶縁膜１０７の少なくとも一の、少なくともソース領域およびドレイン領域と重畳する領域に、チャネル形成領域と重畳する領域よりも多くの水素を有する絶縁膜を適用する。

【0034】

該絶縁膜は、酸化物半導体膜１０５から水素を引き寄せて捕獲した膜である。

【0035】

さらに、水素を引き寄せて捕獲するために不純物の添加を行った場合、該絶縁膜は、水素に加えて不純物を有する絶縁膜になりうる。

【0036】

これは下記のように言い換えることもできる。絶縁膜１０３の少なくともソース領域と重畳する領域１０３ａと、少なくともドレイン領域と重畳する領域１０３ｃは、チャネル形成領域と重畳する領域１０３ｂよりも多くの水素を有する。また、絶縁膜１０３の少なくともソース領域と重畳する領域１０３ａと、少なくともドレイン領域と重畳する領域１０３ｃは、チャネル形成領域と重畳する領域１０３ｂよりも多くの不純物を有していてもよい。

【0037】

またはゲート絶縁膜１０７の少なくともソース領域と重畳する領域１０７ａと、少なくともドレイン領域と重畳する領域１０７ｃは、チャネル形成領域と重畳する領域１０７ｂよりも多くの水素を有する。また、ゲート絶縁膜１０７の少なくともソース領域と重畳する領域１０７ａと、少なくともドレイン領域と重畳する領域１０７ｃは、チャネル形成領域と重畳する領域１０７ｂよりも多くの不純物を有していてもよい。

【0038】

また、チャネル形成領域と重畳する領域１０３ｂ、またはチャネル形成領域と重畳する領域１０７ｂに不純物および水素が少ない構成とすることで、水素がトランジスタの特性へ悪影響を及ぼすことを防ぐことができる。

【0039】

また、酸化物半導体膜１０５の、ソース領域１０５ａおよびドレイン領域１０５ｃは、チャネル形成領域１０５ｂよりも多くの不純物および水素を有していてもよい。

【0040】

ソース領域１０５ａおよびドレイン領域１０５ｃが不純物を多く有する構成とすることで、チャネル形成領域１０５ｂ中の水素を引き寄せて捕獲することができる。ソース領域１０５ａおよびドレイン領域１０５ｃが不純物および水素を多く有すると、低抵抗となるため、ソース領域１０５ａおよびドレイン領域１０５ｃと配線との電気的接続が良好となる。またＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能させ、トランジスタ特性の劣化を低減させることもできる。

【0041】

酸化物半導体膜１０５のチャネル形成領域１０５ｂの水素濃度は、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0042】

チャネル形成領域１０５ｂ中の水素濃度を低減することで、キャリア密度を低減することができる。これにより、トランジスタのしきい値電圧が負の方向にシフトすることを抑制することができる。また、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ（１×１０^−２３Ａ／μｍ）以下、８５℃〜９５℃においても、１ｚＡ／μｍ（１×１０^−２１Ａ／μｍ）以下と、極めて小さくすることができる。オフ電流の測定方法としては、たとえば特開２０１１−２３７４１８号公報（特許文献４）に記載の方法を適用することができる。

【0043】

さらにソース領域１０５ａおよびドレイン領域１０５ｃは、チャネル形成領域１０５ｂよりも結晶性が低くてもよい。

【0044】

酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。

【0045】

酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

【0046】

ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。

【0047】

ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折像で、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折像を、極微電子線回折像と呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。

【0048】

ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

【0049】

また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。

【0050】

不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。

【0051】

また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

【0052】

酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。

【0053】

酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。

【0054】

微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。

【0055】

ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折像では、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折像では、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折像は、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折像は、例えば、当該領域内に複数のスポットが観測される場合がある。

【0056】

ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

【0057】

なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。

【0058】

＜＜材料・作製方法＞＞
次に半導体装置に用いることができる材料および作製方法について説明する。図２に半導体装置の一例であるトランジスタ２０１の作製工程の一部を示す。

【0059】

＜基板＞
絶縁表面を有する基板１０１に使用することができる基板に大きな制限はないが、少なくとも後の熱処理工程に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。

【0060】

また、基板１０１として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜１０５を含むトランジスタ２０１を直接作製してもよいし、他の作製基板に酸化物半導体膜１０５を含むトランジスタ２０１を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ２０１との間に剥離層を設けるとよい。剥離層としてはたとえば、タングステン等の金属を用いることができる。

【0061】

基板１０１上に下地絶縁膜として絶縁膜１０３を設け、絶縁膜１０３上に半導体装置を作製することが好ましい。絶縁膜１０３としては、プラズマＣＶＤ法又はスパッタリング法等により形成することができ、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を含む膜の単層又は積層構造とすることができる。プラズマＣＶＤ法を適用する場合、原料のガスとしては金属およびシリコンの水素化合物、金属化合物、ハロゲン化物等を用いることができる。たとえば酸化窒化シリコンを形成する場合、材料ガスとしてはシランおよび亜酸化窒素を用いることができる。酸化ガリウムを形成する場合、トリメチルガリウム等を用いることができる。また基板１０１としてシリコン基板を用い、該シリコン基板を酸化することで形成した酸化シリコン膜を絶縁膜１０３として用いることもできる。

【0062】

但し、絶縁膜１０３は、酸化物絶縁層を含む単層又は積層構造とすることが好ましい。

【0063】

絶縁膜１０３は酸素過剰領域を有すると、絶縁膜１０３に含まれる過剰な酸素によって、後に形成される酸化物半導体膜１０５の酸素欠損を補填することが可能であるため好ましい。絶縁膜１０３が積層構造の場合は、少なくとも酸化物半導体膜１０５と接する層において酸素過剰領域を有することが好ましい。絶縁膜１０３に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０３を成膜すればよい。又は、成膜後の絶縁膜１０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。

【0064】

また、絶縁膜１０３は、酸素過剰領域を有する層の下側に接して、窒化シリコン膜、窒化酸化シリコン膜又は酸化アルミニウム膜を有することが好ましい。絶縁膜１０３が窒化シリコン膜、窒化酸化シリコン膜又は酸化アルミニウム膜を有することで、酸化物半導体膜１０５への不純物の拡散を防止することができる。

【0065】

＜酸化物半導体膜＞
次に、基板１０１上に酸化物半導体膜を形成し、島状に加工して酸化物半導体膜１０５を形成する（図２（Ａ）参照）。酸化物半導体膜１０５の膜厚は、例えば、１ｎｍ乃至３０ｎｍ、好ましくは５ｎｍ乃至１０ｎｍとする。

【0066】

酸化物半導体膜は、単層構造であってもよいし、積層構造であってもよい。また、アモルファス構造であってもよいし、結晶性を有していてもよい。酸化物半導体膜をアモルファス構造とする場合には、後の作製工程において、酸化物半導体膜に熱処理を行うことによって、結晶性酸化物半導体膜としてもよい。アモルファス酸化物半導体膜を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは、４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。

【0067】

酸化物半導体膜の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、プラズマＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ミストＣＶＤ法等を適宜用いることができる。

【0068】

酸化物半導体膜を成膜する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるために、例えばスパッタリング法を用いて成膜を行う場合には、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、ヒドロキシ基又は水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、及び希ガスと酸素との混合ガスを適宜用いることが好ましい。

【0069】

また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプは、例えば、水素分子、水など水素原子を含む化合物、さらには炭素原子を含む化合物等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

【0070】

また、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができる。

【0071】

また、基板１０１を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板１０１を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、酸化物半導体膜の結晶性高めることができる。

【0072】

酸化物半導体膜１０５に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含むことが好ましい。特に、インジウムと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種または複数種を有することが好ましい。

【0073】

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。

【0074】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

【0075】

例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

【0076】

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

【0077】

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。

【0078】

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）^２＋（ｂ−Ｂ）^２＋（ｃ−Ｃ）^２≦ｒ^２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。

【0079】

しかし上記に限られず、必要とするトランジスタの電気的特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

【0080】

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いたトランジスタでは比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いたトランジスタでも、バルク内欠陥密度を低くすることにより電界効果移動度を上げることができる。

【0081】

さらに酸化物半導体膜１０５は、単層構造としてもよいし、複数の酸化物半導体膜が積層された構造としてもよい。例えば、酸化物半導体膜１０５を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体膜と第２の酸化物半導体膜を、どちらも三元系金属の酸化物としてもよい。

【0082】

また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその組成の近傍とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２またはその組成の近傍としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２またはその組成の近傍とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３またはその組成の近傍としてもよい。

【0083】

この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。

【0084】

酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。

【0085】

チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。

【0086】

また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体膜を適用してもよい。すなわち、単結晶酸化物半導体膜、多結晶酸化物半導体膜、アモルファス酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方にアモルファス酸化物半導体膜を適用すると、酸化物半導体膜１０５の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。

【0087】

一方で、アモルファス酸化物半導体膜は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜などの結晶性を有する酸化物半導体膜を適用することが好ましい。

【0088】

また、酸化物半導体膜１０５に、当該酸化物半導体膜１０５に含まれる過剰な水素（水やヒドロキシ基を含む）を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。

【0089】

この熱処理によって、例えば、脱水化又は脱水素化処理後の酸化物半導体膜１０５に含まれる水素濃度を、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることができる。

【0090】

なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜の成膜後であればトランジスタ２０１の作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。

【0091】

なお、下地絶縁膜として酸素を含む絶縁膜を設ける場合、脱水化又は脱水素化のための熱処理を、酸化物半導体膜を島状に加工する前に行うと、下地絶縁膜に含まれる酸素が熱処理によって外部へ放出されるのを防止することができるため好ましい。

【0092】

熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

【0093】

また、熱処理で酸化物半導体膜１０５を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は亜酸化窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は亜酸化窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は亜酸化窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は亜酸化窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することができる。酸素を供給することによって、酸化物半導体膜１０５を高純度化及びｉ型（真性）化することができる。ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。

【0094】

また、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。

【0095】

なお、酸化物半導体膜への酸素導入は、酸化物半導体膜に直接行ってもよいし、後に形成されるゲート絶縁膜１０７などの他の膜を通過して酸化物半導体膜１０５行ってもよい。酸素を他の膜を通過して酸素を導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いればよい。露出された酸化物半導体膜１０５へ直接酸素を導入する場合は、上記の方法に加えてプラズマ処理なども用いることができる。

【0096】

酸素の供給ガスとしては、Ｏを含有するガスを用いればよく、例えば、Ｏ_２ガス、Ｎ_２Ｏガス、ＣＯ_２ガス、ＣＯガス、ＮＯ_２ガス等を用いることができる。なお、酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。

【0097】

例えば、イオン注入法で酸化物半導体膜１０５へ酸素イオンの注入を行う場合、ドーズ量を１×１０^１３ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよい。

【0098】

または、酸化物半導体膜１０５と接する絶縁層を、酸素過剰領域を含む層とし、該絶縁層と酸化物半導体膜１０５とが接した状態で熱処理を行うことにより、絶縁層に過剰に含まれる酸素を酸化物半導体膜１０５へ拡散させ、酸化物半導体膜１０５へ酸素を供給してもよい。該熱処理は、トランジスタ２０１の作製工程における他の熱処理と兼ねることもできる。

【0099】

酸化物半導体膜への酸素の供給は酸化物半導体膜の成膜後であれば、そのタイミングは特に限定されない。また、酸化物半導体膜への酸素の導入は複数回行ってもよい。また、酸化物半導体膜を複数層の積層構造とする場合には、脱水化又は脱水素化のための熱処理及び／又は酸素の供給は、各酸化物半導体膜に対して別々に行ってもよいし、積層構造を形成した後の酸化物半導体膜に対して行ってもよい。

【0100】

絶縁膜１０３を形成する場合は、絶縁膜１０３と酸化物半導体膜１０５とを大気に曝露せずに連続的に形成することが好ましい。絶縁膜１０３と酸化物半導体膜１０５とを大気に曝露せずに連続して形成すると、絶縁膜１０３表面に水素や水分などの不純物が吸着することを防止することができる。

【0101】

＜ゲート絶縁膜＞
次いで、酸化物半導体膜１０５を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７は、１ｎｍ以上２０ｎｍ以下の膜厚で、スパッタリング法、ＭＢＥ法、プラズマＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて形成することができる。なお、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成することができるため、ゲート絶縁膜１０７の形成に用いると好ましい。

【0102】

ゲート絶縁膜１０７の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いることができる。ゲート絶縁膜１０７は、酸化物半導体膜１０５と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜１０７は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０７として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とする。さらに、ゲート絶縁膜１０７は、作製するトランジスタのサイズやゲート絶縁膜１０７の段差被覆性を考慮して形成することが好ましい。

【0103】

また、ゲート絶縁膜１０７の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどの材料を用いてもよい。さらに、ゲート絶縁膜１０７は、単層構造としても良いし、積層構造としても良い。

【0104】

＜ゲート電極＞
次にゲート絶縁膜１０７上に導電膜を形成し、該導電膜をエッチングして、ゲート電極１０９を形成する（図２（Ｂ）参照）。

【0105】

ゲート電極１０９は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属またはこれらを主成分とする合金を用いて形成することができる。また、ゲート電極１０９としてリン等の不純物をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極１０９は、単層構造としてもよいし、積層構造としてもよい。また、ゲート電極１０９の膜厚は５０ｎｍ以上３００ｎｍ以下が好ましい。

【0106】

また、ゲート電極１０９は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属の積層構造とすることもできる。

【0107】

また、ゲート絶縁膜１０７と接するゲート電極１０９の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

【0108】

＜欠陥形成＞
次に、絶縁膜１０３およびゲート絶縁膜１０７の少なくとも一方に、欠陥を生じさせる。欠陥を生じさせる方法としては、アルゴン、窒素、炭素、リン、ホウ素、金属等の不純物の添加、プラズマ処理、ＵＶ照射等が挙げられる。

【0109】

絶縁膜に生じた欠陥に、酸化物半導体中の水素は引き寄せられ、水素の存在により欠陥は安定化する（水素が捕獲される）。

【0110】

本実施の形態では、欠陥を生じさせるために、絶縁膜１０３、酸化物半導体膜１０５およびゲート絶縁膜１０７に不純物１１０を添加することとする（図２（Ｃ）参照）。

【0111】

このとき、ゲート電極１０９をマスクとして用いることで、酸化物半導体膜１０５に自己整合的にソース領域１０５ａ、ドレイン領域１０５ｃ、およびチャネル形成領域１０５ｂを形成することができる（図２（Ｄ）参照）。同様に絶縁膜１０３に自己整合的に、少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃ、およびチャネル形成領域と重畳する領域１０３ｂを形成することができる。同様にゲート絶縁膜１０７に自己整合的に、少なくともソース領域と重畳する領域１０７ａ、少なくともドレイン領域と重畳する領域１０７ｃ、およびチャネル形成領域と重畳する領域１０７ｂを形成することができる。

【0112】

不純物１１０は特に限定されず、一般的には窒素、アルゴン等の希ガスの他、炭素、リン、ホウ素、アルミニウム、砒素、その他金属等を用いることができる。また、酸化物半導体膜および絶縁膜の構成元素となりうるＩｎ，Ｇａ，Ｚｎ，Ｓｉ，Ｏ等を用いてもよい。この場合、酸化物半導体膜１０５、絶縁膜１０３およびゲート絶縁膜１０７の組成に変化が生じうる。

【0113】

不純物１１０の添加方法としては、イオンドーピング法、イオンインプランテーション法等を適用することができる。

【0114】

不純物１１０が添加されることで、少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃ、少なくともソース領域と重畳する領域１０７ａ、少なくともドレイン領域と重畳する領域１０７ｃに欠陥、たとえば未結合手が生じる。

【0115】

これは、少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃ、少なくともソース領域と重畳する領域１０７ａ、少なくともドレイン領域と重畳する領域１０７ｃが化学的に活性化されると言ってもよい。

【0116】

なお図２（Ｃ）では絶縁膜１０３、酸化物半導体膜１０５およびゲート絶縁膜１０７に不純物１１０を添加した例を示すが、必ずしも３種の膜全てに添加する必要はない。たとえば絶縁膜１０３にのみ添加してもよいし、ゲート絶縁膜１０７にのみ添加してもよい。

【0117】

また、不純物が添加されない膜でも、不純物の通過により欠陥が生じる場合がある。例えばイオンドーピング法等によって絶縁膜１０３に不純物が添加され、ゲート絶縁膜１０７に不純物が添加されない場合でも、ゲート絶縁膜１０７には、不純物１１０の通過による欠陥が生じうる。

【0118】

また不純物１１０が添加されることで、ソース領域１０５ａおよびドレイン領域１０５ｃに欠陥が生じ、結晶性が低下する。そのため、たとえばチャネル形成領域１０５ｂをＣＡＡＣ−ＯＳ膜とし、ソース領域１０５ａおよびドレイン領域１０５ｃをアモルファス酸化物半導体膜とすることができる。

【0119】

＜加熱処理＞
不純物１１０を添加した後、加熱処理を行うことが好ましい。加熱処理を行うことで、酸化物半導体膜１０５から周囲の絶縁膜（ここでは絶縁膜１０３およびゲート絶縁膜１０７の少なくとも一方）への水素の拡散が容易となる。

【0120】

酸化物半導体膜１０５から拡散した水素は、周囲の絶縁膜が有する未結合手に引き寄せられ捕獲される。未結合手は水素を捕獲して安定化する。

【0121】

これは、水素が、化学的に活性となった少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃ、少なくともソース領域と重畳する領域１０７ａ、少なくともドレイン領域と重畳する領域１０７ｃに引き寄せられて捕獲されると言ってもよい。

【0122】

該加熱処理における加熱温度は、水素の拡散に十分な温度であればよい。ＣＡＡＣ−ＯＳ膜中の水素の拡散係数は３．０×１０^−１７であり、アモルファス酸化物半導体膜中の水素の拡散係数は９．０×１０^−１７である。そのため、加熱温度はたとえば１５０℃以上６５０℃以下が好ましく、２００℃以上４５０℃以下がより好ましい。また後の工程の加熱処理と兼ねて行ってもよい。

【0123】

なお少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃ、少なくともソース領域と重畳する領域１０７ａ、少なくともドレイン領域と重畳する領域１０７ｃに含まれる不純物の量は、１０^１４ａｔｏｍｓ／ｃｍ^３以上１０^２２ａｔｏｍｓ／ｃｍ^３以下となることが好ましい。

【0124】

またソース領域１０５ａおよびドレイン領域１０５ｃに含まれる不純物の量は、１０^１４ａｔｏｍｓ／ｃｍ^３以上１０^２１ａｔｏｍｓ／ｃｍ^３以下となることが好ましい。不純物イオンを添加することでソース領域１０５ａおよびドレイン領域１０５ｃの抵抗を低下させることができるが、不純物の濃度が高すぎるとキャリアの移動を阻害し、かえって導電性を低下させることになるためである。

【0125】

なお、ソース領域１０５ａおよびドレイン領域１０５ｃをＬＤＤ領域として機能させる場合は、不純物としてリンまたは炭素を用いると低抵抗化がより容易になり好ましい。

【0126】

上述のように、不純物の添加および加熱処理により、酸化物半導体膜１０５の周囲の絶縁膜が酸化物半導体膜から水素を引き寄せて捕獲するのと同時に、酸化物半導体膜１０５のソース領域１０５ａおよびドレイン領域１０５ｃを低抵抗化することができる。そのため欠陥を生じさせる方法として不純物の添加を適用すると、トランジスタ特性の向上と生産性の向上が可能となる。

【0127】

なお図２（Ｃ）ではゲート電極１０９をマスクとして用いる例を説明したが、これに限らない。フォトレジスト等により別途マスクを形成してから、不純物１１０を添加してもよい。

【0128】

上記の材料および作製方法を適用することで、トランジスタ２０１を作製することができる。

【0129】

（実施の形態２）
本実施の形態では、実施の形態１と異なる本発明の一態様に係る半導体装置の構成について、図３および図４を参照して説明する。以下には主に、実施の形態１で説明した半導体装置との相違点を述べる。他の部分は、実施の形態１を参酌することができる。

【0130】

図３（Ａ）のトランジスタ２０２は、図１（Ｂ）のトランジスタ２０１にソース電極１１１ａおよびドレイン電極１１１ｂを加えた構成である。ソース領域１０５ａはソース電極１１１ａと電気的に接続されている。ドレイン領域１０５ｃはドレイン電極１１１ｂと電気的に接続されている。

【0131】

トランジスタ２０２では、ソース電極１１１ａおよびドレイン電極１１１ｂ上に、酸化物半導体膜１０５が設けられている。
この場合、絶縁膜１０３中の、ソース電極１１１ａおよびドレイン電極１１１ｂと重畳する領域１０３ｄに含まれる不純物濃度および水素濃度は、少なくともソース領域と重畳する領域１０３ａ、少なくともドレイン領域と重畳する領域１０３ｃよりも低くなる場合がある。

【0132】

図３（Ｂ）のトランジスタ２０３のように、酸化物半導体膜１０５上に、ソース電極１１１ａおよびドレイン電極１１１ｂを設けてもよい。この場合、酸化物半導体膜１０５中の、ソース電極１１１ａおよびドレイン電極１１１ｂと重畳する領域１０５ｄに含まれる不純物濃度は、ソース領域１０５ａおよびドレイン領域１０５ｃに含まれる不純物濃度よりも低くなる場合がある。

【0133】

図３（Ｃ）のトランジスタ２０４のように、酸化物半導体膜１０５の下に、絶縁膜１１３を介して導電層１１５を設けてもよい。導電層１１５はバックゲートと呼ぶこともできる。

【0134】

絶縁膜１１３には、絶縁膜１０３と同様の材料および形成方法を適用することができる。

【0135】

導電層１１５はゲート電極１０９と同様の材料および作製方法を適用することができる。導電層１１５は電気的に絶縁しているフローティングの状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、ゲート電極１０９と同じ高さの電位が与えられていても良いし、導電層１１５にのみ接地電位などの固定の電位が与えられていてもよい。導電層１１５に与える電位の高さを制御することで、トランジスタ２０１のしきい値電圧を制御することができる。なお導電層１１５に与える電位の高さを制御する場合、窒素を含む金属酸化物を用いることで、トランジスタ２０４のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現することがより容易となる。

【0136】

図４（Ａ）のトランジスタ２０５のように、トランジスタの構成要素の積層順を変更してもよい。トランジスタ２０５は、基板１０１上に、ゲート電極１０９と、ゲート電極１０９とゲート絶縁膜１０７を介して重畳する酸化物半導体膜１０５を有する。また酸化物半導体膜１０５上に、絶縁膜１１３ａ、絶縁膜１１３ｂ、絶縁膜１１３ｃを有していてもよい。

【0137】

酸化物半導体膜１０５は、ソース領域１０５ａと、ドレイン領域１０５ｃと、両者に挟まれたチャネル形成領域１０５ｂを有する。さらに絶縁膜１１３ａおよび絶縁膜１１３ｃと重畳する領域１０５ｄを有していてもよい。

【0138】

トランジスタ２０５のように、ゲート電極１０９上に酸化物半導体膜１０５を設ける構成の場合、絶縁膜１１３ｂを設けることで、ソース電極１１１ａおよびドレイン電極１１１ｂを加工する際のエッチング等によるダメージを抑制することができる。

【0139】

さらに絶縁膜１１３ａおよび絶縁膜１１３ｃを、酸化物半導体膜１０５の端部を覆うように設けることで、酸化物半導体膜１０５の端部を保護することができる。島状に加工された酸化物半導体膜の端部は、酸素欠損が生じやすい。そのため、端部を保護することで、酸素欠損によるキャリア密度の増加、およびキャリア密度の増加による寄生チャネルの発生を防止することができる。なお絶縁膜１１３ａおよび絶縁膜１１３ｃを設ける場合、酸化物半導体膜１０５中の、絶縁膜１１３ａおよび絶縁膜１１３ｃと重畳する領域１０５ｄに含まれる不純物濃度は、ソース領域１０５ａおよびドレイン領域１０５ｃに含まれる不純物濃度よりも低くなる場合がある。

【0140】

なおソース電極１１１ａおよびドレイン電極１１１ｂを加工する際のダメージや、端部の寄生チャネルが問題とならない場合は、絶縁膜１１３ａ、絶縁膜１１３ｂ、絶縁膜１１３ｃを形成しなくともよい。

【0141】

図４（Ｂ）のトランジスタ２０６のように、酸化物半導体膜１０５の下に、ソース電極１１１ａおよびドレイン電極１１１ｂを設けてもよい。

【0142】

図４（Ｃ）のトランジスタ２０７のように、酸化物半導体膜１０５の上に、導電層１１５を設けてもよい。

【0143】

図４（Ｃ）のトランジスタ２０７の導電層１１５は、図３（Ｃ）のトランジスタ２０４の導電層１１５と同様の効果を有し、バックゲートと呼んでもよい。またトランジスタ２０４の導電層１１５と同様の材料および作製方法を適用することができる。また、図４（Ｃ）の導電層１１５は、ソース電極１１１ａおよびドレイン電極１１１ｂと同一の導電層から形成してもよい。

【0144】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0145】

（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２で説明した半導体装置を有し、消費電力を低減することのできる半導体装置の一例を、図５乃至図８を参照して説明する。

【0146】

＜半導体装置１＞
まず図５（Ａ）および図５（Ｂ）を用いて、トランジスタ３０２および容量素子３０３を有するメモリセル３０４を有する半導体装置の一例について説明する。図５（Ａ）に、メモリセル３０４の断面図を、図５（Ｂ）にメモリセル３０４の回路図を示す。

【0147】

図５（Ａ）及び図５（Ｂ）に示すトランジスタ３０２は、実施の形態１および実施の形態２で示したトランジスタ２０１乃至トランジスタ２０７と同様の構成とすることができる。

【0148】

図５（Ａ）に示すように、容量素子３０３は、トランジスタ３０２のドレイン電極上に、絶縁膜を介して電極３０５を形成することより、形成される。すなわち、トランジスタ３０２のドレイン電極は容量素子３０３の一方の電極を兼ねている。電極３０５の材料や作製方法については、ゲート電極１０９の記載を参酌することができる。

【0149】

また図５（Ｂ）に示すように、メモリセル３０４は、トランジスタ３０２および容量素子３０３を有する。トランジスタ３０２のゲート電極はワード線に電気的に接続され、トランジスタ３０２のソース電極はビット線に電気的に接続される。容量素子３０３の他方の電極は容量線ＣＬに電気的に接続される。

【0150】

メモリセル３０４は、トランジスタ３０２のドレイン電極および容量素子３０３の一方の電極に電荷を蓄えることで、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の素子として用いることができる。トランジスタ３０２は、実施の形態１および実施の形態２に記載の酸化物半導体を用いたトランジスタであり、オフ電流が極めて小さいため、電荷を長期にわたり保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

【0151】

図６（Ａ）に、メモリセル３０４を複数有する半導体装置の一例を示す。図６（Ａ）に示す半導体装置は、ｎ本のビット線ＢＬと、ｍ本のワード線ＷＬと、メモリセル３０４が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置されたメモリセルアレイと、各メモリセル３０４に接続する容量線ＣＬと、ｎ本のビット線ＢＬに接続する第１の駆動回路３１０と、ｍ本のワード線ＷＬに接続する第２の駆動回路３１１と、を有する。

【0152】

図６（Ａ）に示す半導体装置（たとえばメモリセル３０４（１，１））に、情報の書き込みおよび保持を行う場合について以下に説明する。

【0153】

まず、容量線ＣＬを接地電位とし、ワード線ＷＬの電位を、トランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３０３の一方の電極に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３０２をオフ状態とすることにより、容量素子３０３の一方の電極の電位が保持される（保持）。

【0154】

次に、情報の読み出しについて説明する。ビット線ＢＬをＶ_Ｂ０にプリチャージしてから浮遊状態とし、トランジスタ３０２をオン状態とすると、ビット線ＢＬと容量素子３０３とが導通し、ビット線ＢＬと容量素子３０３の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子３０３の一方の電極の電位（あるいは容量素子３０３に蓄積された電荷）によって、異なる値をとる。

【0155】

例えば、容量素子３０３の一方の電極の電位をＶ、容量素子３０３の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣ_Ｂ、電荷が再分配される前のビット線ＢＬの電位をＶ_Ｂ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（Ｃ_Ｂ×Ｖ_Ｂ０＋Ｃ×Ｖ）／（Ｃ_Ｂ＋Ｃ）となる。従って、メモリセル３０４の状態として、容量素子３０３の一方の電極の電位がＶ_１とＶ_０（Ｖ_１＞Ｖ_０）の２状態をとるとすると、電位Ｖ_１を保持している場合のビット線ＢＬの電位（＝（Ｃ_Ｂ×Ｖ_Ｂ０＋Ｃ×Ｖ_１）／（Ｃ_Ｂ＋Ｃ））は、電位Ｖ_０を保持している場合のビット線ＢＬの電位（＝（Ｃ_Ｂ×Ｖ_Ｂ０＋Ｃ×Ｖ_０）／（Ｃ_Ｂ＋Ｃ））よりも高くなることがわかる。

【0156】

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

【0157】

図６（Ａ）に示す半導体装置は、トランジスタ３０２のオフ電流が極めて小さいという特徴から、容量素子３０３に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

【0158】

次に、図６（Ｂ）に示す半導体装置について、説明を行う。

【0159】

図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル３０４を複数有するメモリセルアレイ３２０ａ及び３２０ｂを有し、下部に、メモリセルアレイ３３０（メモリセルアレイ３２０ａ及び３２０ｂ）を動作させるために必要な周辺回路３３１を有する。なお、周辺回路３３１は、メモリセルアレイ３２０ａ、メモリセルアレイ３２０ｂとそれぞれ電気的に接続されている。

【0160】

メモリセル３０４が有するトランジスタ３０２および容量素子３０３は、薄膜で形成可能なため、メモリセルアレイ３３０は、図６（Ｂ）のようにメモリセルアレイ３２０ａ及び３２０ｂを積層して形成することができる。

【0161】

図６（Ｂ）に示した構成とすることにより、周辺回路３３１と、メモリセルアレイ３３０（メモリセルアレイ３２０ａ及び３２０ｂ）とを重畳して設けることができるため、半導体装置の小型化を図ることができる。

【0162】

周辺回路３３１に設けられるトランジスタは、トランジスタ３０２とは異なる半導体材料を用いることがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

【0163】

なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ（メモリセルアレイ３２０ａと、メモリセルアレイ３２０ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。

【0164】

＜半導体装置２＞
次に図７を用いて、図５と異なる半導体装置の一例について説明する。図７（Ａ）に、半導体装置の断面図を、図７（Ｂ）に半導体装置の回路図をそれぞれ示す。

【0165】

図７（Ａ）及び図７（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ４０１を有し、上部に第２の半導体材料を用いたトランジスタ４０２と容量素子４０３を有するものである。トランジスタ４０２としては、実施の形態１及び実施の形態２で示すトランジスタ２０１乃至トランジスタ２０７を適用することができる。

【0166】

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、実施の形態１または実施の形態２で示した酸化物半導体を用いたトランジスタはオフ電流を極めて小さくすることができる。そのため、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極が接続されるノード（たとえば図７（Ｂ）のＦＧ）に、電荷を長時間保持することができる。

【0167】

そのため、図７に示す半導体装置は、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極が接続されるノードに電荷を保持することで、記憶素子として用いることができる。

【0168】

なお、第１の半導体材料を用いたトランジスタは、ｎチャネル型トランジスタとｐチャネル型トランジスタのどちらを用いても構わない。また、情報を保持するために酸化物半導体を用いた実施の形態１および実施の形態２に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

【0169】

図７（Ａ）におけるトランジスタ４０１は、第１の半導体材料（図７では、単結晶シリコンとする）を含む基板１０１に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられたソース領域４１３ａ、ドレイン領域４１３ｂと、チャネル形成領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極４１７ａと、を有する。

【0170】

基板１０１上にはトランジスタ４０１を囲むように素子分離絶縁層４１１が設けられており、トランジスタ４０１を覆うように絶縁層４１５が設けられている。

【0171】

トランジスタ４０２のソース電極又はドレイン電極の一方はトランジスタ４０１のゲート電極４１７ａと電気的に接続されている。また、トランジスタ４０２のソース電極又はドレイン電極の他方は、電極４１７ｂを介して、トランジスタ４０１のドレイン領域４１３ｂと電気的に接続されている。

【0172】

また、電極４０５と、トランジスタ４０２のソース電極と、ゲート絶縁層によって、容量素子４０３が構成される。すなわち、電極４０５は容量素子４０３の一方の電極として機能し、トランジスタ４０２のソース電極は容量素子４０３の他方の電極として機能する。なお、容量素子が不要の場合には、容量素子４０３を設けない構成とすることもできる。また、容量素子４０３は、別途、トランジスタ４０２の上方に設けてもよい。

【0173】

図７（Ａ）において、トランジスタ４０２及び容量素子４０３が、トランジスタ４０２の少なくとも一部と重畳するように設けられている。例えば、容量素子４０３の電極４０５は、トランジスタ４０１のゲート電極と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

【0174】

図７（Ａ）に対応する回路構成の一例を図７（Ｂ）に示す。

【0175】

図７（Ｂ）に示すように、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ４０１のソース領域とは、電気的に接続されている。また第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ４０１のドレイン領域およびトランジスタ４０２のドレイン電極とは、電気的に接続されている。また第３の配線（３ｒｄ Ｌｉｎｅ）と、トランジスタ４０２のゲート電極とは、電気的に接続されている。また第４の配線（４ｔｈ Ｌｉｎｅ）と容量素子４０３の一方の電極とは、電気的に接続されている。そして、トランジスタ４０１のゲート電極と、トランジスタ４０２のソース電極は、容量素子４０３の他方の電極と電気的に接続されている。

【0176】

なお、図７（Ａ）および（Ｂ）では、トランジスタ４０１のドレイン領域４１３ｂおよびトランジスタ４０２のドレイン電極が電気的に接続されている構成を示したが、これに限らない。トランジスタ４０１のドレイン領域４１３ｂと、トランジスタ４０２のドレイン電極は、それぞれ異なる配線に電気的に接続されていてもよい。

【0177】

図７（Ｂ）に示す半導体装置では、トランジスタ４０１のゲート電極の電位（図７（Ｂ）のＦＧ）が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

【0178】

情報の書き込みおよび保持について説明する。まず、第３の配線の電位を、トランジスタ４０２がオン状態となる電位にして、トランジスタ４０２をオン状態とする。これにより、第２の配線の電位が、トランジスタ４０１のゲート電極、および容量素子４０３の他方の電極（ＦＧ）に与えられる。すなわち、トランジスタ４０１のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第３の配線の電位を、トランジスタ４０２がオフ状態となる電位にして、トランジスタ４０２をオフ状態とすることにより、トランジスタ４０１のゲート電極に与えられた電荷が保持される（保持）。

【0179】

トランジスタ４０２のオフ電流は極めて小さいため、トランジスタ４０１のゲート電極の電荷は長時間にわたって保持される。

【0180】

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第４の配線に適切な電位（読み出し電位）を与えると、トランジスタ４０１のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ４０１をｐチャネル型とすると、トランジスタ４０１のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ４０１のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ４０１を「オン状態」とするために必要な第４の配線の電位をいうものとする。したがって、第４の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ４０１のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第４の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となれば、トランジスタ４０１は「オフ状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第４の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となって、トランジスタ４０１は「オン状態」となる。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

【0181】

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ４０１が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第４の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ４０１が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を容量線ＣＬに与えればよい。

【0182】

単結晶シリコンを用いたトランジスタ４０１は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ４０２は、実施の形態１および実施の形態２に記載の酸化物半導体を用いたトランジスタであり、オフ電流が極めて小さいため、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

【0183】

なお図７では、下部にＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタを適用した例を示したが、これに限定されない。下部に、ＭＥＳ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタを適用してもよい。

【0184】

図８（Ａ）および（Ｂ）に示す半導体装置は、下部にＭＥＳ型のトランジスタ５０１を適用した例である。この場合、下部のトランジスタに用いる第１の半導体材料としては、砒化ガリウム、リン化インジウム、炭化ケイ素等の化合物半導体が好ましい。

【0185】

図８に示す半導体装置は、下部にＭＥＳ型のトランジスタ５０１を有し、上部に第２の半導体材料を用いたトランジスタ４０２と容量素子４０３を有する。図８（Ａ）に、半導体装置の断面図を、図８（Ｂ）に半導体装置の回路図をそれぞれ示す。

【0186】

トランジスタ５０１は、基板１０１上に、半導体層５１３、ソース電極５１５ａ、ゲート電極５１５ｂ、ドレイン電極５１５ｃを有する。

【0187】

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶装置とを一体に備えた半導体装置を実現することができる。

【0188】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0189】

（実施の形態４）
本実施の形態では、実施の形態１および実施の形態２で説明した半導体装置を有する論理回路の例について、図９を用いて説明する。

【0190】

実施の形態１および実施の形態２で説明した半導体装置、たとえば図３（Ｃ）で示したバックゲートを有する酸化物半導体を用いたトランジスタ２０４を用いて、論理回路を構成することが可能である。

【0191】

入力信号Ａ、入力信号Ｂ、出力信号Ｘについて”０”を低電位、”１”を高電位とし、バックゲート電位Ｖｂｇをたとえば接地電位とする。図９において各信号および電位の入出力端子は、各信号および電位と同じ符号で示す。

【0192】

このとき、図９（Ａ−１）はＯＲ回路、図９（Ａ−２）はＮＯＲ回路、図９（Ｃ−１）はＡＮＤ回路、図９（Ｃ−２）は、ＮＡＮＤ回路として機能させることができる。

【0193】

図９（Ｂ）に、図９（Ａ−１）および図９（Ａ−２）の回路図に用いることのできるトランジスタの断面図を示す。図９（Ｄ）に、図９（Ｃ−１）および図９（Ｃ−２）の回路図に用いることのできるトランジスタの断面図を示す。

【0194】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【実施例1】

【0195】

本実施例では、酸化物半導体膜の不純物を添加しなかった領域と添加した領域について、両者の結晶性をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；透過型電子顕微鏡）を用いて比較した。

【0196】

＜サンプル作製条件＞
まずサンプルの作製条件について説明する。

【0197】

基板には、５インチ角のシリコン基板を用いた。

【0198】

基板上に、下地絶縁膜として３００ｎｍの酸化窒化シリコン膜を形成した。下地絶縁膜はＣＶＤ法により形成した。

【0199】

下地絶縁膜上に、酸化物半導体膜を３０ｎｍ形成した。該酸化物半導体膜は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用い、圧力０．４Ｐａ、電力０．５ｋＷ、流量比Ａｒ：Ｏ_２＝２：１（体積比）、基板温度４００℃として形成した。

【0200】

酸化物半導体膜を形成した基板に、加熱処理を行った。該加熱処理は、Ｎ_２雰囲気、４５０℃で１時間行った。

【0201】

加熱処理を行った基板に対して、不純物として窒素またはアルゴンを添加した。添加にはイオンインプランテーション法を適用し、添加量は窒素の場合５．０×１０^１６ｉｏｎｓ／ｃｍ^２、電圧１０ｋＶとした。またアルゴンの場合１．０×１０^１６ｉｏｎｓ／ｃｍ^２、電圧２５ｋＶとした。

【0202】

上記の条件で不純物を添加した場合の、酸化物半導体膜中の不純物プロファイルの計算を行った。

【0203】

計算にはＴＲＩＭ−９８を用い、条件は以下の通りとした。
・イオン数
９９９９９個
・注入層
組成 Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４（原子数比）、密度６．２ｇ／ｃｍ^３
・注入する不純物と、その加速電圧およびドーズ量
^１４Ｎ：電圧１０ｋＶ、５．０×１０^１６ｉｏｎｓ／ｃｍ^２
１４Ｎ：電圧１０ｋＶ、１．０×１０^１６ｉｏｎｓ／ｃｍ^２
４０Ａｒ：電圧２５ｋＶ、１．０×１０^１６ｉｏｎｓ／ｃｍ^２
４０Ａｒ：電圧２５ｋＶ、１．０×１０^１５ｉｏｎｓ／ｃｍ^２

【0204】

図１０（Ａ）に不純物として窒素を添加した場合、図１０（Ｂ）にアルゴンを添加した場合の計算結果を示す。

【0205】

＜結晶性の比較＞
上記のように作製したサンプルの、不純物を添加しなかった領域と添加した領域の結晶性について、ＴＥＭを用いて観察した。観察にはＨ−９０００ＮＡＲを用い、加速電圧３００ｋＶ、倍率４，０００，０００倍とした。

【0206】

図１１に不純物を添加しなかった領域の酸化物半導体膜、図１２に不純物として窒素を添加した領域の酸化物半導体膜、図１３に不純物としてアルゴンを添加した領域の酸化物半導体膜の断面ＴＥＭ写真を示す。

【0207】

不純物を添加しなかった図１１では、酸化物半導体膜がＣＡＡＣ−ＯＳ膜となっていることが明らかとなった。

【0208】

それに対して、不純物を添加した図１２および図１３では酸化物半導体膜に結晶性が確認されず、アモルファスであった。

【0209】

上記より、不純物を添加することにより、酸化物半導体膜の結晶性が低下することが明らかとなった。

【0210】

本実施例から、不純物を添加した領域をソース領域１０５ａおよびドレイン領域１０５ｃ、不純物を添加しない領域をチャネル形成領域１０５ｂとした場合、ソース領域１０５ａおよびドレイン領域１０５ｃの結晶性が、チャネル形成領域１０５ｂよりも低いトランジスタを作製できることが示唆される。

【実施例2】

【0211】

本実施例では、酸化物半導体膜の一部に不純物を添加することで、不純物を添加しなかった領域と添加した領域を隣り合わせて形成し、両者の水素の濃度を３Ｄ−ＳＩＭＳ（Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した。

【0212】

＜サンプル作製条件＞
まずサンプルの作製条件について説明する。

【0213】

基板には、５インチ角のシリコン基板を用いた。

【0214】

基板上に、下地絶縁膜として１００ｎｍの酸化シリコン膜を形成した。該酸化シリコン膜は、基板のシリコンを加熱により酸化することで形成した。

【0215】

下地絶縁膜上に、酸化物半導体膜を３００ｎｍ形成した。該酸化物半導体膜は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用い、圧力０．５Ｐａ、電力０．５ｋＷ、流量比Ａｒ：Ｏ_２＝２：１（体積比）、基板温度４００℃として形成した。

【0216】

次に、酸化物半導体膜をエッチングし、島状に加工した。

【0217】

島状に加工した酸化物半導体膜のうち、不純物を添加しない領域には、フォトレジストを塗布し保護した。

【0218】

次に、一部をフォトレジストで保護した酸化物半導体膜に、不純物を添加した。不純物としては窒素を用い、イオンインプランテーション法により、加速電圧１００ｋＶ、ドーズ量２．０×１０^１６／ｃｍ^２として添加した。

【0219】

不純物を添加した後、Ｏ_２アッシングによりフォトレジストを除去した。

【0220】

フォトレジストを除去した酸化物半導体膜上に、絶縁膜を形成した。絶縁膜としては１００ｎｍの窒化シリコン膜を用いた。

【0221】

絶縁膜形成後、加熱処理を行った。加熱処理は１時間、窒素雰囲気下、４５０℃で行った。

【0222】

＜水素濃度の比較＞
上記のように作製したサンプルの、不純物を添加しなかった領域と添加した領域の境界付近における水素の濃度を、３Ｄ−ＳＩＭＳを用いて測定した。図１４に実線で、上記サンプルの水素ラインプロファイルを示す。リファレンスとして破線で、不純物を添加する前のサンプルの水素ラインプロファイルを示す。

【0223】

なお、測定は、ＣＡＭＥＣＡ ＩＭＳ−７ｆを用い、一次イオン種をＣｓ^＋、一次加速電圧を１５．０ｋＶ、測定領域を３０μｍ×３０μｍとして行った。ラインプロファイルの数値は深さ方向に積分し、体積で平均化した値である。

【0224】

上記より、不純物を添加した領域の方が、不純物を添加しなかった領域よりも水素濃度が高いことが明らかとなった。

【0225】

本実施例から、不純物イオンを添加した領域をソース領域１０５ａおよびドレイン領域１０５ｃ、不純物イオンを添加しない領域をチャネル形成領域１０５ｂとした場合、ソース領域１０５ａおよびドレイン領域１０５ｃに水素を多く有するトランジスタを作製できることが示唆される。

【実施例3】

【0226】

本実施例では、酸化物半導体膜の下面および上面に絶縁膜を形成し、これらに不純物を添加しなかった領域と添加した領域を形成した。その後これらの水素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した。

【0227】

＜サンプル作製条件＞
まずサンプルの作製条件について説明する。

【0228】

基板には、５インチ角のシリコン基板を用いた。

【0229】

基板上に、下地絶縁膜として１００ｎｍの酸化シリコン膜を形成した。該酸化シリコン膜は、基板のシリコンを加熱により酸化することで形成した。

【0230】

下地絶縁膜上に、酸化物半導体膜を１００ｎｍ形成した。該酸化物半導体膜は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用い、圧力０．４Ｐａ、電力０．２ｋＷ、流量比Ａｒ：Ｏ_２＝２：１（体積比）、基板温度４００℃として形成した。

【0231】

次に、酸化物半導体膜をエッチングし、島状に加工した。

【0232】

島状に加工した酸化物半導体膜のうち、不純物を添加しない領域には、フォトレジストを塗布し保護した。

【0233】

次に、一部をフォトレジストで保護した酸化物半導体膜に、不純物を添加した。不純物としては窒素またはアルゴンを用い、イオンインプランテーション法により添加した。窒素の場合、加速電圧３５ｋＶ、ドーズ量５．０×１０^１６／ｃｍ^２とした。アルゴンの場合、加速電圧１００ｋＶ、ドーズ量１．０×１０^１６／ｃｍ^２として添加した。

【0234】

不純物を添加した後、Ｏ_２アッシングによりフォトレジストを除去した。

【0235】

フォトレジストを除去した酸化物半導体膜上に、絶縁膜を形成した。絶縁膜としては１００ｎｍの酸化アルミニウムを用いた。該酸化アルミニウムはスパッタリング法により、流量比Ａｒ：Ｏ_２＝１：１（体積比）、圧力０．４Ｐａ、電力２．５ｋＷ、基板温度２５０℃形成した。

【0236】

絶縁膜形成後、加熱処理を行った。加熱処理は１時間、窒素雰囲気下で、４５０℃または６５０℃で行った。

【0237】

＜水素濃度の比較＞
上記のように作製したサンプルについて、不純物を添加しなかった領域と添加した領域の水素濃度を、ＳＩＭＳを用いて測定した。測定は、ＣＡＭＥＣＡ ＩＭＳ−７ｆを用い、一次イオン種をＣｓ^＋、一次加速電圧を１５．０ｋＶ、測定領域を３０μｍ×３０μｍとして行った。

【0238】

図１５および図１６に、破線で不純物を添加しなかった領域、実線で不純物を添加した領域の水素プロファイルを示す。

【0239】

図１５（Ａ）〜（Ｃ）は不純物として窒素を添加したサンプルの水素プロファイルである。図１５（Ａ）にリファレンスとして、窒素添加後、加熱処理を行う前のサンプルの水素プロファイルを示す。図１５（Ｂ）に窒素添加後、４５０℃で加熱したサンプルの水素プロファイルを示す。図１５（Ｃ）に窒素添加後、６５０℃で加熱したサンプルの水素プロファイルを示す。

【0240】

図１６（Ａ）〜（Ｃ）は不純物としてアルゴンを添加したサンプルの水素プロファイルである。図１６（Ａ）にリファレンスとして、アルゴン添加後、加熱処理を行う前のサンプルの水素プロファイルを示す。図１６（Ｂ）にアルゴン添加後、４５０℃で加熱したサンプルの水素プロファイルを示す。図１６（Ｃ）にアルゴン添加後、６５０℃で加熱したサンプルの水素プロファイルを示す。

【0241】

図１５および図１６から、不純物を添加した領域では、４５０℃または６５０℃で加熱処理を行うことで、酸化物半導体膜の水素濃度が低減され、酸化物半導体膜と接する絶縁膜の水素濃度が増加することが明らかとなった。

【0242】

上記から、酸化物半導体膜と接する、不純物の添加により欠陥が生じた絶縁膜は、酸化物半導体膜中の水素を引き寄せて捕獲できることが示唆される。

【0243】

以上の実施例１乃至実施例３から、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜のソース領域およびドレイン領域と接する絶縁膜に不純物の添加等により欠陥を生じさせることで、酸化物半導体から水素を引き寄せて捕獲できることが示唆される。これにより、しきい値電圧が安定し、信頼性の向上した酸化物半導体を用いたトランジスタを提供できることが示唆される。

【実施例4】

【0244】

≪酸化物半導体膜の光物性評価≫
本実施例では、酸化物半導体膜（ＯＳ膜、ＩＧＺＯ膜、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜ともいう）の光物性評価について示す。なお以降の実施例において、酸化物半導体膜はスパッタリング法を用いて成膜し、ターゲットにはＩｎ：Ｇａ：Ｚｎ＝１：１：１の組成のものを使用した。

【0245】

＜酸化物半導体膜の光応答特性＞
酸化物半導体膜におけるその光応答に関してはいくつか報告がなされており、光照射後照射を止めた後でも電流は速やかに緩和せず、電流値が徐々に低下する非常に遅い光応答を有することがわかっている（非特許文献１：Ｄ． Ｈ． Ｌｅｅ， ｅｔ ａｌ： Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ａｎｄ Ｓｏｌｉｄ Ｓｔａｔｅ ｌｅｔｔｅｒｓ， １３ （２０１０） Ｈ３２４−Ｈ３２７）。この遅い緩和現象に関して、酸化物半導体膜中の深い準位に存在する捕獲準位により、光電流の緩和が妨げられることによるものと考察しているとの報告がある。（非特許文献２：Ｔ． Ｉｎｏｕｅ ｅｔ ａｌ．： Ｐｒｏｃ． ＡＭ−ＦＰＤ’１０ Ｄｉｇｅｓｔ， ３３ （２０１０）．， 非特許文献３：Ｋ． Ｇｒａｆｆａｒｚａｄａｈ， ｅｔ ａｌ： ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９７ １４３５１０（２０１０））。

【0246】

図１７に酸化物半導体膜の光電流の測定結果を示す。測定サンプルのサイズはＬ／Ｗ＝３０／１０００００［μｍ］である。また薄膜トランジスタと同様にゲート電極を設けている。測定電圧はＶｄ＝０．１Ｖで、光源はキセノンランプの光をフィルターで分光し、波長４００［ｎｍ］の光を照射強度３．５［ｍＷ／ｃｍ^２］で照射している。測定にはＡｇｉｌｅｎｔ製Ｂ１５００を用いた。測定シーケンスとしては、測定開始６０ｓｅｃ後に６００ｓｅｃ間光照射を行った。その６００ｓｅｃ後に１秒間ゲート電極に−２０Ｖを印加し、最後にまたさらに３００ｓｅｃ後にゲート電極に１秒間＋２０Ｖを印加し、ドレイン電極に流れる電流を合計１８００秒間連続的に測定した。

【0247】

図１７の測定結果から、酸化物半導体膜の光電流の緩和は、ゲート電極にマイナスバイアスを印加した際にはほとんど緩和は見られないが、プラスバイアスを印加することで、電流値が急激に減少する様子が確認できる。これはトラップされた電荷がプラスバイアスでは開放され、マイナスバイアスではそのまま捕獲され続けるということを示していると考えられる。

【0248】

＜酸化物半導体膜の欠陥準位の評価＞
上述の光応答測定結果よりその存在が示唆される酸化物半導体膜のバンドギャップ内の欠陥準位に関して、アモルファスシリコン等におけるギャップ内準位評価技術として知られているｐｈｏｔｏ ｌｕｍｉｎｅｓｃｅｎｃｅ（ＰＬ）ならびにＣｏｎｓｔａｎｔ ｐｈｏｔｏ−ｃｕｒｒｅｎｔ ｍｅｔｈｏｄ（ＣＰＭ）による評価を試みた。ＰＬ測定にはＨＯＲＩＢＡ製ＰＬ測定装置（ＬａｂＲＡＭ ＨＲ−ＰＬ）を使用し、励起波長３２５［ｎｍ］、測定温度１０［Ｋ］にて測定を行った。ＣＰＭ測定には、分光計器株式会社の協力を得て作製したワイドバンドギャップ材料に対応させた装置を用いた。ＰＬ測定は欠陥準位に起因する発光を、ＣＰＭ測定は欠陥準位に起因する光吸収を観測することが出来る。

【0249】

それぞれの測定法により得られたギャップ内欠陥準位に起因していると考えられるピークを図１８に示す。ピーク位置こそ若干異なるものの、そのスペクトルの広がりはほぼ等しく、１．５〜２．３ｅＶの広がりをもつ酸素欠損の欠陥準位に起因すると考えられるピークが確認された。

【0250】

＜ＣＡＡＣ−ＯＳ膜による欠陥準位の低減＞
次に、ＣＡＡＣ−ＯＳ膜（ＣＡＡＣ−ＩＧＺＯ膜ともいう）と、ｎｃ−ＯＳ膜（ｎｃ−ＩＧＺＯ膜、ｎｃ−酸化物半導体膜ともいう）の欠陥準位の比較をＣＰＭ測定により行った結果を示す。

【0251】

ＣＰＭ測定により得られた欠陥準位による吸収スペクトルを図１９に、その測定結果から下記式（１）より定量化した吸収係数の値の比較を表１に示す。この結果から、ＣＡＡＣ−ＩＧＺＯはｎｃ−ＩＧＺＯと比較し、一桁以上欠陥準位による吸収が低減されており、より欠陥が少なくなっていることが示唆される。

【0252】

【表1】

【0253】

【数1】

【0254】

α：欠陥準位における吸収係数
α_ＣＰＭ：ＣＰＭ測定によって得られた吸収係数
α_{Ｕｒｂａｃｈ Ｔａｉｌ}：非局在準位による吸収

【実施例5】

【0255】

≪光負バイアス劣化モデル≫
実際の薄膜トランジスタにおいては、酸化物半導体膜における欠陥準位だけではなく、ゲート絶縁膜側もその特性に大きな影響を与えると考えられる。一般的に酸化物半導体膜を用いた薄膜トランジスタにおいても、シリコンデバイスと同様にＣＶＤ法により作製された酸化シリコン膜や窒化シリコン膜が使用されている。実施例４で示した酸化物半導体膜の基礎物性評価に対し、本実施例ではゲート絶縁膜の欠陥準位そのものやゲート絶縁膜と酸化物半導体膜と接触させた時のバンドダイヤグラムについて考察を行った。

【0256】

＜酸化シリコンの欠陥準位＞
酸化シリコンの欠陥準位に関しては、光ファイバーに用いられるシリカガラスの研究で議論されており、Ｅ’センターとＮｏｎ Ｂｒｉｄｇｉｎｇ Ｏｘｙｇｅｎ Ｈｏｌｅ Ｃｅｎｔｅｒ（ＮＢＯＨＣ）という二つの欠陥準位が良く知られている（非特許文献４：Ｓ． Ｍｕｎｅｋｕｎｉ， ｅｔ ａｌ．： Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ６８ １２１２ （１９９０）．）。

【0257】

特に酸化シリコン中に含まれる水素の結合が切れることにより生成されるＮＢＯＨＣに注目し、第一原理計算によるその準位の計算を試みた。計算にはＣＡＳＴＥＰ（密度汎関数法を用いた第一原理計算プログラム（Ａｃｃｅｌｒｙｓ））で行った。条件としては平面波基底、ウルトラソフト擬ポテンシャル、ＧＧＡ−ＰＢＥ汎関数を用いている。

【0258】

計算により得られた酸化シリコンのＤＯＳを図２０に示す。計算結果より、前述したＮＢＯＨＣによる欠陥準位は価電子帯側の深い準位に位置することがわかった。

【0259】

＜酸化物半導体膜と酸化シリコン膜のバンドダイヤグラム＞
酸化物半導体膜のバンドギャップ並びにイオン化ポテンシャルについて、エリプソメトリー法並びに紫外光電子分光法（ＵＰＳ）より測定した値を表２に示す。

【0260】

【表2】

【0261】

上記酸化物半導体膜の実験値並びに、酸化シリコンの計算値および文献値（非特許文献４：Ｓ． Ｍｕｎｅｋｕｎｉ， ｅｔ ａｌ．： Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ６８ １２１２ （１９９０）．）より両者のバンドダイヤグラムを大まかに見積もった。それを図示した結果を図２１に示す。

【0262】

実施例４から得られた酸化物半導体膜の酸素欠損（Ｖｏ）ならびに上述した酸化シリコンの欠陥も図中に示す。図２１中のＥｖ、Ｅｃの値は真空準位からのエネルギー値を示しており、また両者の接触の際には、それぞれの膜のフェルミレベルがバンドギャップの中央に位置すると仮定している。実際には酸化物半導体膜はｎ型化しやすいため、酸化物半導体膜のフェルミレベルは伝導帯側に位置すると考えられる。

【0263】

上記の図のように、酸化物半導体膜の単膜測定結果と酸化シリコンの計算結果や文献値より見積もった両者の欠陥準位は、共に価電子帯の深い位置に存在しており、非常に近いエネルギー位置に存在していることがわかった。

【0264】

上記測定結果やそれによるバンドダイヤグラムから、光負バイアス劣化に関して、下記のようなモデルが考察できる。
１．光照射により酸化物半導体膜中に電子−正孔が生成される。
２．生成された正孔が酸素欠損に起因する酸化物半導体膜中の深い欠陥準位にトラップされる。
３．マイナスバイアスにより、トラップされた正孔が水素起因の酸化シリコン膜の欠陥準位に注入される。
４．注入された正孔は、酸化シリコン膜中において正の電荷を持つ固定電荷となり、薄膜トランジスタのしきい値を変動させる。

【実施例6】

【0265】

≪光負バイアス劣化の改善≫
実施例５の光負バイアス劣化のモデルに対して、考えられる要因は
１．光照射によるホールの生成
２．酸化物半導体膜中の欠陥準位
３．酸化シリコン膜の欠陥準位
の３つを上げることができる。これらの要素が絡み合うことで、薄膜トランジスタのしきい値変動が生じていると考えられる。

【0266】

そこで酸化物半導体膜にＣＡＡＣ−ＯＳを使用し、さらにゲート絶縁膜として用いる酸化シリコン膜中の水素を低減させ、価電子帯側に深い準位を形成するＮＢＯＨＣを少なくさせることで光負バイアス劣化の低減に成功した。図２２にゲート絶縁膜の水素低減有無による信頼性測定結果の比較を示す。図２２（Ａ）に水素低減されていないゲート絶縁膜を有するサンプル、図２２（Ｂ）に加熱処理により水素低減されたゲート絶縁膜を有するサンプルのＩｄ−Ｖｇ特性を示す。

【0267】

図２２（Ｂ）の水素低減されたゲート絶縁膜を有するサンプルにおいて、ストレス電圧：ＶＧ＝−３０Ｖ、ストレス温度：８０℃、ストレス時間：２０００ｓｅｃ、白色ＬＥＤによる３０００［ｌｘ］照射下でしきい値変動がほぼゼロに抑えられていることがわかる。

【0268】

＜さらなる信頼性向上に向けて＞
さらに、単膜評価レベルではあるが、前述したＣＰＭ測定において、さらに欠陥準位による吸収をＣＡＡＣ−ＯＳによって低減させることに成功した。図２３（Ａ）および（Ｂ）に酸素欠損をさらに低減させたＯＳ膜のＣＰＭ測定結果を示す。

【0269】

図２３に示す結果のように、この酸化物半導体膜においては、非局在準位によるアーバックテイルと呼ばれる傾き一定の吸収しか観測されておらず、わずかに観測される欠陥準位による吸収は４．５×１０^−５［ｃｍ^−１］と非常に小さい値となっている。

【0270】

このように非常にバンドギャップ内の欠陥準位を低減したサンプルでは、前述した光負バイアス劣化が低減できると共に、その他の信頼性も含めた特性向上が望めると考えている。

【0271】

＜高信頼性ＡＭ−ＬＣＤパネル＞
上述のＣＡＡＣ−ＯＳを用いた薄膜トランジスタをバックプレーンに用いた信頼性の高いＡＭ−ＬＣＤパネルの写真を図２４に示す。

【実施例7】

【0272】

本実施例では、酸化物半導体膜にイオンインプランテーション法により不純物を導入した場合の、酸化物半導体膜のバンドギャップ内の欠陥準位について、硬Ｘ線光電子分光分析（ＨＸ−ＰＥＳ：Ｈａｒｄ Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて調査した結果を示す。

【0273】

ＨＸ−ＰＥＳは、大型放射光施設（ＳＰｒｉｎｇ−８）にて行った。分析時の硬Ｘ線のエネルギーは７．９４ｋｅＶ、測定分解能は０．２５ｋｅＶである。なお、通常の光電子分光分析（ＰＥＳ：Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）は、サンプル表面から数ｎｍ程度の深さまでの情報しか得られず、サンプル内部の正確な情報が得られにくい。一方、ＨＸ−ＰＥＳはサンプル表面から数十ｎｍ程度の深さまでの情報を検出することができるため、サンプル内部の情報をより正確に知ることができる。

【0274】

具体的には、高エネルギーのＸ線をサンプルに照射することにより、サンプル内部に存在する電子を光電子として放出させ、その光電子の放出量と運動エネルギーを測定することにより、サンプル内部の情報を知ることができる。一例として、サンプル内部の欠陥準位を知ることができる。

【0275】

＜サンプル作製条件＞
まずサンプルの作製条件について説明する。

【0276】

基板には、５インチ角のシリコン基板を用いた。

【0277】

基板上に、酸化物半導体膜（ＣＡＡＣ−ＯＳ）を１００ｎｍ形成した。該酸化物半導体膜は、スパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用い、圧力０．４Ｐａ、電力０．５ｋＷ、流量比Ａｒ：Ｏ_２＝２：１（体積比）、基板温度３００℃として形成した。

【0278】

続いて、上記構造のサンプルに、不純物元素として水素（^１Ｈ）を導入したサンプルＡと、不純物元素としてアルゴン（Ａｒ）を導入したサンプルＢと、不純物導入を行わないサンプルＣを作製した。なお、水素の導入は、イオンインプランテーション法により、加速電圧５ｋｅＶ、ドーズ量１．０×１０^１６／ｃｍ^２の条件で行った。また、アルゴンの導入は、イオンインプランテーション法により、加速電圧５ｋｅＶ、ドーズ量１．０×１０^１５／ｃｍ^２の条件で行った。

【0279】

＜調査結果＞
図２５（Ａ）に、サンプルＡ乃至サンプルＣのＨＸ−ＰＥＳによる分析結果を示す。図２５（Ａ）の横軸はバンドギャップ内の結合エネルギーを示しており、伝導帯下端（Ｅｃ）のエネルギーを０としている。また、図２５（Ａ）は、得られたスペクトルを酸素原子の２ｐ軌道の最大値で規格化し、結合エネルギーが０〜４ｅＶの範囲を拡大して示している。

【0280】

図２５（Ａ）より、２〜３ｅＶ付近において、水素を導入したサンプルＡとアルゴンを導入したサンプルＢでは、不純物導入を行っていないサンプルＣと比較して、信号が増大していることがわかる。上記酸化物半導体膜のバンドギャップは３．１５ｅＶ程度であることから、２〜３ｅＶ付近に検出される信号は、バンドギャップ内の軌道、すなわち酸化物半導体膜内の欠陥準位と考えることができる。この結果から、サンプルＡ、およびサンプルＢでは、２〜３ｅＶ付近の欠陥準位がイオンインプランテーション法による不純物導入により増加したと考えられる。

【0281】

一方、０．２〜０．５ｅＶ付近（領域９０９）では、サンプルＣと比較して、サンプルＡは信号が増大しているが、サンプルＢはほぼ変わっていない。このことから、サンプルＡではＥｃ付近の浅い欠陥準位が多く形成されたと考えられる。

【0282】

前述の浅い準位の帰属を明らかにするために、ＨＸ−ＰＥＳ分析に用いたサンプルと同じ条件で作製したサンプルについて、ＳＩＭＳ分析を用いて、酸化物半導体膜における深さ方向の水素濃度プロファイルを調査した。図２５（Ｂ）に、サンプルＡ乃至サンプルＣのＳＩＭＳ分析結果を示す。図２５（Ｂ）の横軸はサンプル表面からの深さを示しており、深さ０ｎｍが酸化物半導体膜の表面に相当する。よって、深さ０〜１００ｎｍまでが酸化物半導体膜に相当する。

【0283】

図２５（Ｂ）より、サンプルＡでは酸化物半導体膜の全域に渡って１．０×１０^２１ａｔｏｍｓ／ｃｍ^３程度の濃度で水素の存在が確認できている。一方、サンプルＢとサンプルＣの水素濃度プロファイルはほぼ一致していることから、アルゴンの導入時に酸化物半導体膜中に水素は導入されていないことがわかる。

【0284】

図２５（Ａ）および図２５（Ｂ）より、Ｅｃから２〜３ｅＶ付近でＨＸ−ＰＥＳにより検出された信号はイオンインプランテーション時のダメージによる酸素欠損によって生じ、その欠陥準位密度はダメージの大きさにより決定されると推測される。

【0285】

一方、サンプルＢとサンプルＣはともに水素が５×１０^１８ａｔｏｍｓ／ｃｍ^３程度含まれているにもかかわらず領域９０９の信号はサンプルＡほど増えていない。サンプルＢとサンプルＣに比べ、サンプルＡは領域９０９の信号が強く検出されている。このことから、Ｅｃから０．２〜０．５ｅＶ付近の位置に存在するエネルギー準位は、酸化物半導体膜中に生じた酸素欠損部位に水素が結合することで生じると推測される。

【符号の説明】

【0286】

１０１ 基板
１０３ 絶縁膜
１０３ａ 領域
１０３ｂ 領域
１０３ｃ 領域
１０３ｄ 領域
１０５ 酸化物半導体膜
１０５ａ ソース領域
１０５ｂ チャネル形成領域
１０５ｃ ドレイン領域
１０５ｄ 領域
１０７ ゲート絶縁膜
１０７ａ 領域
１０７ｂ 領域
１０７ｃ 領域
１０９ ゲート電極
１１０ 不純物
１１１ａ ソース電極
１１１ｂ ドレイン電極
１１３ 絶縁膜
１１３ａ 絶縁膜
１１３ｂ 絶縁膜
１１３ｃ 絶縁膜
１１５ 導電層
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
３０２ トランジスタ
３０３ 容量素子
３０４ メモリセル
３０５ 電極
３１０ 駆動回路
３１１ 駆動回路
３２０ａ メモリセルアレイ
３２０ｂ メモリセルアレイ
３３０ メモリセルアレイ
３３１ 周辺回路
４０１ トランジスタ
４０２ トランジスタ
４０３ 容量素子
４０５ 電極
４１１ 素子分離絶縁層
４１３ａ ソース領域
４１３ｂ ドレイン領域
４１５ 絶縁層
４１７ａ ゲート電極
４１７ｂ 電極
５０１ トランジスタ
５１３ 半導体層
５１５ａ ソース電極
５１５ｂ ゲート電極
５１５ｃ ドレイン電極
９０９ 領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図25】

【図11】

【図12】

【図13】

【図24】