技術分野
炭化珪素エピタキシャル半導体基板(以降炭化珪素エピ基板と略記することがある)へのゲート酸化膜の形成方法及び半導体材料として炭化珪素を用いたMOSFETまたはIGBT等の電圧駆動制御のMOS型半導体装置の製造方法
発明が解決しようとする課題[発明の詳細な説明]から抜粋
しかしながら、前述の特許文献1、2に記載の方法では、いずれも、電子の移動度は向上するが、しきい値電圧の低下およびしきい値電圧シフトの問題は未解決のまま残り、すべてを満足する界面制御方法であるとは言えない。
本発明はこれらの点を踏まえてなされたものである。本発明の目的は前述したゲート酸化膜/炭化珪素半導体基板の界面に特有の高い界面準位密度を低減し、高チャネル移動度を得ることができ、しきい値電圧の低下およびしきい値電圧シフトについても抑えることのできるゲート酸化膜の形成方法を提供することである。また、前記ゲート酸化膜の形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法を提供することも本発明の目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明は前記発明の目的を達成するために、炭化珪素エピタキシャル半導体基板上に多結晶膜またはアモルファス膜もしくは両方の混在膜のいずれかであるシリコン膜の成膜と同時に窒素、リンのいずれかの不純物をドープし該シリコン膜中の不純物濃度が1×1018atoms/cm3〜1×1021atoms/cm3とする工程と、該シリコン膜を熱処理して不純物がドープされたシリコン酸化膜を形成する工程と、前記不純物が・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、ゲート酸化膜/炭化珪素半導体基板の界面に特有の高い界面準位密度を低減させ、高チャネル移動度を得ることができ、しきい値電圧の低下およびしきい値電圧シフトについても抑えることのできるゲート酸化膜の形成方法を提供することができる。また、前記ゲート酸化膜の形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法を提供することもできる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 本発明の実施例1にかかるゲート酸化膜形成工程を説明するためのSiC半導体基板の断面図である。
【図2】 本発明の実施例1にかかるトレンチ型ゲート酸化膜の形成工程を説明するためのSiC半導体基板の断面図である。
【図3】 本発明の実施例2にかかるゲート酸化膜形成工程を説明するためのSiC半導体基板の断面図である。
【図4】 本発明の実施例2にかかるトレンチ型ゲート酸化膜の形成工程を説明するためのSiC半導体基板の断面図である。
【図5】 本発明の炭化珪素半導体装置の製造方法にかかる製造工程を説明するためのSiC半導体基板の断面図である。
1 炭化珪素エピ基板、SiCエピ基板
2 シリコン膜
3 ゲート酸化膜
4 炭化珪素エピ基板、SiCエピ基板
5 シリコン膜
6 ゲート酸化膜
7 ノンドープゲート酸化膜
8 トレンチ
9 SiC半導体基板
10 n−ドリフト層
11 p型ベース層
12 n+ソース層
13a シリコン膜
13b ゲート酸化膜
14 ゲート電極
15 層間絶縁膜
16 ソース電極
17 ドレイン電極
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録