特許 6036197 アバランシェフォトダイオードの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6036197

(24)【登録日】2016年11月11日

(45)【発行日】2016年11月30日

(54)【発明の名称】アバランシェフォトダイオードの製造方法

(51)【国際特許分類】

   H01L 31/107 20060101AFI20161121BHJP

【ＦＩ】

   H01L31/10 B

【請求項の数】8

【全頁数】10

(21)【出願番号】特願2012-249457(P2012-249457)

(22)【出願日】2012年11月13日

(65)【公開番号】特開2014-99467(P2014-99467A)

(43)【公開日】2014年5月29日

【審査請求日】2015年9月9日

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100082175

【弁理士】

【氏名又は名称】高田 守

(74)【代理人】

【識別番号】100106150

【弁理士】

【氏名又は名称】高橋 英樹

(74)【代理人】

【識別番号】100148057

【弁理士】

【氏名又は名称】久野 淑己

(72)【発明者】

【氏名】山口 晴央

(72)【発明者】

【氏名】竹村 亮太

【審査官】 森江 健蔵

(56)【参考文献】

【文献】 特開２０１１−１１９５９５（ＪＰ，Ａ）

【文献】 特開２０１１−２４３６７５（ＪＰ，Ａ）

【文献】 特表２００５−５１６４１４（ＪＰ，Ａ）

【文献】 特開２００６−２３７１８６（ＪＰ，Ａ）

【文献】 特開２００４−０３１７０７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／１０７

(57)【特許請求の範囲】

【請求項1】

半導体基板上に、増倍層を成長させる工程と、
前記増倍層上に、電界緩和層を成長させる工程と、
前記電界緩和層の上面を覆うように、遷移層を成長させる工程と、
前記電界緩和層の上面を前記遷移層で覆った後に昇温して、前記遷移層上に前記電界緩和層の成長温度よりも高い温度で光吸収層を成長させる工程と、
を備え、
前記遷移層の成長温度は、前記光吸収層の成長温度よりも低い温度であり、
前記遷移層は、前記電界緩和層の成長温度よりも高い温度にあるときに前記電界緩和層よりも表面欠陥の生じにくい半導体材料からなることを特徴とするアバランシェフォトダイオードの製造方法。

【請求項2】

前記遷移層は、前記電界緩和層側から前記光吸収層側に近づくほど前記光吸収層のバンドギャップの大きさに近づくように、バンドギャップの大きさが変化する１つ又は複数の半導体層からなることを特徴とする請求項１に記載のアバランシェフォトダイオードの製造方法。

【請求項3】

前記電界緩和層は、ドーパントとしてカーボンを用いたＡｌＩｎＡｓからなることを特徴とする請求項１または２に記載のアバランシェフォトダイオードの製造方法。

【請求項4】

前記遷移層は、ＩｎＧａＡｓＰ層であり、
前記光吸収層は、ＩｎＧａＡｓ層である
ことを特徴とする請求項１乃至３のいずれか１項に記載のアバランシェフォトダイオードの製造方法。

【請求項5】

前記電界緩和層の成長温度は５５０℃以上かつ６００℃以下の温度範囲内の温度であることを特徴とする請求項１乃至４のいずれか１項に記載のアバランシェフォトダイオードの製造方法。

【請求項6】

前記光吸収層の成長温度は６００℃以上かつ６６０℃以下の温度範囲内の温度であることを特徴とする請求項１乃至５のいずれか１項に記載のアバランシェフォトダイオードの製造方法。

【請求項7】

前記遷移層の組成は、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙで定義され０．０２４≦ｘ≦０．４８３かつ０．０５３≦ｙ≦０．９２８の範囲内であることを特徴とする請求項１乃至６のいずれか１項に記載のアバランシェフォトダイオードの製造方法。

【請求項8】

前記遷移層は、Ｉｎ、Ｇａ、Ａｓ、ＰおよびＡｌを含む組成の半導体層であることを特徴とする請求項１乃至７のいずれか１項に記載のアバランシェフォトダイオードの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アバランシェフォトダイオードの製造方法に関する。

【背景技術】

【0002】

従来、例えば、特開２００４−３１７０７号公報に開示されているように、なだれ増倍層と、ｐ型半導体からなる電界緩衝層と、ｐ型半導体の光吸収層と、を備えたアバランシェフォトダイオードが知られている。この従来技術では、ｐ型半導体の電界緩衝層を用いるとともに、電界緩衝層と光吸収層との間にバンドギャップ傾斜層が更に挿入されることで特性改善を図っている。具体的な材料構成に関しては、ｐ型半導体の光吸収層がＩｎＧａＡｓＰ混晶であり、バンドギャップ傾斜層がＩｎＧａＡｓＰ混晶またはＩｎＧａＡｌＡｓ混晶であり、なだれ増倍層およびｐ型半導体の電界緩衝層の少なくとも１層がＩｎＰまたはＩｎＡｌＡｓ混晶であるとする記載がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４−３１７０７号公報

【特許文献2】特表２００５−５１６４１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

アバランシェフォトダイオードにおいて電界緩和層にドーピングした半導体層を適用することが一般的に行われているが、必要なキャリア濃度を得る目的で、電界緩和層の結晶成長を低温で行うことがある。その一方で、光吸収層は良好な結晶性を得るため比較的高温で成長させたい。電界緩和層を成長後に光吸収層を成長する場合に、光吸収層と電界緩和層の成長温度が異なることから成長中に昇温する必要があり、この成長中の昇温によって電界緩和層の表面が熱ダメージを受けてしまう。その熱ダメージで、その後成長する光吸収層との界面に欠陥が発生するという問題があった。

【0005】

本発明は、上述のような課題を解決するためになされたもので、成長中の昇温での熱ダメージを抑制して良好な結晶成長界面を有するアバランシェフォトダイオードの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明にかかるアバランシェフォトダイオードの製造方法は、
半導体基板上に、増倍層を成長させる工程と、
前記増倍層上に、電界緩和層を成長させる工程と、
前記電界緩和層の上面を覆うように、遷移層を成長させる工程と、
前記電界緩和層の上面を前記遷移層で覆った後に昇温して、前記遷移層上に前記電界緩和層の成長温度よりも高い温度で光吸収層を成長させる工程と、
を備え、
前記遷移層の成長温度は、前記光吸収層の成長温度よりも低い温度であり、
前記遷移層は、前記電界緩和層の成長温度よりも高い温度にあるときに前記電界緩和層よりも表面欠陥の生じにくい半導体材料からなることを特徴とする。

【発明の効果】

【0008】

本発明によれば、成長中の昇温での熱ダメージを抑制して良好な結晶成長界面を有するアバランシェフォトダイオードの製造方法が提供される。

【図面の簡単な説明】

【0009】

【図1】本発明の実施の形態にかかるアバランシェフォトダイオードの構成を示す断面図である。

【図2】比較例として示す電界緩和層、吸収層接合部の伝導帯及び価電子帯におけるエネルギー分布を示す図である。

【図3】本発明の実施の形態の作用効果を説明するための図であり、電界緩和層、吸収層接合部に遷移層を挿入した場合の伝導帯及び価電子帯におけるエネルギー分布を示す図である。

【図4】比較例として示すカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスを示す図である。

【図5】本発明の実施の形態にかかるアバランシェフォトダイオード成長シーケンスを示す図であり、遷移層を追加したカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスを示す図である。

【図6】本発明の実施の形態にかかるアバランシェフォトダイオードの製造方法のフローチャートである。

【発明を実施するための形態】

【0010】

実施の形態の装置の構成．
図１は、本発明の実施の形態にかかるアバランシェフォトダイオード２０の構成を示す断面図である。アバランシェフォトダイオード２０は、ｎ型ＩｎＰ基板２を備えている。ｎ型ＩｎＰ基板２上には、ｎ型ＩｎＰバッファ層３およびｉ型ＡｌＩｎＡｓアバランシェ増倍層４が成長している。ｎ型ＩｎＰバッファ層３は、キャリア濃度１〜５×１０^１８ｃｍ^−３で厚み０．１〜１μｍである。ｉ型ＡｌＩｎＡｓアバランシェ増倍層４は、厚み０．１〜０．５μｍである。

【0011】

ｉ型ＡｌＩｎＡｓアバランシェ増倍層４上には、ｐ型ＡｌＩｎＡｓ電界緩和層５が成長している。ｐ型ＡｌＩｎＡｓ電界緩和層５は、キャリア濃度０．５〜１×１０^１８ｃｍ^−３のカーボンドープによるｐ型ＡｌＩｎＡｓ電界緩和層であり、厚み０．０５〜０．１５μｍである。本実施の形態では、ｐ型ＡｌＩｎＡｓ電界緩和層５として、低拡散であるカーボンをドーピングしたＡｌＩｎＡｓを用いている。これにより、ｐ型ＡｌＩｎＡｓ電界緩和層５からのｐ型ドーパントの拡散を抑えることができる。

【0012】

ｐ型ＡｌＩｎＡｓ電界緩和層５の上面には、この上面全体を覆うようにｎ−型ＩｎＧａＡｓＰ第１遷移層６、ｎ−型ＩｎＧａＡｓＰ第２遷移層７、およびｎ−型ＩｎＧａＡｓＰ第３遷移層８が成長している。以下、この３つの遷移層をまとめて「第１，２，３遷移層６，７，８」とも称す。ｎ−型ＩｎＧａＡｓＰ第１遷移層６は、キャリア濃度１〜５×１０^１５ｃｍ^−３のｎ⁻型Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ（ｘ＝０．０２４，ｙ＝０．０５３）の半導体層であり、厚みは０．０１〜０．０３μｍである。ｎ−型ＩｎＧａＡｓＰ第２遷移層７は、キャリア濃度１〜５×１０^１５ｃｍ^−３のｎ⁻型Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ（ｘ＝０．１７９，ｙ＝０．３９１）の半導体層であり、厚みは０．０１〜０．０３μｍである。ｎ−型ＩｎＧａＡｓＰ第３遷移層８は、キャリア濃度１〜５×１０^１５ｃｍ^−３のｎ⁻型Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ（ｘ＝０．３０１，ｙ＝０．６５２）の半導体層であり、厚みは０．０１〜０．０３μｍである。

【0013】

これらの第１，２，３遷移層６，７，８のバンドギャップは、ｐ型ＡｌＩｎＡｓ電界緩和層５のバンドギャップとｎ−型ＩｎＧａＡｓ光吸収層９のバンドギャップの中間である。また、第１，２，３遷移層６，７，８の材料はいずれもｎ−型ＩｎＧａＡｓＰであり、ｎ−型ＩｎＧａＡｓ光吸収層９の成長温度より低い温度で成長する半導体材料である。また、第１，２，３遷移層６，７，８は、ｎ−型ＩｎＧａＡｓ光吸収層９の成長温度にあるときにｐ型ＡｌＩｎＡｓ電界緩和層５よりも表面欠陥の生じにくい半導体材料からなる。

【0014】

ｎ−型ＩｎＧａＡｓＰ第３遷移層８上には、ｎ−型ＩｎＧａＡｓ光吸収層９が成長している。ｎ−型ＩｎＧａＡｓ光吸収層９は、キャリア濃度１〜５×１０^１５ｃｍ^−３のｎ⁻型ＩｎＧａＡｓ光吸収層であり、厚み１〜２μｍとする。

【0015】

ｎ−型ＩｎＧａＡｓ光吸収層９上には、ｎ−型ＩｎＰ窓層１０、ｐ型ＩｎＧａＡｓコンタクト層１１、ｐ電極１２、ＳｉＮｘ表面保護反射防止膜１３が形成されている。窓層１０は、キャリア濃度０．０１〜０．１×１０^１５ｃｍ^−３のｎ−型ＩｎＰ窓層であり、厚みは０．５〜１μｍとする。コンタクト層１１は、キャリア濃度１〜５×１０^１８ｃｍ^−３のｐ型ＩｎＧａＡｓコンタクト層であり、厚みは０．１〜０．５μｍとする。

【0016】

実施の形態の装置の動作．
本実施の形態にかかるアバランシェフォトダイオード２０は、光通信用のアバランシェフォトダイオードであり、高速応答を実現するものである。ｎ電極１側がプラス、ｐ電極１２側がマイナスとなるように外部から逆バイアス電圧を加えた状態とする。この状態で、ｐ電極１２側からｐ型導電領域１４に検出しようとする光を入射させる。

【0017】

ここで、光通信波長帯である１．３μｍ帯あるいは１．５μｍ帯の近赤外領域の光がアバランシェフォトダイオード２０に入射する。そうすると、光はｐ−型ＩｎＧａＡｓ光吸収層９において吸収されて電子−ホール対を発生し、電子はｎ電極１側、ホールはｐ電極１２側に移動する。逆バイアス電圧が充分に高い時、ｉ型ＡｌＩｎＡｓアバランシェ増倍層４において電子はイオン化して新たな電子−ホール対を生成し、新たに生成された電子およびホールと共にさらなるイオン化を引き起こす。この事によって、電子、ホールが雪崩的に増倍するアバランシェ増倍が引き起こされる。

【0018】

以下、図２および図３を用いて、アバランシェフォトダイオード２０の作用効果を説明する。図２は、比較例として示す電界緩和層、吸収層接合部の伝導帯及び価電子帯におけるエネルギー分布を示す図である。図３は、本発明の実施の形態の作用効果を説明するための図であり、電界緩和層、吸収層接合部に遷移層を挿入した場合の伝導帯及び価電子帯におけるエネルギー分布を示す図である。

【0019】

図２に示すように、ＡｌＩｎＡｓとＩｎＧａＡｓ接合部には、伝導帯エネルギー差が０．７０ｅＶ、価電子帯エネルギー差が０．５０ｅＶとなり非常に大きな差ができる。これに対し、図３に示すように、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ（ｘ＝０．２７２，ｙ＝０．５９０）遷移層を一層挿入した場合、伝導帯と価電子帯のエネルギー準位はＡｌＩｎＡｓとＩｎＧａＡｓの間にあるため、このようなＩｎＧａＡｓＰ遷移層を挟むことにより、ＡｌＩｎＡｓ電界緩和層とＩｎＧａＡｓ吸収層が直接層接合されている場合に比べて、伝導帯の不連続量は小さくなる。その結果、光照射した場合に発生するキャリアはパイル・アップの影響を抑制され、より高速な光応答を実現できるという効果がある。

【0020】

特に、本実施の形態にかかるアバランシェフォトダイオード２０では、３つの遷移層をその組成を調節しつつ挿入している。ＩｎＧａＡｓＰ遷移層はＩｎ、Ｇａ、Ａｓ、Ｐの組成を変えることでバンドギャップを比較的自由に変えることができ、遷移層の数は多ければ多いほどパイル・アップの影響を少なくすることができる。またＩｎＧａＡｓＰはバンドギャップを大きくしていくと価電子帯のエネルギー準位がＡｌＩｎＡｓの価電子帯よりも下に位置することになる。この状況下では光吸収層で発生したホールがＡｌＩｎＡｓ増倍層へ到達することを防ぐ効果があり、暗電流の抑制に繋げることも可能となる。

【0021】

実施の形態の製造方法．
以下、図４〜６を用いて、本発明の実施の形態にかかるアバランシェフォトダイオード２０の製造方法について説明する。図４は、比較例として示すカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスを示す図である。図５は、本発明の実施の形態にかかるアバランシェフォトダイオード成長シーケンスを示す図であり、遷移層を追加したカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスを示す図である。図６は、本発明の実施の形態にかかるアバランシェフォトダイオードの製造方法のフローチャートである。

【0022】

各半導体層の成長方法は、ｎ型ＩｎＰ基板２上に、有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）や分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）などを用いて実現できる。本実施の形態は、ＭＯＶＰＥ法を用い、以下の工程順で作製したものである。

【0023】

（ステップＳ１００）
本実施の形態では、ＭＯＶＰＥ法を用い、成長温度が６３０℃のもとで、チャンバ内にセットしたｎ型ＩｎＰ基板２上に、キャリア濃度１〜５×１０^１８ｃｍ^−３のｎ型ＩｎＰバッファ層３を厚み０．１〜１μｍに成長させる。その後、ｉ型ＡｌＩｎＡｓアバランシェ増倍層４を成長させる工程を実施する（ステップＳ１００）。

【0024】

（ステップＳ１０２）
その後成長温度を５８０℃まで降温する。図５は、この時点からのシーケンスを図示したものである。ｉ型ＡｌＩｎＡｓアバランシェ増倍層４上に、ｐ型ＡｌＩｎＡｓ電界緩和層５を成長させる工程を実施する。ｐ型ＡｌＩｎＡｓ電界緩和層５の成長温度は５５０℃以上かつ６００℃以下の温度範囲内の温度である。ｐ型ＡｌＩｎＡｓ電界緩和層５は、ドーパントとしてカーボンを用いたＡｌＩｎＡｓからなる。本工程は、低拡散のカーボンであって、必要なキャリア濃度を得るため低温度での成長を行うものである。なお、第１，２，３遷移層６，７，８の組成は、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙで定義され０．０２４≦ｘ≦０．４８３かつ０．０５３≦ｙ≦０．９２８の範囲内であることが好ましい。また、第１，２，３遷移層６，７，８は、Ｉｎ、Ｇａ、Ａｓ、ＰおよびＡｌを含む組成であってもよい。

【0025】

（ステップＳ１０４）
ｐ型ＡｌＩｎＡｓ電界緩和層５の上面を覆うように、第１，２，３遷移層６，７，８（すなわち、ｎ−型ＩｎＧａＡｓＰ第１遷移層６、ｎ−型ＩｎＧａＡｓＰ第２遷移層７、およびｎ−型ＩｎＧａＡｓＰ第３遷移層８）を順次成長させる工程を実施する。ここで、第１，２，３遷移層６，７，８の成長温度は、ｎ−型ＩｎＧａＡｓ光吸収層９の成長温度より低温である。本実施の形態では、ｐ型ＡｌＩｎＡｓ電界緩和層５と同程度の温度域とする。これにより、ｐ型ＡｌＩｎＡｓ電界緩和層５が露出している期間は、ｐ型ＡｌＩｎＡｓ電界緩和層５の熱ダメージを防ぐことができる。なお、図５ではｐ型ＡｌＩｎＡｓ電界緩和層５と第１，２，３遷移層６，７，８の成長温度がほぼ一定であるが、本発明はこれに限られるものではない。ｎ−型ＩｎＧａＡｓＰ第１遷移層６でｐ型ＡｌＩｎＡｓ電界緩和層５を覆い尽くことで熱ダメージ抑制が確保できているのであれば、その後、ｎ−型ＩｎＧａＡｓＰ第２遷移層７やｎ−型ＩｎＧａＡｓＰ第３遷移層８をより高温で成長させても良い。

【0026】

（ステップＳ１０６）
本実施の形態では、ｐ型ＡｌＩｎＡｓ電界緩和層５の上面を、３つの遷移層全てで覆った後（つまり、最上層であるｎ−型ＩｎＧａＡｓＰ第３遷移層８で覆った後）に昇温する。しかし、上記ステップＳ１０４で述べたとおり本発明はこれに限られず、ｎ−型ＩｎＧａＡｓＰ第１遷移層６でｐ型ＡｌＩｎＡｓ電界緩和層５を覆い尽くことで熱ダメージ抑制が確保できているのであれば、ｎ−型ＩｎＧａＡｓＰ第１遷移層６によりｐ型ＡｌＩｎＡｓ電界緩和層５を覆った後に昇温をしてもよい。

【0027】

（ステップＳ１０８）
次に、ｎ−型ＩｎＧａＡｓ光吸収層９を成長させる工程を実施する。本実施の形態では６３０℃まで成長温度を昇温してｎ−型ＩｎＧａＡｓ光吸収層９を成長させるものとし、ｐ型ＡｌＩｎＡｓ電界緩和層５の成長温度よりも高い温度で成長させる。本実施の形態では遷移層のうち最も上に位置するｎ−型ＩｎＧａＡｓＰ第３遷移層８上に、ｎ−型ＩｎＧａＡｓ光吸収層９を成長させる。ｎ−型ＩｎＧａＡｓ光吸収層９の成長温度は６００℃以上かつ６６０℃以下の温度範囲内の温度である。このように、本工程では、良好な結晶性を得るため、ｎ−型ＩｎＧａＡｓ光吸収層９については高温での成長を行うものである。

【0028】

図５は遷移層を追加したカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスである。ＩｎＧａＡｓＰはＡｌＧａＩｎＡｓよりも比較的低温で成長が可能であるため、カーボンドーピングＡｌＩｎＡｓ電界緩和層とほぼ同等の成長温度で良好な結晶性が得られる。低温で成長したＩｎＧａＡｓＰ遷移層はＡｌＩｎＡｓ電界緩和層の表面を覆い尽くしているため、アバランシェフォトダイオード構造の成長中にＩｎＧａＡｓ光吸収層の成長温度まで昇温するとき、ＡｌＩｎＡｓ電界緩和層の表面を保護することが可能となる。ここでもしＡｌＧａＩｎＡｓを用いた遷移層を低温で成長すると、酸素の混入等によりＡｌＧａＩｎＡｓの良好な結晶性を得ることが非常に困難なため、結晶成長をコントロールする必要がある。ＩｎＧａＡｓＰを遷移層に用いることで低温成長が必要なカーボンドープＡｌＩｎＡｓ緩和層との連続成長が可能になり、成長のコントロールがしやすい利点がある。

【0029】

（ステップＳ１１０）
次に、窓層およびコンタクト層の成長を行う工程を実施する。

【0030】

（ステップＳ１１２）
次に、ｐ型導電領域を形成する工程を実施する。ＳｉＯｘ膜を設けて直径２５μｍの円形をくり貫き、これをマスクとして、マスクのかかっていない円形部にｐ型導電領域１４をＺｎ選択熱拡散手法で形成する。続いてｐ型ＩｎＧａＡｓコンタクト層１１が、ｐ型導電領域１４上で幅５μｍの同心円状にだけ残るようにエッチング除去される。

【0031】

（ステップＳ１１４）
さらにＳｉＮｘ表面保護反射防止膜１３を蒸着形成する。

【0032】

（ステップＳ１１６）
次に、電極形成工程を実施する。ｐ型ＩｎＧａＡｓコンタクト層１１の上部にあるＳｉＮｘ表面保護反射防止膜１３を取り除く。そして、ｐ型ＩｎＧａＡｓコンタクト層１１の上にｐ電極１２をＡｕＺｎで形成する。最後にｎ型ＩｎＰ基板２において、ｎ型ＩｎＰバッファ層３が積層されている面と逆の面を研磨し、ｎ電極１をＡｕＧｅＮｉで形成する。

【0033】

以上説明した製造方法によれば、成長中の昇温での熱ダメージを抑制して良好な結晶成長界面を有するアバランシェフォトダイオード２０を製造することができる。

【0034】

ここで、図４の比較例の図を用いて、本実施の形態の効果を説明する。図４は比較例として示すカーボンドープＡｌＩｎＡｓ電界緩和層を用いたアバランシェフォトダイオード成長シーケンスである。従来のように低温で成長したＡｌＩｎＡｓ電界緩和層をむき出しにしたまま昇温を行うと、ＡｌＩｎＡｓの最表面付近に熱ダメージによる欠陥が発生し、直後に成長するＩｎＧａＡｓ光吸収層と良好な界面を形成することが困難となる。この界面が良好で無い場合、暗電流をはじめとしたデバイス特性への影響が懸念される。本実施の形態によれば、図５に示すように、ｐ型ＡｌＩｎＡｓ電界緩和層５がむきだしとはなっていないので熱ダメージを抑制することができる。

【0035】

ＡｌＩｎＡｓを電子増倍層に用いるアバランシェフォトダイオード２０では電界緩和層にＺｎやＭｇ，Ｂｅなどでｐ型にドーピングしたＩｎＰやＡｌＩｎＡｓ層などを適用することが一般的である。さらに電界緩和層から増倍層や光吸収層へのｐ型ドーパントの拡散を抑えるために、低拡散であるカーボンをドーピングしたＡｌＩｎＡｓを用いる技術がある。電界緩和層にカーボンをドープしたＡｌＩｎＡｓを用いる場合は必要なｐ型キャリア濃度を得るため、低温で結晶成長を行う。これに対して光吸収層ＩｎＧａＡｓは良好な結晶性を得るため比較的高温で成長する必要がある。そのため電界緩和層を成長後に光吸収層を成長する場合は、光吸収層と電界緩和層の成長温度が異なるため成長中に昇温する必要があり、この成長中の昇温によって電界緩和層の最表面が熱ダメージを受けてその後成長する光吸収層との界面に欠陥が発生する問題があった。
さらに、図２、３を用いて説明したように、ＩｎＧａＡｓ光吸収層とカードンドープＡｌＩｎＡｓ電界緩和層のバンドギャップ差が大きく、アバランシェフォトダイオード２０としての動作時に入射光で発生したキャリアの移動が阻害される問題もあった。

【0036】

この点、本実施の形態によれば、ドーパントとしてカーボンを用いることによる拡散抑制効果を良好に得つつ、成長中の昇温でダメージを受けずに良好な結晶成長界面を実現することができるとともに、高速応答を可能とする効果も同時に得ることができる。

【0037】

実施の形態の変形例．
本実施の形態では、電界緩和層にカーボンドープを行ったＡｌＩｎＡｓについて説明したが、カーボン以外にＺｎやＭｇ、ＢｅといったＡｌＩｎＡｓにドーピングすることでｐ型となる材料を用いてもよい。また電界緩和層の材料はＩｎＰに格子整合しておりバンドギャップの似通った材料であればＩｎＧａＡｓＰでもＡｌＧａＩｎＡｓでもよい。

【0038】

本実施の形態では、ｎ−型ＩｎＧａＡｓＰ遷移層は３層とした場合について説明したが、さらに数を増やして階段状に段階的にバンドギャップを変化させてもよい。これにより価電子帯の不連続量はより小さくなり、さらなる高速な光応答を実現できる。また、階段状に段階的にバンドギャップを変化させるのではなく、連続的にバンドギャップを変化させた層としてもよい。また遷移層はＩｎＧａＡｓＰに限定する必要は無く、バンドギャップがＡｌＩｎＡｓとＩｎＧａＡｓとの中間付近に位置すれば、例えばＡｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐなどの組成により構成される遷移層でもよい。

【0039】

本実施の形態では、Ｚｎ選択熱拡散手法によってｐ型導電領域１４を形成した場合について説明したが、本発明はこれに限られるものではなく、ｐ導電型を付与する原子であればよい。

【0040】

また、本実施の形態では、ｐ電極１２側からｐ型導電領域１４に検出しようとする光を入射させる表面入射型構造について説明したが、逆にｎ型ＩｎＰ基板２側から光を入射させる裏面入射型構造であってもよい。

【0041】

本実施の形態では増倍層をｉ型ＡｌＩｎＡｓアバランシェ増倍層４としたが、本発明はこれに限られるものではない。ＩｎＰに格子整合し電子のイオン化率がホールのイオン化率より大きい半導体であればよく、ＩｎＧａＡｓＰや、ＡｌＩｎＡｓ／ＡｌＧａＩｎＡｓ超格子やＡｌＩｎＡｓ／ＩｎＧａＡｓＰ超格子構造としてもよい。さらに、本実施の形態は電子のイオン化率が高い増倍層について説明したが、ホールのイオン化率が高い増倍層であっても第１導電型をｎ型からｐ型、第２導電型をｐ型からｎ型に入れ替えることにより、実施の形態と同様の効果がある。

【符号の説明】

【0042】

１ ｎ電極、２ ｎ型ＩｎＰ基板、３ ｎ型ＩｎＰバッファ層、４ ｉ型ＡｌＩｎＡｓアバランシェ増倍層、５ ｐ型ＡｌＩｎＡｓ電界緩和層、６ ｎ−型ＩｎＧａＡｓＰ第１遷移層、７ ｎ−型ＩｎＧａＡｓＰ第２遷移層、８ ｎ−型ＩｎＧａＡｓＰ第３遷移層、９ ｎ−型ＩｎＧａＡｓ光吸収層、１０ ｎ−型ＩｎＰ窓層、１１ ｐ型ＩｎＧａＡｓコンタクト層、１２ ｐ電極、１３ ＳｉＮｘ表面保護反射防止膜、１４ ｐ型導電領域、２０ アバランシェフォトダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】