技術分野
擬似共振スイッチング電源装置、特に負荷状態に応じてボトムスキップ制御を実行する擬似共振スイッチング電源装置の制御回路に関するものである。
発明が解決しようとする課題[発明の詳細な説明]から抜粋
軽負荷時の効率を改善するという観点からすると、負荷が所定の大きさまで軽くなった場合に、スイッチング周波数を25kHz程度の可聴周波数の少し上の周波数まで低減させ、負荷が所定の大きさよりも更に軽くなった場合に、バースト動作(スイッチングの無い期間に続く期間において高スイッチング周波数でスイッチングを行なうという周知の手法)に移行するという方式を採用することが望ましい。
ボトムスキップ数をアップダウンカウンタなどのロジック回路で設定するとともに、実際の共振電圧のボトムをカウントし、そのカウント数が設定されたボトムスキップ数に一致したときにスイッチング素子をターンオンさせるという前述の擬似共振制御において、25kHz程度までの周波数低減特性を実現するためには、共振周期(一般的には1μs〜3μs程度)を考慮すると、ボトムを最低でも10回以上カウントする必要がある。
ところが、トランスがエネルギーを放出し終わった後の共振振動は、振動の回数が増加するごとに減衰するため、ボトムの可能検出数が10よりも少なくなる場合が想定される。このように、必要数のボトムを検出できなくなると、ボトムスキップ制御が破綻するため、十分に周波数を下げることができなくなる。
共振周期が1.2μsである図13の例では、15回程度ボトムが発生する態様で共振電圧Vdsが減衰している。しかし、この場合、12回目のボトム位までしか安定に検出することができないので、実質的な共振期間は1.2μs×12=14.4μsとなる。この共振期間14.4μsと、スイッチング素子のオン時間1μs(Vds=0Vの期間)と、共振電圧VdsがHighレベルで固定されているフライバック期間2μsとの和は17.4μsである。このため、この例では、スイッチング周波数が57.5kHz程度までしか下がらないことになる。
スイッチング素子に並列接続する共振用キャパシタ等の値を大きく設定すれば、共振の振幅や周期を大きく設定することが可能である。しかし、それに伴って必要となるスイッチング素子のドレイン容量の増加は、1回あたりのスイッチング損失を大きくさせる方向に働くため、軽負荷時の効率を悪化させてしまう。
そこで、本発明は、軽負荷時にスイッチング周波数を十分に下げることが可能な擬似共振スイッチング電源装置の制御回路を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明は、共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路を有し、軽負荷時には前記ボトム検出回路で検出したボトムの回数をカウントしてスイッチング周期を定める擬似共振スイッチング電源装置の制御回路であって、前記ボトム検出回路がボトムを検出できない状態になる、カウントすべきボトムの数が所定数である、もしくは前記ボトム検出回路で検出したボトムの回数が所定回数に達すると前記ボトム検出・・・ 続きを
知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 本発明に係る擬似共振スイッチング電源装置の全体構成を示す回路図である。
【図2】 共振回路が共振動作しているときのスイッチング素子のドレイン・ソース間電圧の変化を示す波形図である。
【図3】 ボトム制御回路の構成例を示す回路図である。
【図4】 可変定電流源の構成例を示す回路図である。
【図5】 負荷に対応した制御電圧によるスイッチング周波数の変化を例示したグラフである。
【図6】 ボトム検出回路及びダミー信号発生回路の構成例を示す回路図である。
【図7】 ダミー信号発生回路内の発振器の構成例を示す回路図である。
【図8】 ボトム制御回路の動作を説明するための波形図である。
【図9】 ダミー信号を用いない場合における出力電力とスイッチング周波数の関係を例示したグラフである。
【図10】 ダミー信号を用いた場合における出力電力とスイッチング周波数の関係を例示したグラフである。
【図11】 ボトム制御回路の他の構成例を示す回路図である。
【図12】 スイッチング周波数の上限と下限にヒステリシスを設定した場合のボトムスキップ動作を示すグラフである。
【図13】 共振電圧の減衰特性を例示した波形図である。
1 スイッチング制御回路
3 ボトム検出回路
5 ボトム制御回路
7,39,63 オア回路
9,23 ワンショット回路
11 リスタート回路
13 フリップフロップ
15 ドライブ回路
17,21,27,43,61,651 コンパレータ
18 帰還回路
19,25 可変定電流源
20,26 タイマ
23,35 ワンショット回路
29,31,73 Dフリップフロップ(DFF)
33 アップダウンカウンタ
37 ダミー信号発生回路
35,45,59,69,71,652 インバータ
41 カウンタ
47 アンド回路
53,55 演算増幅器
57 定電流回路
65 発振器
67 リセットセットフリップフロップ(RSFF)
T トランス
P1 一次巻線
S1 二次巻線
P2 補助巻線
Tr1 スイッチング素子
Tr2〜Tr18 トランジスタ
Ci,Co 平滑用キャパシタ
Cr 共振用キャパシタ
Ct1、Ct2 タイミングキャパシタ
Ct3 キャパシタ
D1 ダイオード
Ti 入力端子
To 出力端子
Rs,Rt 電流検出抵抗
Ro1,Ro2,R1,R2 分圧抵抗
Ri 入力抵抗
Rf 帰還抵抗
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録