特許 6037876 半導体装置、積層ズレ測定装置及び積層ズレ測定方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6037876

(24)【登録日】2016年11月11日

(45)【発行日】2016年12月7日

(54)【発明の名称】半導体装置、積層ズレ測定装置及び積層ズレ測定方法

(51)【国際特許分類】

   H01L 25/065 20060101AFI20161128BHJP

   H01L 25/07 20060101ALI20161128BHJP

   H01L 25/18 20060101ALI20161128BHJP

   H01L 21/50 20060101ALI20161128BHJP

   H01L 21/60 20060101ALI20161128BHJP

【ＦＩ】

   H01L25/08 B

   H01L21/50 F

   H01L21/60 311Q

【請求項の数】5

【全頁数】14

(21)【出願番号】特願2013-24125(P2013-24125)

(22)【出願日】2013年2月12日

(65)【公開番号】特開2014-154738(P2014-154738A)

(43)【公開日】2014年8月25日

【審査請求日】2015年12月17日

(73)【特許権者】

【識別番号】391016358

【氏名又は名称】東芝情報システム株式会社

(74)【代理人】

【識別番号】100074147

【弁理士】

【氏名又は名称】本田 崇

(72)【発明者】

【氏名】石川 通弘

【審査官】 小山 和俊

(56)【参考文献】

【文献】 特開２０１１−２２２８０９（ＪＰ，Ａ）

【文献】 特開平０３−０６４９４４（ＪＰ，Ａ）

【文献】 特開２００５−０９３９９９（ＪＰ，Ａ）

【文献】 特開昭６３−０２９５４１（ＪＰ，Ａ）

【文献】 特開２００８−０２１９８４（ＪＰ，Ａ）

【文献】 特開昭４８−０１６５７８（ＪＰ，Ａ）

【文献】 特開昭５８−０８３８５３（ＪＰ，Ａ）

【文献】 特開昭６２−２７３７２５（ＪＰ，Ａ）

【文献】 特開２００１−１４４１９７（ＪＰ，Ａ）

【文献】 特開２００３−０３１９９３（ＪＰ，Ａ）

【文献】 特開２０１０−１３５８３７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２１／５０

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

(57)【特許請求の範囲】

【請求項1】

積層される二枚の半導体チップと、
二枚の半導体チップが対向する面の一方に、第１の間隔で整列されて並べられて設けられた第１の金属バンプの群と、
二枚の半導体チップが対向する面の他方に、第１の間隔と異なる第２の間隔で整列され、前記二枚の半導体チップが重ねられた状態において、重なりのズレに応じて第１の金属バンプとの間の接続抵抗値が変化する位置に並べられて設けられた第２の金属バンプの群と、
前記二枚の半導体チップが重ねられた状態において接触する第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出すための配線と
を具備することを特徴とする半導体装置。

【請求項2】

金属バンプは、二枚の各半導体チップにおいて一列またはマトリックス状に整列されていることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記二枚の半導体チップがズレなく重ねられた状態においては、積層される二枚の半導体チップに設けられた一対の金属バンプのみが最低の接続抵抗値となる状態で接触することを特徴とする請求項１または２に記載の半導体装置。

【請求項4】

請求項１乃至３のいずれか１項に記載の半導体装置と、
前記半導体装置の配線に接続して、第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出す検出手段と、
前記検出手段により測定された接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定する測定手段と
を具備することを特徴とする積層ズレ測定装置。

【請求項5】

請求項１乃至３のいずれか１項に記載の半導体装置を用い、
前記半導体装置の配線に接続して、第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出し、
取り出された接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定することを特徴とする積層ズレ測定方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、積層した二枚の半導体チップの積層ズレ測定が可能に構成された半導体装置、その半導体装置を用いた積層ズレ測定装置及び積層ズレ測定方法に関するものである。

【背景技術】

【0002】

積層半導体チップを製造する際の歩留まりを高める技術として、チップ集合体を載置し、それぞれ任意に移動可能な複数のステージと、複数のステージの各々に載置されたチップ集合体の、積層時のチップの集合体への加熱により変化する各チップの電極位置の予想変化量を記憶する記憶手段と、記憶手段からの各チップの電極位置の予想変化量と、チップ集合体に形成された各チップの位置情報とに基づいて、積層時における複数のステージの互いの位置を設定し、複数のステージの少なくとも一方を制御する制御手段とを有するものが知られている（特許文献１参照）。

【0003】

しかしながら、上記の従来技術によると構成が大掛かりな装置が必要であり、制御も複雑であるという問題があった。

【0004】

上記に対し、図１６に示すように、積層する上側半導体チップ６の底面に、例えば一辺に平行に複数の金属バンプ７〜１０を一定間隔に設ける。積層されて上記上側半導体チップ６の下に位置する下側半導体チップ１の上面に、上記金属バンプ７〜１０と同じ間隔で複数の金属バンプ２〜５を設ける。

【0005】

上記の上側半導体チップ６と下側半導体チップ１とが適切に位置合わせされて積層されたときには、図１６に示されるように、金属バンプ７の中央を上下に走る線分と金属バンプ２の中央を上下に走る線分とが一致する。これに対し、上側半導体チップ６と下側半導体チップ１とが不適切に位置合わせされて積層されたときには、図１７に示されるように、金属バンプ７の中央を上下に走る線分と金属バンプ２の中央を上下に走る線分とがズレた状態となる。

【0006】

従って、このような積層半導体チップの合わせズレを測定するためには、金属バンプ７、２の接続部を劈開し、断面観察を行うことが考えられる。しかしながら、このような手法によると、測定値が測定者の熟練度に左右されてしまうため、必ずしも適切な測定が保障されない問題がある。断面観察を繰り返す場合に誤差が生じる可能性があり、常に一定精度の測定が行えないという問題がある。更に、断面観察ためのサンプルを作成するために、多くの時間と人手を要し、多量の積層半導体チップの合わせズレを測定することは時間やコストの点から問題であった。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１０−１３５８３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記のような従来の積層された半導体チップにおける合わせズレ測定における問題点を解決せんとしてなされたもので、その目的は、精度良く短時間でしかも熟練を要することなく積層された半導体チップにおける合わせズレ測定を行うことが可能な半導体装置を提供することである。また、この半導体装置を用いた精度良く短時間でしかも熟練を要することなく測定が可能な積層ズレ測定装置及び積層ズレ測定方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る半導体装置は、積層される二枚の半導体チップと、二枚の半導体チップが対向する面の一方に、第１の間隔で整列されて並べられて設けられた第１の金属バンプの群と、二枚の半導体チップが対向する面の他方に、第１の間隔と異なる第２の間隔で整列され、前記二枚の半導体チップが重ねられた状態において、重なりのズレに応じて第１の金属バンプとの間の接続抵抗値が変化する位置に並べられて設けられた第２の金属バンプの群と、前記二枚の半導体チップが重ねられた状態において接触する第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出すための配線とを具備することを特徴とする。

【0010】

本発明に係る半導体装置では、金属バンプは、二枚の各半導体チップにおいて一列またはマトリックス状に整列されていることを特徴とする。

【0011】

本発明に係る半導体装置は、前記二枚の半導体チップがズレなく重ねられた状態においては、積層される二枚の半導体チップに設けられた一対の金属バンプのみが最低の接続抵抗値となる状態で接触することを特徴とする。

【0012】

本発明に係る積層ズレ測定装置は、請求項１乃至３のいずれか１項に記載の半導体装置と、前記半導体装置の配線に接続して、第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出す検出手段と、前記検出手段により測定された接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定する測定手段とを具備することを特徴とする。

【0013】

本発明に係る積層ズレ測定方法は、請求項１乃至３のいずれか１項に記載の半導体装置を用い、前記半導体装置の配線に接続して、第１の金属バンプと第２の金属バンプとによる対の接続抵抗値を取り出し、取り出され接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定することを特徴とする。

【発明の効果】

【0014】

本発明によれば、重なりのズレに応じて第１、第２の金属バンプとの間の接続抵抗値が変化する位置に並べられて金属バンプが設けられているので、接続抵抗値の測定により積層ズレ測定を行うことができ、精度良く短時間でしかも熟練を要することなく積層された半導体チップにおける合わせズレ測定を行うことが可能である。

【図面の簡単な説明】

【0015】

【図1】第１の実施形態に係る半導体装置の下側に積層される半導体チップの構成を示す平面図。

【図2】第１の実施形態に係る半導体装置の下側に積層される半導体チップの構成を示す断面図。

【図3】第１の実施形態に係る半導体装置の上側に積層される半導体チップの構成を示す平面図。

【図4】第１の実施形態に係る半導体装置の上側に積層される半導体チップの構成を示す断面図。

【図5】本発明の積層ズレ測定装置の実施形態を示すブロック図。

【図6】第１の実施形態に係る半導体装置の半導体チップにおけるズレの無い積層状態を示す断面図。

【図7】図６の状態で得られる接続抵抗値を示す図。

【図8】第１の実施形態に係る半導体装置の半導体チップにおけるズレが生じている積層状態を示す断面図。

【図9】図８の状態で得られる接続抵抗値を示す図。

【図10】第２の実施形態に係る半導体装置の下側に積層される半導体チップの構成を示す平面図。

【図11】第２の実施形態に係る半導体装置の上側に積層される半導体チップの構成を示す平面図。

【図12】第２の実施形態に係る半導体装置の半導体チップにおけるズレの無い積層状態を示す平面透過図。

【図13】第２の実施形態に係る半導体装置の半導体チップにおけるズレが生じている積層状態を示す平面透過図。

【図14】第１の実施形態に係る半導体装置によって二次元のズレを測定できない場合を示す断面図。

【図15】第２の実施形態に係る半導体装置によって二次元のズレを測定できることを示す平面透過図。

【図16】金属バンプにより、ズレの無い積層状態で積層した二枚の半導体チップの積層ズレ測定例を説明するための断面図。

【図17】金属バンプにより、ズレが生じている積層状態で積層した二枚の半導体チップの積層ズレ測定例を説明するための断面図。

【発明を実施するための形態】

【0016】

以下添付図面を参照して本発明に係る半導体装置、積層ズレ測定装置及び積層ズレ測定方法の実施形態を説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。図１〜図４に、本発明に係る半導体装置の第１の実施形態を示す。図１と図２は、積層される二枚の半導体チップの一方を示し、図３と図４は、積層される二枚の半導体チップの他方を示す。図１と図２に示される半導体チップ１０１を下側として、図３と図４に示される半導体チップ１２１を上側として、積層することができる。積層の位置関係は上下逆でも良い。

【0017】

半導体チップ１０１は、平面図を図１に示し、断面図を図２に示すように、直方体形状となっている。また、半導体チップ１２１は、平面図を図３に示し、断面図を図４に示すように、半導体チップ１０１と同一寸法の直方体形状となっている。半導体チップ１０１の表面には、一列に並んだ金属バンプ１１１〜１１９が設けられる。金属バンプ１１１〜１１９は、同一形状同一大きさのもので、図２に示すように直径を例えば１０．０μｍとすることができる。金属バンプ１１１〜１１９において隣接する金属バンプ間の距離は、図２に示すように例えば２０．０μｍとすることができる。金属バンプ１１１〜１１９には、それぞれ接続抵抗値を測定するための配線パターン１０２〜１１０が独立して接続されている。配線パターン１０２〜１１０の端部は、半導体チップ１０１の一短辺縁まで延び、図示しない電極に接続されている。上記の金属バンプ１１１〜１１９中の金属バンプ１１５は、基準位置に設けられており、例えば、半導体チップ１０１の長辺の１／２の距離（長辺の中央）に設けられている。

【0018】

半導体チップ１２１の表面には、一列に並んだ金属バンプ１３１〜１３９が設けられる。金属バンプ１３１〜１３９は、金属バンプ１１１〜１１９と同一形状同一大きさ及びそれぞれが同一形状同一大きさのもので、図４に示すように直径を例えば１０．０μｍとすることができる。金属バンプ１３１〜１３９において隣接する金属バンプ間の距離は、図４に示すように例えば２２．５μｍとすることができる。従って、金属バンプ１１１〜１１９のバンプ間距離とは異なっている。金属バンプ１３１〜１３９には、接続抵抗値を測定するための配線パターン１２２が、これら金属バンプ１３１〜１３９を連絡するように設けられている。配線パターン１２２の端部は、半導体チップ１２１の一短辺縁まで延び、図示しない電極に接続されている。上記の金属バンプ１３１〜１３９中の金属バンプ１３５は、金属バンプ１１５と同じ基準位置に設けられており、例えば、半導体チップ１２１の長辺の１／２の距離（長辺の中央）に設けられている。金属バンプ１１１〜１１９の平面中心を結ぶ線分と半導体チップ１０１の一長辺との距離は、金属バンプ１３１〜１３９の平面中心を結ぶ線分と半導体チップ１２１の一長辺との距離に等しい。

【0019】

以上の構成は、合わせズレ測定専用の半導体装置であっても良く、また、製品の積層チップの一部に備えていても良い。製品の積層チップの一部に備える場合には、配線パターン１０２〜１１０、１２２の電極は、製品のものとは異なるものとなる。図５には、積層ズレ測定装置の構成が示されている。接続抵抗値測定装置１１からは、配線１２〜２０が延び、配線パターン１０２〜１１０の電極に接続される。また、接続抵抗値測定装置１１からは、配線３２が延び、配線パターン１２２の電極に接続される。接続抵抗値測定装置１１は、配線１２〜２０のいずれかの測定対象配線と配線３２の間に順次に所定電圧を印加し、流れる電流を測定して接続抵抗値を求める。

【0020】

上記のように構成されている半導体装置を搭載した半導体チップ１０１と半導体チップ１２１を所定の積層治具により位置合わせして積層した場合の、半導体チップ１０１と半導体チップ１２１の長辺側を正面とする積層状態を示す断面図は、図６または図８のようになる。図６は、合わせズレが発生していない状態を示す。この状態では、基準位置に設けられた金属バンプ１１５と金属バンプ１３５間の接続抵抗値が最も低く、その次には、両側の金属バンプ１１４と金属バンプ１３４間の接続抵抗値と金属バンプ１１６と金属バンプ１３６間の接続抵抗値が同じ値で低く測定される。以下、両隣の接続抵抗値が同じ値で、徐々に高くなる。

【0021】

金属バンプ１１２と金属バンプ１３２間及び金属バンプ１１８と金属バンプ１３８間は接触していないために、それらの間の接続抵抗値は無限大である。同様に、金属バンプ１１１と金属バンプ１３１間及び金属バンプ１１９と金属バンプ１３９間も接触していないために、それらの間の接続抵抗値は無限大である。

【0022】

接続抵抗値測定装置１１は、ＣＰＵと表示部を有するように構成することができ、上記の測定結果を図７に示すようにグラフ化して画像データとし表示部に表示することができる。この表示結果によれば、金属バンプ１１５と金属バンプ１３５間の接続抵抗値が一番低い値を示し、この接触部位を中心として図の左右対称に接続抵抗値が高くなっている。このとき金属バンプの基準位置(金属バンプ１１５と金属バンプ１３５）と、接続抵抗値が一番低い金属バンプ(金属バンプ１１５と金属バンプ１３５）とが一致しているため、積層した際に下側チップとなる半導体チップ１０１と積層した際に上側チップとなる半導体チップ１２１の間には合わせズレが発生していない、と判定することができる。

【0023】

図８は積層した際に下側チップとなる半導体チップ１０１が、積層した際に上側チップとなる半導体チップ１２１に対して左側に２．５ｕｍの合わせズレが発生した状態を示す図である。この場合、半導体チップ１０１上の金属バンプ１１４と半導体チップ１２１上の金属バンプ１３４間の接続抵抗値が一番低い値になる。また、金属バンプ１１３と金属バンプ１３３間の接続抵抗値及び金属バンプ１１５と金属バンプ１３５間の接続抵抗値が同じ値で、二番目に低い値になる。更に、金属バンプ１１２と金属バンプ１３２間の接続抵抗値及び金属バンプ１１６と金属バンプ１３６間の接続抵抗値が同じ値で、三番目に低い値になる。また、金属バンプ１１１と金属バンプ１３１間、金属バンプ１１７と金属バンプ１３７間、金属バンプ１１８と金属バンプ１３８間、更に、金属バンプ１１９と金属バンプ１３９間は、接触していないため抵抗は無限大になる。

【0024】

接続抵抗値測定装置１１は、図７の場合と同様に、上記の測定結果を図９に示すようにグラフ化して画像データとし表示部に表示することができる。この測定結果によれば、金属バンプ１１４と金属バンプ１３４間の接続抵抗値が一番低い値を示し、この接触部位を中心として図の左右対称に接続抵抗値が高くなっている。このとき金属バンプの基準位置（金属バンプ１１５と金属バンプ１３５）と、接続抵抗値が一番低い金属バンプ（金属バンプ１１４と金属バンプ１３４）とは一致しておらず、接続抵抗値が一番低い金属バンプは金属バンプの基準位置から左側に１つズレた金属バンプの位置となっている。係る結果から、積層した際に下側チップとなる半導体チップ１０１は、積層した際に上側チップとなる半導体チップ１２１に対して左側に２．５ｕｍずれている、と判定できる。

【0025】

上記の通り、本実施例に係る積層ズレ測定方法では、接続抵抗値が一番低い金属バンプの位置が基準位置からどの方向にいくつの金属バンプの数だけズレたかを求め、ズレ方向(ここでは、左又は右）と、ズレの距離を求めることができる。距離は、積層した際に下側チップとなる半導体チップ１０１と積層した際に上側チップとなる半導体チップ１２１とのそれぞれのバンプ間距離の差に、いくつの金属バンプの数だけズレたかを示す数を、乗算して求めることができる。

【0026】

別の合わせズレ測定方法として、金属バンプ間が接続せず金属バンプ間接続抵抗値が無限大になることを利用することもできる。この測定方法は合わせズレによる金属バンプ間接続抵抗値の変動が少ないときに利用できる。

【0027】

例えば図７では、金属バンプ間接続抵抗値が無限大で、かつ金属バンプの基準位置（金属バンプ１１５と金属バンプ１３５）に一番近い金属バンプは、金属バンプ１１２と金属バンプ１３２、および金属バンプ１１８と金属バンプ１３８である。ここで金属バンプ１１２と金属バンプ１３２、および金属バンプ１１８と金属バンプ１３８の中央に位置する金属バンプを求めると、金属バンプ１１５と金属バンプ１３５となる。これは金属バンプの基準位置と一致していることから、積層した際に下側チップとなる半導体チップ１０１と積層した際に上側チップとなる半導体チップ１２１の間には合わせズレが発生していない、と判定できる。

【0028】

一方、図９では、金属バンプ間接続抵抗値が無限大で、かつ金属バンプの基準位置（金属バンプ１１５と金属バンプ１３５）に一番近い金属バンプは、金属バンプ１１１と金属バンプ１３１、および金属バンプ１１７と金属バンプ１３７である。ここで金属バンプ１１１と金属バンプ１３１、および金属バンプ１１７と金属バンプ１３７の中央に位置する金属バンプを求めると、金属バンプ１１４と金属バンプ１３４となる。これらの中央に位置する金属バンプは金属バンプの基準位置から左側に１つずれていることから、積層した際に下側チップとなる半導体チップ１０１は、積層した際に上側チップとなる半導体チップ１２１に対して左側に２．５ｕｍずれている、と測定できる。

【0029】

上記した半導体装置において、積層チップ間の合わせズレ測定パターンは、金属バンプが一次元で配列されている。この合わせズレ測定パターンを直交するように２つ設置することにより、Ｘ（図の横）方向とＹ（図の縦）方向の合わせズレを測定することが可能となる。測定結果に基づき、チップを積層する装置に対し制御を行って、下側チップと上側チップの位置のオフセット量を調整するようにすることもできる。

【0030】

図１０と図１１に、本発明に係る半導体装置の第２の実施形態を示す。図１０は、積層される二枚の半導体チップの一方の平面図を示し、図１１は、積層される二枚の半導体チップの他方の平面図を示す。図１０に示される半導体チップ２０１を下側として、図１１に示される半導体チップ２２１を上側として、積層することができる。積層の位置関係は上下逆でも良い。

【0031】

半導体チップ２０１、２２１は、同一形状であり、平面が正方形の平板状の直方体となっている。 半導体チップ２０１の表面には、チップの横辺をＸ方向、チップの横辺と直交する縦辺をＹ方向として、Ｘ方向Ｙ方向にマトリックス状に例えばＸ１〜Ｘ９とＹ１〜Ｙ９で示される位置に金属バンプが設けられている。半導体チップ２０１に設けられている金属バンプには、それぞれ異なる配線パターンが接続され、端部は電極とされ、例えば半導体チップ２０１の一辺側に並べられて配列される。この配線の図示は省略してある。

【0032】

半導体チップ２０１上の金属バンプの直径を例えば１０．０μｍとし、隣接する金属バンプ間の距離は例えば２０．０μｍとすることができる。半導体チップ２０１の中央位置を基準位置とし、この基準位置（Ｘ５、Ｙ５）を中心として金属バンプが設けられている。

【0033】

半導体チップ２２１の表面には、チップの横辺をＸ方向、チップの横辺と直交する縦辺をＹ方向として、Ｘ方向Ｙ方向にマトリックス状に例えばＸ１〜Ｘ９とＹ１〜Ｙ９で示される位置に金属バンプが設けられている。半導体チップ２２１に設けられている金属バンプには、共通する一本の配線パターンが接続され、端部は電極とされ、例えば半導体チップ２２１の一辺側に並べられて配列される。この配線の図示は省略してある。

【0034】

半導体チップ２２１上の金属バンプの直径を例えば１０．０μｍとし、隣接する金属バンプ間の距離は例えば２２．５μｍとすることができる。半導体チップ２２１の中央位置を基準位置とし、この基準位置（Ｘ５、Ｙ５）を中心として金属バンプが設けられている。

【0035】

以上の構成は、合わせズレ測定用の半導体装置であっても良く、また、製品の積層チップの一部に備えていても良い。製品の積層チップの一部に備える場合には、配線パターンの電極は、製品のものとは異なるものとなる。積層ズレ測定装置の構成の図５に示したものと同様であるが、接続抵抗値測定装置１１から半導体チップ２０１、２２１へ延びる配線数が、半導体チップ２０１、２２１の金属バンプと接続される配線パターン数に対応して変更される。

【0036】

上記のように構成されている半導体装置を搭載した半導体チップ２０１と半導体チップ２２１を所定の積層治具により位置合わせして積層した場合の、半導体チップ２０１と半導体チップ２２１の積層状態を示す平面図は、図１２または図１３のようになる。図１２は、合わせズレが発生していない状態を示す。

【0037】

接続抵抗値の測定においては、半導体チップ２０１上の測定対象の金属バンプに接続された配線パターンの電極に接続される配線（図示せず）と半導体チップ２２１上の金属バンプに接続された配線パターンの電極に接続された配線（図示せず）の間に順次電圧を与え、そのときの電流を測定して金属バンプ間接続抵抗値を得る。その後、金属バンプ間の接続抵抗値が一番低い金属バンプ位置と金属バンプの基準位置（Ｘ５，Ｙ５）との位置関係から、積層したチップ間の合わせズレを測定する。

【0038】

図１２では金属バンプ間の接続抵抗値が一番低い金属バンプ位置（Ｘ５，Ｙ５）と金属バンプの基準位置（Ｘ５，Ｙ５）が一致しているため、積層した際に下側チップとなる半導体チップ２０１と積層した際に上側チップとなる半導体チップ２２１の間には合わせズレが発生していない、と測定できる。

【0039】

一方、図１３に示す積層状態では金属バンプ間の接続抵抗値が一番低い金属バンプ位置（Ｘ４，Ｙ６）と金属バンプの基準位置（Ｘ５，Ｙ５）は一致しておらず、接続抵抗値が一番低い金属バンプ位置（Ｘ４，Ｙ６）は金属バンプの基準位置（Ｘ５，Ｙ５）から左上側に１つずれている（Ｘ＝−１位置，Ｙ＝＋１位置）。これにより、積層した際に下側チップとなる半導体チップ２０１は、積層した際に上側チップとなる半導体チップ２２１に対して左上側に２．５ｕｍずれている（Ｘ＝−２．５ｕｍ，Ｙ＝＋２．５ｕｍ）、と判定することができる。また、別の合わせズレ測定方法として第１の実施形態において説明した通り、金属バンプ間が接続せず金属バンプ間接続抵抗値が無限大になることを利用することも可能である。測定結果に基づき、チップを積層する装置に対し制御を行って、下側チップと上側チップの位置のオフセット量を調整するようにすることもできる。

【0040】

次に、図１４と図１５を用いて、第２の実施形態によって積層したチップ間の合わせズレ測定を行った場合の優位性を説明する。例えば、第１の実施形態では積層チップ間の合わせズレがＸ方向に−７．５ｕｍであると、直交して設置されたＹ方向測定用の全ての金属バンプ間もＸ方向に−７．５ｕｍずれてしまう。つまり、Ｙ方向にズレが無くともＸ方向の−７．５ｕｍズレを原因として、Ｙ方向測定用の全ての金属バンプ間が接続しない状態となるため、Ｙ方向の積層チップ間の合わせズレが測定できなくなる（図１４（ａ）、（ｂ））。しかし、金属バンプが二次元的にマトリックス配列された第２の実施形態によれば、積層チップ間の合わせズレがＸ方向に−７．５ｕｍ生じた場合においても、図１５に示すように金属バンプ間の接続抵抗値が一番低い金属バンプ位置がＸ５列からＸ２列へ移動するだけなので、積層チップ間の合わせズレを測定することができる。このように、金属バンプを二次元配列とした第２の実施形態による優位性は、広範囲の合わせズレ量を測定することができる点にある。

【0041】

本発明に係る実施形態は全て従来技術で製造することが可能である。即ち、第１の実施形態において、積層した際に下側チップとなる半導体チップ１０１の測定用の配線パターン１０２〜１１０と積層した際に上側チップとなる半導体チップ１２１の測定用の配線パターン１２２は、従来技術の配線形成方法で形成することができる。また、半導体チップ１０１の金属バンプ１１１〜１１９と半導体チップ１２１の金属バンプ１３１〜１３９は、従来技術の金属バンプ形成方法で形成することができる。さらに、半導体チップ１０１の配線パターン１０２〜１１０と金属バンプ１１１〜１１９の接続、及び半導体チップ１２１の配線パターン１２２と金属バンプ１３１〜１３９の接続も、従来技術の接続手法で接続することができる。同様に、第２の実施形態においても、半導体装置は全て従来技術で製造することが可能である。

【0042】

なお、上記の第１の実施形態では、積層した際に下側チップとなる半導体チップ１０１及び積層した際に上側チップとなる半導体チップ１２１において、配線パターンを平面図の一辺まで延ばして電極とするものを示した。しかしながら、半導体チップ１０１もしくは半導体チップ１２１のいずれか一方に、電極まで延びる配線パターンをまとめて設けるように構成することができる。この構成を採用する場合、積層した際に下側チップとなる半導体チップ１０１もしくは積層した際に上側チップとなる半導体チップ１２１のいずれか一方に、電極まで延びる配線パターンをまとめて設け、合わせズレ測定用の金属バンプを実施形態と同様に設ける他に、電極まで延びる配線パターンに電気的に接続するための金属バンプを合わせズレの影響を受けないように設置するように構成すれば良い。係る構成は、第２の実施形態においても同様に適用することができる。

【符号の説明】

【0043】

１１ 接続抵抗値測定装置
１２〜２０ 配線
１０１ 半導体チップ
１０２〜１１０ 配線パターン
１１１〜１１９ 金属バンプ
１２１ 半導体チップ
１２２ 配線パターン
１３１〜１３９ 金属バンプ
２０１ 半導体チップ
２２１ 半導体チップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】