特許 6038384 情報処理装置及び情報処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6038384

(24)【登録日】2016年11月11日

(45)【発行日】2016年12月7日

(54)【発明の名称】情報処理装置及び情報処理方法

(51)【国際特許分類】

   G06F 13/28 20060101AFI20161128BHJP

   G06F 12/02 20060101ALI20161128BHJP

【ＦＩ】

   G06F13/28 310M

   G06F13/28 310L

   G06F12/02 570M

【請求項の数】15

【全頁数】19

(21)【出願番号】特願2016-506088(P2016-506088)

(86)(22)【出願日】2014年12月4日

(86)【国際出願番号】JP2014082070

(87)【国際公開番号】WO2015133028

(87)【国際公開日】20150911

【審査請求日】2016年3月17日

(31)【優先権主張番号】特願2014-45048(P2014-45048)

(32)【優先日】2014年3月7日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100083840

【弁理士】

【氏名又は名称】前田 実

(74)【代理人】

【識別番号】100116964

【弁理士】

【氏名又は名称】山形 洋一

(74)【代理人】

【識別番号】100135921

【弁理士】

【氏名又は名称】篠原 昌彦

(72)【発明者】

【氏名】小池 正英

(72)【発明者】

【氏名】丸山 清泰

(72)【発明者】

【氏名】道籏 聡

(72)【発明者】

【氏名】上村 敬志

(72)【発明者】

【氏名】中村 雄大

【審査官】 田上 隆一

(56)【参考文献】

【文献】 特開２００１−２５６１０４（ＪＰ，Ａ）

【文献】 特開２００６−１４６５５３（ＪＰ，Ａ）

【文献】 特開２００１−０２２６８５（ＪＰ，Ａ）

【文献】 特開平０３−２６０７５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １３／２８

Ｇ０６Ｆ １２／０２

(57)【特許請求の範囲】

【請求項1】

映像データを記憶する記憶部と、
アドレスを指定して前記記憶部から映像データを読み出し、当該読み出された映像データを前記記憶部又は前記記憶部とは異なる他の記憶部に書き込むＤＭＡ部と、
前記ＤＭＡ部が指定したアドレスを変換するアドレス変換規則を記憶するアドレス変換規則記憶部と、
前記アドレス変換規則に従って、前記ＤＭＡ部が指定したアドレスを変換するアドレス変換部と、を備え、
前記アドレス変換規則は、一連の領域のアドレスを、前記記憶部の複数の領域に記憶されている映像データのアドレスに変換する規則であり、
前記アドレス変換部は、アドレス変換有無判定部を備え、
前記アドレス変換有無判定部は、アドレス変換用に割り当てた第３の領域とのアドレス比較によりアドレス変換の有無を判定すること
を特徴とする情報処理装置。

【請求項2】

前記映像データは、監視カメラにより撮影され、ネットワーク経由で伝送され、受信された監視用の映像データであること
を特徴とする請求項１に記載の情報処理装置。

【請求項3】

前記記憶部に記憶されている映像データを処理するデータ処理部をさらに備え、
前記データ処理部は、前記処理後の映像データが前記記憶部に記憶されている複数の領域のアドレスと、前記一連の領域のアドレスとを対応付けることで、前記アドレス変換規則を生成して、前記アドレス変換規則記憶部に記憶させること
を特徴とする請求項１又は２に記載の情報処理装置。

【請求項4】

前記データ処理部は、前記処理後の映像データの一部が記憶されている領域のアドレスと、前記一連の領域の一部のアドレスとを対応付けた部分アドレス変換規則を少なくとも１つ以上含めることにより、前記アドレス変換規則を生成すること
を特徴とする請求項３に記載の情報処理装置。

【請求項5】

前記データ処理部は、前記記憶部に記憶されている映像データの内、予め定められた量又は数の映像データを処理する毎に、前記部分アドレス変換規則を生成すること
を特徴とする請求項４に記載の情報処理装置。

【請求項6】

前記アドレス変換部は、前記ＤＭＡ部による映像データの転送状況に応じて、前記部分アドレス変換規則を前記アドレス変換規則記憶部から削除すること
を特徴とする請求項４又は５に記載の情報処理装置。

【請求項7】

前記部分アドレス変換規則は、前記ＤＭＡ部により転送が行われる映像データの順番がわかるように、前記アドレス変換規則記憶部に記憶されていること
を特徴とする請求項４から６の何れか一項に記載の情報処理装置。

【請求項8】

前記アドレス変換部は、前記アドレス変換規則を参照することで、前記ＤＭＡ部により指定されたアドレスが、前記一連の領域に含まれる場合には、当該指定されたアドレスを前記複数の領域の内の対応するアドレスに変換すること
を特徴とする請求項１から７の何れか一項に記載の情報処理装置。

【請求項9】

前記アドレス変換部は、前記アドレス変換規則を参照することで、前記ＤＭＡ部により指定されたアドレスが、前記一連の領域に含まれない場合には、当該指定されたアドレスを変換しないこと
を特徴とする請求項８に記載の情報処理装置。

【請求項10】

前記ＤＭＡ部を制御するＣＰＵをさらに備え、
前記データ処理部は、前記一連の領域を前記ＣＰＵに通知し、
前記ＣＰＵは、前記データ処理部から通知された前記一連の領域の映像データを転送するように前記ＤＭＡ部に指示すること
を特徴とする請求項３から７の何れか一項に記載の情報処理装置。

【請求項11】

前記ＣＰＵは、前記データ処理部で処理された映像データをさらに処理すること
を特徴とする請求項１０に記載の情報処理装置。

【請求項12】

前記一連の領域は、前記記憶部において映像データが記憶されていない領域であること
を特徴とする請求項１から１１の何れか一項に記載の情報処理装置。

【請求項13】

前記一連の領域は、前記記憶部にはない架空の領域であること
を特徴とする請求項１から１１の何れか一項に記載の情報処理装置。

【請求項14】

前記記憶部と、前記アドレス変換規則記憶部は、１つの記憶装置内に形成されていること
を特徴とする請求項１から１３の何れか一項に記載の情報処理装置。

【請求項15】

記憶部から読み出す映像データのアドレスを指定するアドレス指定過程と、
前記アドレス指定過程で指定されたアドレスを、アドレス変換規則に従って変換するアドレス変換過程と、
前記アドレス変換過程で変換されたアドレスに記憶されている映像データを前記記憶部から読み出す読み出し過程と、
前記読み出し過程で読み出された映像データを、前記記憶部又は前記記憶部とは異なる他の記憶部に書き込む過程と、を有する情報処理方法であって、
前記アドレス変換規則は、一連の領域のアドレスを、前記記憶部の複数の領域に記憶されている映像データのアドレスに変換する規則であり、
前記アドレス変換過程では、アドレス変換用に割り当てた第３の領域とのアドレス比較によりアドレス変換の有無を判定すること
を特徴とする情報処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置及び情報処理方法に関する。

【背景技術】

【0002】

図１に示されているように、情報処理装置１は、一般的に、情報を処理する中央処理装置であるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２、ＣＰＵ２で実行するプログラム及びＣＰＵ２で処理するデータを保持するデータ記憶部（メモリーともいう）３、周辺デバイスを接続するための入出力部４、データのコピーを高速に実行するためのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）部５、６、これらのブロックがデータの受け渡しをするためのデータバス７といった要素を含む。

【0003】

情報処理装置１において、同一のメモリー内、あるいは、異なるメモリー間で、メモリー内に格納しているデータを大量にコピーする際に、ＣＰＵ２の負荷を下げるため、ＤＭＡ部５が用いられる。ＤＭＡ部５は、ＣＰＵ２の代わりにメモリーの読み書きを行い、データをコピーする。一般的に、ＣＰＵ２からＤＭＡ部５へ、コピー元データの格納アドレス（転送元アドレス）、コピー先のアドレス（転送先アドレス）、コピーするデータの量（転送量）を指定して、ＤＭＡ部５にコピー開始指示を出すことにより、ＤＭＡ部５が転送元アドレスのデータを読み出し、転送先アドレスに同データを書き込む。さらに、ＤＭＡ部５は、転送元アドレス及び転送先アドレスを増加させながら、転送量の分、この読み出し及び書き込み処理を繰り返すことにより、コピー元データをコピー先へコピーする。

【0004】

図２は、ＤＭＡ部５によるＤＭＡ転送の様子を示す概略図である。ＣＰＵ２は、ＤＭＡ部５に、転送元アドレスｓａ、転送先アドレスｄａ及び転送量ｓｚを設定する。ＤＭＡ部５は、アドレスｓａから始まるｓｚ分の量のデータをメモリーから順に読み出し、アドレスｄａから始まる領域に順に書き込みを行う。このときの処理の流れを図３（Ａ）に示す。これにより、データがコピーされる。

【0005】

図４（Ａ）及び（Ｂ）は、ＣＰＵ２によるＤＭＡの設定と、ＤＭＡ部５によるメモリー読み出し及びメモリー書き込みとの間の関係を示す概略図である。
図４（Ｂ）に示されているように、ＤＭＡ部５がメモリーの読み書きを行っている間は、ＣＰＵ２はメモリーの読み書きを行う必要がないため、他の処理を行うことができる。このため、ＣＰＵ２がメモリーの読み書きをする場合に比べて、ＤＭＡ部５によりＣＰＵ２の負荷が軽減される。

【0006】

情報処理装置１では、情報処理の過程において、同一のメモリー内で、あるいは複数のメモリー間で、異なる多数の領域に分散したデータをまとめてコピーすることが必要となる場合もある。このような場合には、図５（Ａ）及び（Ｂ）に示されているように、ＣＰＵ２が領域毎にＤＭＡ部５に対して転送元アドレス、転送先アドレス及び転送量を設定する。このような設定をＣＰＵ２が行うと、ＣＰＵ２の負荷が増大するため、デスクリプタ対応のＤＭＡ部６が使用される。

【0007】

デスクリプタは、通常メモリー内の一部の領域に記述されることが多く、コピーするデータの各領域に対応した転送元アドレス、転送先アドレス及び転送量の情報がコピーするデータの領域の数だけ記述される。

【0008】

図６（Ａ）及び（Ｂ）は、デスクリプタ対応のＤＭＡ部６が使用されている場合のデータ記憶部３に記憶されているデータを示す概略図である。図６（Ａ）に示されているデスクリプタ領域ＤＡに、例えば、図６（Ｂ）に示されているデスクリプタ情報ＤＴが格納されている。
デスクリプタ情報ＤＴには、転送元アドレスｓａｉ、転送先アドレスｄａｉ及び転送量ｓｚｉ（ｉ＝１、２、３、・・・、Ｎ；Ｎは正の整数）からなるデスクリプタが領域の数（図６の場合はＮ）の分だけ記述されている。

【0009】

図６（Ａ）に示されているように、ＣＰＵがデスクリプタ情報ＤＴの設定を終え、ＤＭＡ部６にコピー開始指示を出すと、ＤＭＡ部６はデスクリプタ情報ＤＴから各々のデスクリプタを順に読み出し、デスクリプタに従ってデータのコピーを実行する。ＤＭＡ部６は、最初に転送元アドレスｓａ１から転送先アドレスｄａ１へ転送量ｓｚ１の分だけデータをコピーし、次に転送元アドレスｓａ２から転送先アドレスｄａ２へ転送量ｓｚ２の分だけデータをコピーし、というように領域１から領域Ｎまでを順にコピーする。このときの処理の流れを図３（Ｂ）に示す。また、このときのタイミング図を図７（Ａ）及び（Ｂ）に示す。ＣＰＵ２は、最初にデスクリプタ情報ＤＴを設定し、ＤＭＡ部６にコピー開始指示を出した後は、ＤＭＡ部６が領域１から領域Ｎのデータをコピーし終えるまで、他の処理を行うことができる。

【0010】

このようにデスクリプタ対応のＤＭＡ部６を使用することにより、異なった領域に分散したデータを、デスクリプタに従ってＤＭＡ部６が順次コピーすることで、ＣＰＵ２が領域毎に毎回ＤＭＡの設定を行う作業が省略でき、ＣＰＵ２の負荷を軽減できる。

【0011】

特許文献１には、デスクリプタに対応したＤＭＡ転送装置が開示されている。さらに、このＤＭＡ転送装置は、デスクリプタとしてＤＭＡ転送を行なわないことを指定するＮＯＰ指定を受け付ける。具体的には、このＤＭＡ転送装置は、デスクリプタにてＮＯＰ指定が行なわれている場合、ＣＰＵに対する割り込み信号を発生して当該ＤＭＡ転送を行なわず、ＣＰＵはＤＭＡ転送装置からの前記割り込み信号を検知した場合、デスクリプタに基づきデータ転送を行なう。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特許第４８８１１４０号公報（段落００６５〜００７４）

【発明の概要】

【発明が解決しようとする課題】

【0013】

特許文献１に示されている、デスクリプタ対応のＤＭＡ転送装置では、ＣＰＵが、コピーする領域毎に、転送元アドレス、転送先アドレス及び転送量を管理しておき、それらをデスクリプタとして設定する必要がある。このため、コピーする領域の数が多くなると、その分ＣＰＵでのアドレスや転送量の管理負荷が増加し、また、デスクリプタを設定する負荷も増加するという問題があった。

【0014】

そこで、本発明は、上記のような問題を解決し、コピーする領域の数が多くなっても、コピーする領域の転送元アドレス、転送先アドレス及び転送量の管理負荷を軽減することを目的とする。

【課題を解決するための手段】

【0015】

本発明の一態様に係る情報処理装置は、映像データを記憶する記憶部と、アドレスを指定して前記記憶部から映像データを読み出し、当該読み出された映像データを前記記憶部又は前記記憶部とは異なる他の記憶部に書き込むＤＭＡ部と、前記ＤＭＡ部が指定したアドレスを変換するアドレス変換規則を記憶するアドレス変換規則記憶部と、前記アドレス変換規則に従って、前記ＤＭＡ部が指定したアドレスを変換するアドレス変換部と、を備え、前記アドレス変換規則は、一連の領域のアドレスを、前記記憶部の複数の領域に記憶されている映像データのアドレスに変換する規則であり、前記アドレス変換部は、アドレス変換有無判定部を備え、前記アドレス変換有無判定部は、アドレス変換用に割り当てた第３の領域とのアドレス比較によりアドレス変換の有無を判定することを特徴とする。

【0016】

本発明の一態様に係る情報処理方法は、記憶部から読み出す映像データのアドレスを指定するアドレス指定過程と、前記アドレス指定過程で指定されたアドレスを、アドレス変換規則に従って変換するアドレス変換過程と、前記アドレス変換過程で変換されたアドレスに記憶されている映像データを前記記憶部から読み出す読み出し過程と、前記読み出し過程で読み出された映像データを、前記記憶部又は前記記憶部とは異なる他の記憶部に書き込む過程と、を有する情報処理方法であって、前記アドレス変換規則は、一連の領域のアドレスを、前記記憶部の複数の領域に記憶されている映像データのアドレスに変換する規則であり、前記アドレス変換過程では、アドレス変換用に割り当てた第３の領域とのアドレス比較によりアドレス変換の有無を判定することを特徴とする。

【発明の効果】

【0017】

本発明の一態様によれば、コピーする領域の数が多くなっても、一連の領域として扱うことができるため、コピーする領域の転送元アドレス、転送先アドレス及び転送量の管理負荷を軽減することができる。

【図面の簡単な説明】

【0018】

【図1】従来の情報処理装置の構成を概略的に示すブロック図である。

【図2】従来におけるＤＭＡ転送の様子を示す概略図である。

【図3】（Ａ）及び（Ｂ）は、従来におけるＤＭＡ転送の処理を示すフローチャートである。

【図4】（Ａ）及び（Ｂ）は、従来における、ＤＭＡの設定と、メモリー読み出し及びメモリー書き込みとの間の関係を示す概略図である。

【図5】（Ａ）及び（Ｂ）は、従来における、ＤＭＡの設定と、メモリー読み出し及びメモリー書き込みとの間の関係を示す概略図である。

【図6】（Ａ）及び（Ｂ）は、従来のデスクリプタ対応のＤＭＡ部が使用されている場合のデータ記憶部に記憶されているデータの一例を示す概略図である。

【図7】（Ａ）及び（Ｂ）は、従来における、デスクリプタの設定と、メモリー読み出し及びメモリー書き込みとの間の関係を示す概略図である。

【図8】実施の形態１に係る情報処理装置の構成の一例を概略的に示すブロック図である。

【図9】（Ａ）及び（Ｂ）は、実施の形態１における、処理対象のデータと、処理後のデータとを説明するための概略図である。

【図10】実施の形態１におけるＣＣＴＶシステムの一例を示す概略図である。

【図11】実施の形態１におけるＲＴＰパケットの構成を示す概略図である。

【図12】（Ａ）及び（Ｂ）は、実施の形態１において、アドレス変換なしでデータをコピーした場合と、アドレス変換ありでデータをコピーした場合の様子を示す概略図である。

【図13】実施の形態１におけるアドレス変換規則の一例を示す概略図である。

【図14】実施の形態１におけるアドレス変換部の構成の一例を概略的に示すブロック図である。

【図15】実施の形態２に係る情報処理装置の構成の一例を概略的に示すブロック図である。

【図16】（Ａ）及び（Ｂ）は、実施の形態２における処理対象のデータの転送を説明するための概略図である。

【図17】（Ａ）及び（Ｂ）は、実施の形態２における、処理対象のデータと、処理後のデータとを説明するための概略図である。

【図18】（Ａ）及び（Ｂ）は、実施の形態２において、アドレス変換なしでデータをコピーした場合と、アドレス変換ありでデータをコピーした場合の様子を示す概略図である。

【発明を実施するための形態】

【0019】

実施の形態１．

【0020】

図８は、実施の形態１に係る情報処理装置１００の構成の一例を概略的に示すブロック図である。図８に示されている情報処理装置１００は、例えば、監視レコーダにおいて監視映像の記録及び再生のためのデータ処理に使用される。

【0021】

情報処理装置１００は、データ記憶部１０１と、ＣＰＵ１０２と、データ処理部１０３と、アドレス変換規則記憶部１０４と、アドレス変換部１０５と、ＤＭＡ部１０６と、データバス１０７とを備える。

【0022】

データ記憶部１０１は、データ及びプログラムを記憶する記憶部である。

【0023】

ＣＰＵ１０２は、情報処理装置１００内の各部を制御する制御部である。例えば、ＣＰＵ１０２は、データ記憶部１０１に記憶されたプログラムを実行して、データ記憶部１０１へのデータの読み書き、演算処理及び制御処理を行う。

【0024】

データ処理部１０３は、ＣＰＵ１０２の処理の一部を、ＣＰＵ１０２の代わりに実行して、ＣＰＵ１０２の負荷を削減する。例えば、データ処理部１０３は、データ記憶部１０１に記憶されているデータを処理する。そして、ＣＰＵ１０２は、データ処理部１０３での処理が終わったデータを使用して、それ以降の処理を継続する。
また、データ処理部１０３は、処理後のデータがデータ記憶部１０１に記憶されている複数の領域のアドレスを、データ記憶部１０１においてデータが記憶されていない未使用の一連の領域のアドレスに対応付けることでアドレス変換規則を生成する。そして、データ処理部１０３は、生成されたアドレス変換規則をアドレス変換規則記憶部１０４に記憶させる。なお、このデータ記憶部１０１においてデータが記憶されていない未使用の一連の領域をアドレス変換用領域という。
そして、データ処理部１０３は、アドレス変換用領域をＣＰＵ１０２に通知する。これにより、ＣＰＵ１０２は、ＤＭＡ部１０６に、アドレス変換用領域のデータを転送するよう指示する。

【0025】

アドレス変換規則記憶部１０４は、データ処理部１０３から設定されるアドレス変換規則を保持する。アドレス変換規則は、ＤＭＡ部１０６が指定するアドレスを変換する規則である。

【0026】

アドレス変換部１０５は、アドレス変換規則記憶部１０４に記憶されたアドレス変換規則に従って、ＤＭＡ部１０６が指定するアドレスを変換する。例えば、アドレス変換部１０５は、アドレス変換規則記憶部１０４に記憶されているアドレス変換規則を参照することで、ＤＭＡ部１０６が指定したアドレスが、データ記憶部１０１のアドレス変換用領域に含まれる場合には、アドレス変換を行い、それが含まれない場合には、アドレス変換を行わない。

【0027】

ＤＭＡ部１０６は、ＣＰＵ１０２からの開始指示により、アドレスを指定してデータ記憶部１０１に格納されたデータを読み出して、そのデータをデータ記憶部１０１の別の領域に書き込む（コピーする）。ここで、ＤＭＡ部１０６が指定するアドレスについては、アドレス変換部１０５により適宜変換される。

【0028】

以下に、情報処理装置１００の各部の動作を詳細に説明する。

【0029】

ＣＰＵ１０２は、処理の一部をデータ処理部１０３に実行させるために、データ記憶部１０１内で処理対象のデータが格納されている場所をデータ処理部１０３へ通知する。例えば、図９（Ａ）に示すように、ＣＰＵ１０２は、処理対象のデータが格納された領域ｏｄ１、ｏｄ２、ｏｄ３、・・・、ｏｄＮをデータ処理部１０３に通知する。ＣＰＵ１０２からデータ処理部１０３への通知は、データ処理部１０３内のレジスタにデータが格納された領域の情報を書き込む等により行われる。

【0030】

データ処理部１０３は、ＣＰＵ１０２からのデータ処理開始指示により、データ処理を開始する。ここで、データ処理の一例として、図１０に示されているＣＣＴＶ（ＣＬＯＳＥＤ−ＣＩＲＣＵＩＴ ＴＥＬＥＶＩＳＩＯＮ）システム５００を例にとって説明する。ＣＣＴＶシステム５００は、例えば、図１０に示すように複数の監視カメラ５０１と監視レコーダ５０２をネットワーク５０３で接続して構成される。監視用途によっては、多数の監視カメラ５０１が監視レコーダ５０２に接続される。監視カメラ５０１で撮影された監視映像は、Ｈ．２６４等の形式にエンコードされ、映像ストリームが生成される。生成された映像ストリームは、例えば、ＲＴＰ（Ｒｅａｌ−ｔｉｍｅ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃｏｌ）パケットに乗せて監視カメラ５０１から送信される。このＲＴＰパケットは、ネットワーク５０３経由で伝送され、監視レコーダ５０２にて受信される。監視レコーダ５０２では、受信したＲＴＰパケットからＲＴＰヘッダを取り除き、映像ストリームを取り出すなどの処理を実施した後、監視レコーダ５０２内のハードディスク等の記憶装置に記録する。
この場合、監視レコーダ５０２が情報処理装置１００に相当する。また、受信したＲＴＰパケットは、データ記憶部１０１に記憶されているものとする。
ここでは、データ処理部１０３にて、ＲＴＰパケットからＲＴＰヘッダを取り除き、映像ストリームを取り出す場合を想定して説明する。

【0031】

図１１に示されているように、ＲＴＰパケット１１０は、ＲＴＰヘッダ１１１とＲＴＰペイロード１１２から構成されている。ＲＴＰペイロード１１２の部分に映像ストリームが格納されているため、データ処理部１０３は、ＲＴＰパケット１１０からＲＴＰペイロード１１２の部分のみを抽出する。

【0032】

ここでは、図９（Ａ）に示されている領域ｏｄ１、ｏｄ２、ｏｄ３、・・・、ｏｄＮのそれぞれが、一つのＲＴＰパケットであるとする。データ処理部１０３は、領域ｏｄ１から順に処理する。まず、データ処理部１０３は、領域ｏｄ１に格納されたＲＴＰパケットのＲＴＰヘッダ部分の情報を読み出す。ＲＴＰヘッダの内容により、ＲＴＰペイロードの格納場所が分かるため、データ処理部１０３は、図９（Ｂ）に示されているように、その領域を映像ストリームが格納されている領域ｓｄ１であるとする。領域ｏｄ２、ｏｄ３、・・・についても同様に処理し、データ処理部１０３は、図９（Ｂ）に示されているように、映像ストリームが格納された領域ｓｄ２、ｓｄ３、・・・、ｓｄＮを得る。

【0033】

データ処理部１０３での処理が進み、予め定められた時点、例えば、予め定められた量のデータ、又は、予め定められたまとまりのデータ（予め定められた数のデータ）の処理が終わったら、データ処理部１０３は、アドレス変換規則記憶部１０４へアドレス変換規則を記憶する。アドレス変換規則は、例えば、図１２（Ｂ）に示されているようなアドレス変換が行われるように生成される。図１２（Ａ）は、アドレス変換なしでデータをコピーした場合を示している。図１２（Ｂ）は、アドレス変換ありでデータをコピーした場合を示している。図１２（Ｂ）に示されているように、アドレス変換ありの場合には、図１２（Ａ）で未使用だったアドレス領域を、アドレス変換用領域として使用する。このようなアドレス変換用領域を使用することで、映像ストリームが格納されている領域ｓｄ１、ｓｄ２、・・・、ｓｄＮが、連続したアドレスに格納されているように見えるようにアドレス変換が行われる。図１２（Ｂ）では、未使用アドレス領域のうち、アドレスｍａ１に領域ｓｄ１を、アドレスｍａ２に領域ｓｄ２をというように、未使用のアドレスに、領域ｓｄ１〜領域ｓｄＮが連続して割り当てられている。このようにすることで、映像ストリームのデータがまとまった領域に格納されているように取り扱うことができる。

【0034】

データ処理部１０３は、予め定められた時点毎、例えば、予め定められた量のデータ又は予め定められたまとまりのデータ（予め定められた数のデータ）の処理が終了する毎に、アドレス変換規則の一部（以下、部分アドレス変換規則ともいう）をアドレス変換規則記憶部１０４に記憶させる。このため、アドレス変換規則記憶部１０４内のアドレス変換規則は固定のものではなく、データ処理部１０３の処理経過に応じて、その内容は変化していく。また、後に説明するＤＭＡ部１０６によるデータのコピーが行われ、不要となる部分アドレス変換規則は、アドレス変換規則記憶部１０４から破棄（削除）される。このように、ＤＭＡ部１０６による転送状況に応じて、部分アドレス変換規則を削除することにより、アドレス変換規則記憶部１０４が不必要に大きくなるのを防ぐことができる。

【0035】

図１３は、アドレス変換規則記憶部１０４に記憶されるアドレス変換規則の一例を示す概略図である。アドレス変換規則は、例えば、図１３に示されているように、アドレス変換規則テーブル１２０のような形式で設定される。
アドレス変換規則テーブル１２０は、番号欄１２１と、変換前アドレス欄１２２と、領域サイズ欄１２３と、変換後アドレス欄１２４とを備える。ここで、それぞれのレコードに格納された一組の情報が、部分アドレス変換規則である。
番号欄１２１は、各々の部分アドレス変換規則を識別するための部分アドレス変換規則識別情報としての識別番号１〜Ｎを格納する。
変換前アドレス欄１２２は、変換前のアドレスｍａ１〜ｍａＮを格納する。
領域サイズ欄１２３は、変換前のアドレスｍａ１〜ｍａＮに格納されている各々のデータのサイズｓｚ１〜ｓｚＮを格納する。
変換後アドレス欄１２４は、変換後のアドレスｓａ１〜ｓａＮを格納する。
以上のように、アドレス変換規則を以上のような形式で記憶しておくことで、アドレス変換部１０５にて簡単なハードウエアによりアドレス変換を行うことができる。

【0036】

アドレス変換部１０５は、アドレス変換規則記憶部１０４に記憶されたアドレス変換規則に従って、アドレス変換を行う。アドレス変換規則記憶部１０４に記憶されているアドレス変換規則テーブル１２０の変換前アドレス欄１２２及び領域サイズ欄１２３で特定されるアドレス領域に対するバスアクセスがあった場合、アドレス変換部１０５は、アドレス変換規則テーブル１２０に従ってアドレス変換を行う。一方、アドレス変換規則テーブル１２０の変換前アドレス欄１２２及び領域サイズ欄１２３で特定されるアドレス領域以外の領域に対するバスアクセスがあった場合、アドレス変換部１０５は、アドレス変換を行わない。これにより、対応するアドレス変換規則が存在している場合のみアドレス変換が行われる。
例えば、図１３の例では、アドレス変換部１０５は、アドレスｍａ１〜（ｍａ１＋ｓｚ１−１）内の領域のアドレスにバスアクセスがあった場合、実際にアクセスするアドレスをアドレスｓａ１〜（ｓａ１＋ｓｚ１−１）内の領域のアドレスに変換する。アドレスｍａ２〜（ｍａ２＋ｓｚ２−１）、・・・、アドレスｍａＮ〜（ｍａＮ＋ｓｚＮ−１）の領域についても同様である。バスアクセスのアドレスが、アドレスｍａ１〜（ｍａ１＋ｓｚ１−１）、アドレスｍａ２〜（ｍａ２＋ｓｚ２−１）、・・・、アドレスｍａＮ〜（ｍａＮ＋ｓｚＮ−１）のいずれのアドレス領域にも入っていない場合は、アドレス変換部１０５は、アドレス変換を行わない。

【0037】

図１４は、アドレス変換部１０５の構成の一例を概略的に示すブロック図である。図１４に示されているように、アドレス変換部１０５は、アドレス変換規則読み出し部１３０と、アドレス変換有無判定部１３１と、アドレス置換部１３２とを備える。

【0038】

図１４の端子１３３から変換前のアドレスａ０が入力される。アドレス変換規則読み出し部１３０は、変換前のアドレスａ０が入力されると、端子１３４経由でアドレス変換規則記憶部１０４へ読み出し信号を出力する。この読み出し信号では、例えば、部分アドレス変換規則の識別番号を１からＮまで順に指定する。これにより、アドレス変換規則記憶部１０４は、指定された識別番号ｉ（ｉは、１≦ｉ≦Ｎを満たす整数）に対応する部分アドレス変換規則（変換前アドレスｍａｉ、領域サイズｓｚｉ、変換後アドレスｓａｉ）を、アドレス変換部１０５に返す。
なお、アドレス変換規則読み出し部１３０は、部分アドレス変換規則を読み出す際に、すでに読み出した部分アドレス変換規則に対応するアドレス領域のデータのコピーが完了している場合、それに対応するレコードを、アドレス変換規則テーブルから削除させることで、アドレス変換規則記憶部１０４の記憶量を減らすことができる。

【0039】

アドレス変換規則記憶部１０４から返された部分アドレス変換規則は、アドレス変換部１０５の端子１３５から入力され、アドレス変換有無判定部１３１へ入力される。アドレス変換有無判定部１３１では、端子１３３から入力された変換前アドレスａ０と、端子１３５から入力された部分アドレス変換規則とを対比して、アドレス変換の有無を判定する。例えば、アドレスａ０がアドレスｍａｉ≦アドレスａ０≦（アドレスｍａｉ＋ｓｚｉ−１）の条件を満たす場合には、アドレス変換有無判定部１３１は、この部分アドレス変換規則によるアドレス変換有りと判定する。一方、そのような条件を満たさない場合には、アドレス変換有無判定部１３１は、この部分アドレス変換規則によるアドレス変換無しと判定する。アドレス変換有りの場合は、アドレス変換有無判定部１３１は、変換後のアドレスとして、例えば、アドレスｓａｉ＋（アドレスａ０−アドレスｍａｉ）をアドレス置換部１３２に出力する。アドレス変換有無判定部１３１の判定結果がアドレス変換有りの場合には、アドレス置換部１３２は、アドレス変換有無判定部１３１から入力された変換後のアドレスを出力する。アドレス変換有無判定部１３１の判定結果がアドレス変換無しの場合には、アドレス置換部１３２は、端子１３３から入力された変換前のアドレスａ０を出力する。アドレス置換部１３２から出力されたアドレスは、端子１３６経由で、アドレス変換部１０５から出力され、出力されたアドレスによるデータ記憶部１０１からの読み出しが可能となる。

【0040】

データ処理部１０３は、アドレス変換規則記憶部１０４へのアドレス変換規則の記憶を終えると、ＣＰＵ１０２へデータ処理が完了したことを通知するとともに、処理後のデータの格納場所としてアドレス変換用領域を通知する。例えば、図１２（Ｂ）に示す例では、アドレスｍａ１及び領域ｓｄ１〜領域ｓｄＮに格納されているデータの合計サイズｓｚＡを通知する。ここで、ｓｚＡ＝ｓｚ１＋ｓｚ２＋・・・＋ｓｚＮである。

【0041】

ＣＰＵ１０２は、データ処理部１０３からデータ処理完了の通知を受けると、ＤＭＡ部１０６に、処理結果のデータをコピーするための設定を行う。例えば、図１２（Ｂ）に示す例では、ＤＭＡの転送元アドレスとしてアドレスｍａ１を、ＤＭＡの転送先アドレスとしてｄａ１を、転送量としてｓｚＡを設定する。ここでは、転送元の領域は、アドレスｍａ１と転送量ｓｚＡとにより特定され、一連の領域となっている。なお、転送先のアドレスｄａ１は、ＣＰＵ１０２がその後の処理をするのに都合の良い場所を設定する。ＣＰＵ１０２は、ＤＭＡ部１０６への設定を終えると、ＤＭＡ部１０６へコピー開始を指示する。これらのＣＰＵ１０２からＤＭＡ部１０６への設定及び指示は、ＤＭＡ部１０６内のレジスタを設定することにより行われる。このとき、アドレス変換部１０５でのアドレス変換は行われず、ＣＰＵ１０２からＤＭＡ部１０６へのレジスタ書き込みアクセスをそのまま通す。

【0042】

ＤＭＡ部１０６は、ＣＰＵ１０２からのコピー開始指示により、データのコピーを行う。ＣＰＵ１０２から設定された転送元アドレスｍａ１を起点としてアドレス順にデータを読み出し、読み出したデータを、ＣＰＵ１０２から設定された転送先アドレスｄａ１を起点として順に書き込む。ＣＰＵ１０２から指定された転送量ｓｚＡの分だけデータのコピーを終えたら、データのコピーが完了したことをＣＰＵ１０２へ通知する。

【0043】

これにより、ＣＰＵ１０２が指定したアドレスｄａ１から順に、映像ストリームを格納した領域ｓｄ１〜ｓｄＮまでのデータが連続して格納された状態となる。この際、ＣＰＵ１０２が指定したのは、転送元アドレスｍａ１と転送先アドレスｄａ１と転送サイズｓｚＡのみであり、映像ストリームを格納した領域ｓｄ１〜ｓｄＮのそれぞれの領域について、転送元アドレス、転送先アドレス、転送量の管理を行う必要がなく、また、ＤＭＡのためのデスクリプタの設定が不要又は簡単になる。

【0044】

データ処理部１０３からアドレス変換規則記憶部１０４へ部分アドレス変換規則を記憶する際に、図１２（Ｂ）の領域ｓｄ１、ｓｄ２、・・・、ｓｄＮについて、ＤＭＡ部１０６が読み出す順に合わせて、言い換えると、ＤＭＡ部１０６において読み出す順がわかるように、識別番号の設定を行っておくと、アドレス変換部１０５がアドレス変換規則テーブル１２０を参照してアドレス変換を行う際に、アドレスの参照が容易となる。例えば、図１３に示した例では、ＤＭＡの順が識別番号１、２、３、・・・の順となるように部分アドレス変換規則を格納しておくと、ＤＭＡの最初の転送のアドレス変換で参照するのは識別番号１の部分アドレス変換規則であり、ＤＭＡ転送が進むにつれて、識別番号１、２、３、・・・と順に進んでいくため、アドレスの参照が容易となる。

【0045】

この場合、アドレス変換部１０５内のアドレス変換規則読み出し部１３０にて、ＤＭＡ動作開始時はアドレス変換規則テーブル１２０の識別番号１から順に部分アドレス変換規則を参照するようにしておく。また、アドレス変換規則読み出し部１３０は、アドレス変換有無判定部１３１から、現在処理している識別番号１に対応する変換前アドレスｍａ１及び領域サイズｓｚ１を取得しておく。そして、端子１３３から入力される変換前のアドレスａ０が、アドレスｍａ１＋ｓｚ１以上となった場合には、識別番号１の部分アドレス変換規則の範囲を外れたと判断し、識別番号２から順に次の部分アドレス変換規則を参照するように参照動作を変更する。この場合、アドレス変換規則読み出し部１３０は、アドレス変換有無判定部１３１から、現在処理している識別番号２に対応する変換前アドレスｍａ２及び領域サイズｓｚ２を取得する。そして、アドレス変換規則読み出し部１３０は、識別番号２の部分アドレス変換規則の範囲を外れたら、識別番号３から順に次の部分アドレス変換規則を参照するように参照動作を変更するというように参照開始識別番号を変えていく。これにより、アドレス変換部１０５によるアドレス変換規則テーブル１２０の参照が容易となり、アドレス変換に必要な時間を短縮することが可能となる。また、この仕組みは、簡単なハードウエアで実現することが可能なため、装置コストへの影響もない。なお、アドレス変換規則読み出し部１３０は、アドレス変換規則記憶部１０４に記憶されているアドレス変換規則テーブル１２０の全体を読み出すようにしてもよい。このような場合、アドレス変換規則テーブル１２０は、アドレス変換有無判定部１３１内のメモリ（図示せず）に保持される。

【0046】

また、図８に示した構成において、アドレス変換規則記憶部１０４と、データ記憶部１０１とを一つの記憶装置に形成することも可能である。この場合、アドレス変換規則記憶部１０４を実現するための記憶装置と、データ記憶部１０１を実現する記憶装置とを一つにすることが可能となり、ハードウエアの構成がより簡素になるとともに、装置コストの削減が可能となる。この場合、例えば、アドレス変換規則記憶部１０４をデータ記憶部１０１の内部に配置することも可能である。さらに、図８において、ＤＭＡ部１０６がデータバス１０７にも接続されており、ＣＰＵ１０２からの指示等が、アドレス変換部１０５を経由せずに、直接ＤＭＡ部１０６に入力されるようにしてもよい。

【0047】

以上のように、実施の形態１によれば、コピーする領域の数が多くなっても、コピーする領域の転送元アドレス、転送先アドレス及び転送量の管理負荷を軽減することができる。また、デスクリプタを使用する場合でも、ＣＰＵ１０２が設定するデスクリプタの記述量を減らして、ＣＰＵ１０２がデスクリプタを設定する負荷を軽減することができる。
また、図１０に示されているＣＣＴＶシステム５００において、ＣＰＵ１０２の負荷が軽減されることにより、ＣＰＵ１０２がより多くの監視カメラ５０１からの映像ストリームを処理することが可能となり、監視レコーダ５０２に多数の監視カメラ５０１を接続することができるという効果がある。

【0048】

実施の形態２．
図１５は、実施の形態２に係る情報処理装置２００の構成の一例を概略的に示すブロック図である。図１５に示されている情報処理装置２００は、例えば、監視レコーダにおいて監視映像の記録及び再生のためのデータ処理に使用される。また、実施の形態２は、ＣＰＵの負荷を軽減するために、ＣＰＵの処理の一部を価格の安い小規模のＦＰＧＡにて代行する場合の構成である。この構成では、ＣＰＵの負荷を軽減することにより、価格の安いＣＰＵを使用することが可能となり、情報処理装置２００全体のコストを削減することが可能となる。

【0049】

情報処理装置２００は、第１のデータ記憶部２０１Ａと、第２のデータ記憶部２０１Ｂと、第１の処理部２４０Ａと、第２の処理部２４０Ｂとを備える。
第１の処理部２４０Ａは、ＣＰＵ１０２と、第１のデータバス２０７Ａと、第１のインタフェース部（以下、第１のＩ／Ｆ部という）２０８Ａとを備える。第１の処理部２４０Ａは、プログラム及びデータの一時記憶装置として、第１のデータ記憶部２０１Ａを使用する。
第２の処理部２４０Ｂは、ＤＭＡ部１０６と、データ処理部１０３と、アドレス変換部１０５と、アドレス変換規則記憶部１０４と、第２のデータバス２０７Ｂと、第２のインタフェース部（以下、第２のＩ／Ｆ部という）２０８Ｂとを備える。第２の処理部２４０Ｂは、データ処理のための一時記憶装置として、第２のデータ記憶部２０１Ｂを使用する。
ここで、第１の処理部２４０Ａは、ＣＰＵ１０２を搭載したＳｏＣ（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ）のようなデバイスであり、第２の処理部２４０Ｂは、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等によるカスタム回路での実現が考えられる。

【0050】

図１５に示されている情報処理装置２００の構成要素のうち、ＣＰＵ１０２、ＤＭＡ部１０６、データ処理部１０３、アドレス変換部１０５及びアドレス変換規則記憶部１０４は、実施の形態１に係る情報処理装置１００の同じ符号が付された構成要素とほぼ同様の機能を有する。

【0051】

第１のデータ記憶部２０１Ａは、ＣＰＵ１０２で使用するデータ及びプログラムを記憶する。
ＣＰＵ１０２は、第１のデータ記憶部２０１Ａに記憶されたプログラムを実行して、第１のデータ記憶部２０１Ａへのデータの読み書き、演算処理及び制御処理を行う。

【0052】

第１のＩ／Ｆ部２０８Ａ及び第２のＩ／Ｆ部２０８Ｂは、第１の処理部２４０Ａと第２の処理部２４０Ｂとの間でデータの受け渡しを行うためのインタフェースである。例えば、これらは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）−Ｅｘｐｒｅｓｓ又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等の規格による通信を行い、第１の処理部２４０Ａと第２の処理部２４０Ｂとの間で高速にデータを転送する。

【0053】

ＤＭＡ部１０６は、ＣＰＵ１０２の処理の一部をデータ処理部１０３にて代行させるために、処理対象のデータを第１のデータ記憶部２０１Ａから読み出し、第１のＩ／Ｆ部２０８Ａと、第２のＩ／Ｆ部２０８Ｂとを経由して、第１の処理部２４０Ａから第２の処理部２４０Ｂへデータを転送し、転送されたデータを第２のデータ記憶部２０１Ｂに格納する。
また、ＤＭＡ部１０６は、ＣＰＵ１０２からの開始指示により、アドレスを指定して第２のデータ記憶部２０１Ｂに格納されたデータを読み出し、第１のデータ記憶部２０１Ａへコピーする。この際、ＤＭＡ部１０６により指定されたアドレスは、アドレス変換部１０５で適宜変換される。

【0054】

データ処理部１０３は、ＣＰＵ１０２の処理の一部を、ＣＰＵ１０２の代わりに実行して、ＣＰＵ１０２の負荷を軽減する。第２のデータ記憶部２０１Ｂに格納された処理対象のデータを読み出して、ＣＰＵ１０２の処理を代わりに処理する。データ処理部１０３で処理されたデータは、ＤＭＡ部１０６により第２のデータ記憶部２０１Ｂから第１のデータ記憶部２０１Ａに転送される。その後、ＣＰＵ１０２は、データ処理部１０３で処理され、第１のデータ記憶部２０１Ａに格納された処理後のデータを使用して、それ以降の処理を継続する。

【0055】

アドレス変換規則記憶部１０４は、データ処理部１０３での処理結果に応じて、データ処理部１０３から設定されるアドレス変換規則を保持する。

【0056】

アドレス変換部１０５は、アドレス変換規則記憶部１０４に記憶されたアドレス変換規則に従って、アドレスの変換を行う。

【0057】

以下に、情報処理装置２００の各部の動作を詳細に説明する。

【0058】

ＣＰＵ１０２は、処理の一部をデータ処理部１０３に実行させるために、第１のデータ記憶部２０１Ａ内における処理対象のデータを、第２のデータ記憶部２０１Ｂ内へコピーするための設定をＤＭＡ部１０６に行う。例えば、ＣＰＵ１０２は、図１６（Ａ）に示すように、第１のデータ記憶部２０１Ａ内における処理対象のデータが格納された領域ｏｄ１、ｏｄ２、ｏｄ３、・・・、ｏｄＮを、図１６（Ｂ）に示すように、第２のデータ記憶部２０１Ｂの領域ｏｄ１＃、ｏｄ２＃、ｏｄ３＃、・・・、ｏｄＮ＃へコピーするように設定する。ここで、領域ｏｄ１、ｏｄ２、ｏｄ３、・・・、ｏｄＮは、それ以前のＣＰＵ１０２での処理結果が格納されている領域であり、領域ｏｄ１＃、ｏｄ２＃、ｏｄ３＃、・・・、ｏｄＮ＃は、第２のデータ記憶部２０１Ｂ内で、使用可能な未使用領域に割り当てられる。

【0059】

ＤＭＡ部１０６による転送は、図２に示されているような単発のＤＭＡ、又は、図６に示されているようなデスクリプタを使用したＤＭＡにより行われる。領域ｏｄ１、ｏｄ２、ｏｄ３、・・・、ｏｄＮが連続なアドレスに配置されている場合、及び、領域ｏｄ１＃、ｏｄ２＃、ｏｄ３＃、・・・、ｏｄＮ＃が連続なアドレスに配置されている場合には、単発のＤＭＡで転送が行われる。一方、これらが分散したアドレスに配置されているときはデスクリプタを使用したＤＭＡが使用される。

【0060】

ＣＰＵ１０２からＤＭＡ部１０６への設定は、第１のＩ／Ｆ部２０８Ａと第２のＩ／Ｆ部２０８Ｂとを経由して、ＤＭＡ部１０６内のレジスタを書き込むことにより行われる。ＣＰＵ１０２は、ＤＭＡ部１０６への設定を終えると、ＤＭＡ部１０６へコピー開始を指示する。これらのＣＰＵ１０２からＤＭＡ部１０６への設定及び指示は、第１のＩ／Ｆ部２０８Ａ及び第２のＩ／Ｆ部２０８Ｂ経由で、ＤＭＡ部１０６内のレジスタを設定することにより行われる。このとき、アドレス変換部１０５でのアドレス変換は行われず、ＣＰＵ１０２からＤＭＡ部１０６へのレジスタ書き込みアクセスをそのまま通す。

【0061】

ＤＭＡ部１０６は、ＣＰＵ１０２からの指示により、処理対象のデータを第１のデータ記憶部２０１Ａから第２のデータ記憶部２０１Ｂへコピーする。ＤＭＡ部１０６によるデータのコピーが完了したら、ＤＭＡ部１０６は、データコピーが完了したことを第２のＩ／Ｆ部２０８Ｂ及び第１のＩ／Ｆ部２０８Ａ経由で、ＣＰＵ１０２へ通知する。ＣＰＵ１０２は、データコピー完了の通知を受け、データ処理部１０３へ処理開始の指示を出す。処理開始の指示は、第１のＩ／Ｆ部２０８Ａと第２のＩ／Ｆ部２０８Ｂ経由でデータ処理部１０３のレジスタを書き込むことにより行われる。

【0062】

データ処理部１０３は、ＣＰＵ１０２からのデータ処理開始指示により、データ処理を開始する。データ処理の一例として、実施の形態１と同様に、処理対象のデータが、監視カメラから送信されネットワーク経由で伝送されたＲＴＰ（Ｒｅａｌ−ｔｉｍｅ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃｏｌ）パケットであり、ＲＴＰパケットからＲＴＰヘッダを取り除き、映像ストリームを取り出す場合で説明する。

【0063】

図１７（Ａ）に示されている領域ｏｄ１＃、ｏｄ２＃、ｏｄ３＃、・・・、ｏｄＮ＃のそれぞれが、一つのＲＴＰパケットであるとする。データ処理部１０３は、実施の形態１と同様の処理を行い、領域ｏｄ１＃、ｏｄ２＃、ｏｄ３＃、・・・、ｏｄＮ＃のデータから、図１７（Ｂ）に示されているように、映像ストリームが格納された領域ｓｄ１、ｓｄ２、ｓｄ３、・・・、ｓｄＮを得る。

【0064】

データ処理部１０３での処理が進み、予め定められた量のデータの処理、又は、予め定められたまとまりのデータの処理が終わったら、データ処理部１０３は、実施の形態１と同様にアドレス変換規則を生成して、生成されたアドレス変換規則をアドレス変換規則記憶部１０４に記憶させる。アドレス変換規則は、例えば、図１８（Ｂ）に示されているようなアドレス変換が行われるように生成される。図１８（Ａ）は、アドレス変換なしでデータをコピーした場合を示している。図１８（Ｂ）は、アドレス変換ありでデータをコピーした場合を示している。図１８（Ｂ）に示されているように、アドレス変換ありの場合には、図１８（Ａ）に示されているアドレス変換なしの場合で未使用だったアドレス領域を使用し、映像ストリームが格納されている領域ｓｄ１、ｓｄ２、・・・、ｓｄＮが、連続したアドレスに格納されているように見えるようにアドレス変換を行う。図１８（Ｂ）に示されている場合には、未使用アドレス領域のうち、アドレスｍａ１に領域ｓｄ１を、アドレスｍａ２に領域ｓｄ２をというように、未使用だったアドレスに、領域ｓｄ１〜領域ｓｄＮを連続して割り当てている。このようにすることで、映像ストリームのデータがまとまった領域に格納されているように取り扱うことができる。ここで、アドレスｍａ１、ｍａ２、・・・、ｍａＮを割り当てた領域のことを、アドレス変換用領域と呼ぶこととする。

【0065】

アドレス変換規則記憶部１０４に記憶されるアドレス変換規則は、実施の形態１と同様に、例えば、図１３に示されているようなテーブル形式とする。このような形式とすることで、アドレス変換部１０５にて簡単なハードウエアによりアドレス変換を行うことができる。

【0066】

また、実施の形態１と同様に、データ処理部１０３は、予め定められた量のデータの処理、又は、予め定められたまとまりのデータ（予め定められた数のデータ）の処理が終了する毎に、部分アドレス変換規則をアドレス変換規則記憶部１０４に記憶させる。また、後に説明するＤＭＡ部１０６によるデータのコピーを行い、不要となるアドレス変換規則は、アドレス変換規則記憶部１０４から破棄（削除）される。このようにアドレス変換規則を設定することで、アドレス変換規則記憶部１０４が不必要に大きくなるのを防ぐことができる。

【0067】

アドレス変換部１０５では、実施の形態１と同様に、アドレス変換規則記憶部１０４に設定されたアドレス変換規則に従って、アドレス変換を行う。これにより、アドレス変換規則が存在している場合のみアドレス変換が行われる。

【0068】

データ処理部１０３は、アドレス変換規則記憶部１０４へアドレス変換規則の記憶が終了すると、実施の形態１と同様に、ＣＰＵ１０２へデータ処理が完了したことを通知し、また、処理後のデータの格納場所（アドレス変換領域）を通知する。

【0069】

ＣＰＵ１０２は、データ処理部１０３からデータ処理完了の通知を受けると、ＤＭＡ部１０６に、処理結果のデータをコピーするための設定を行う。例えば、図１８（Ｂ）に示す例では、ＤＭＡの転送元アドレスとしてアドレスｍａ１を、ＤＭＡの転送先アドレスとしてｄａ１を、転送量としてｓｚＡを設定する。ここで、アドレスｍａ１は、第２のデータ記憶部２０１Ｂ内に相当するアドレスであり、アドレスｄａ１は、第１のデータ記憶部２０１Ａ内に相当するアドレスである。また、アドレスｄａ１は、第１のデータ記憶部２０１Ａ内で、ＣＰＵ１０２がその後の処理をするのに都合の良い場所を指定する。ＣＰＵ１０２は、ＤＭＡ部１０６への設定を終えると、ＤＭＡ部１０６へコピー開始を指示する。これらのＣＰＵ１０２からＤＭＡ部１０６への設定及び指示は、第１のＩ／Ｆ部２０８Ａ及び第２のＩ／Ｆ部２０８Ｂ経由で、ＤＭＡ部１０６内のレジスタを設定することにより行われる。このとき、アドレス変換部１０５でのアドレス変換は行われず、ＣＰＵ１０２からＤＭＡ部１０６へのレジスタ書き込みアクセスをそのまま通す。

【0070】

ＤＭＡ部１０６は、ＣＰＵ１０２からのコピー開始指示により、実施の形態１と同様にデータのコピーを行う。ただし、データの転送元は、第２のデータ記憶部２０１Ｂであり、転送先は第１のデータ記憶部２０１Ａである。

【0071】

これにより、第１のデータ記憶部２０１Ａ内にて、ＣＰＵ１０２が指定したアドレスｄａ１から順に、映像ストリームを格納した領域ｓｄ１〜ｓｄＮまでのデータが連続して格納された状態となる。この際、ＣＰＵ１０２が指定したのは、転送元アドレスｍａ１と転送先アドレスｄａ１と転送サイズｓｚＡのみであり、映像ストリームを格納した領域ｓｄ１〜ｓｄＮのそれぞれの領域について、転送元アドレス、転送先アドレス及び転送量の管理を行う必要がない。このため、ＤＭＡのためのデスクリプタの設定が不要、又は、簡単になる。また、第２のデータ記憶部２０１Ｂから第１のデータ記憶部２０１Ａへのデータコピーが、単発のＤＭＡとなるため、第１のＩ／Ｆ部２０８Ａと第２のＩ／Ｆ部２０８Ｂ経由のデータ転送が簡単になる。

【0072】

実施の形態１と同様に、データ処理部１０３が、アドレス変換規則記憶部１０４に部分アドレス変換規則を記憶する際に、図１８（Ｂ）に示されている領域ｓｄ１、ｓｄ２、・・・、ｓｄＮについて、ＤＭＡ部１０６が読み出す順に合わせて、識別番号の設定を行っておくと、アドレス変換部１０５がアドレス変換規則テーブル１２０を参照してアドレス変換を行う際に、アドレスの参照が容易となり、簡単なハードウエア構成で、高速にアドレス変換が可能となる。

【0073】

実施の形態１と同様に、図１５に示した構成において、アドレス変換規則記憶部１０４と第２のデータ記憶部２０１Ｂとを一つの記憶装置により形成してもよい。この場合、アドレス変換規則記憶部１０４を実現するための記憶装置と第２のデータ記憶部２０１Ｂを実現する記憶装置とを１つにすることが可能となり、ハードウエアの構成がより簡素になるとともに、装置コストの削減が可能となる。この場合、アドレス変換規則記憶部１０４を第２のデータ記憶部２０１Ｂ内部に配置することも可能である。さらに、図１５において、ＤＭＡ部１０６が第２のデータバス２０７Ｂにも接続されており、ＣＰＵ１０２からの指示等が、アドレス変換部１０５を経由せずに、直接ＤＭＡ部１０６に入力されるようにしてもよい。

【0074】

以上に記載された実施の形態１及び２においては、データ記憶部１０１又は第２のデータ記憶部２０１Ｂの未使用のアドレス領域をアドレス変換用領域として使用、言い換えると、未使用のアドレスを変換用のアドレスとして使用したが、このような例に限定されない。例えば、データ記憶部１０１又は第２のデータ記憶部２０１Ｂにはない架空のアドレス領域をアドレス変換用領域として使用、言い換えると、架空のアドレスを変換用のアドレスとして使用してもよい。

【符号の説明】

【0075】

１００，２００ 情報処理装置、 １０１ データ記憶部、 ２０１Ａ 第１のデータ記憶部、 ２０１Ｂ 第２のデータ記憶部、 １０２ ＣＰＵ、 １０３ データ処理部、 １０４ アドレス変換規則記憶部、 １０５ アドレス変換部、 １０６ ＤＭＡ部、 １０７ データバス、 ２０７Ａ 第１のデータバス、 ２０７Ｂ 第２のデータバス、 ２０８Ａ 第１のＩ／Ｆ部、 ２０８Ｂ 第２のＩ／Ｆ部、 ２４０Ａ 第１の処理部、 ２４０Ｂ 第２の処理部、 ５００ ＣＣＴＶシステム、 ５０１ 監視カメラ、 ５０２ 監視レコーダ、 ５０３ ネットワーク。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】