特許 6039690 画素回路及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6039690

(24)【登録日】2016年11月11日

(45)【発行日】2016年12月7日

(54)【発明の名称】画素回路及びその駆動方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20161128BHJP

   G09G 3/20 20060101ALI20161128BHJP

   H01L 51/50 20060101ALI20161128BHJP

【ＦＩ】

   G09G3/3233

   G09G3/20 611H

   G09G3/20 624B

   G09G3/20 641D

   G09G3/20 642A

   H05B33/14 A

【請求項の数】13

【全頁数】22

(21)【出願番号】特願2014-551503(P2014-551503)

(86)(22)【出願日】2012年12月17日

(65)【公表番号】特表2015-510141(P2015-510141A)

(43)【公表日】2015年4月2日

(86)【国際出願番号】CN2012086799

(87)【国際公開番号】WO2013104236

(87)【国際公開日】20130718

【審査請求日】2015年12月4日

(31)【優先権主張番号】201210008738.3

(32)【優先日】2012年1月12日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

(73)【特許権者】

【識別番号】511121702

【氏名又は名称】成都京東方光電科技有限公司

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100089037

【弁理士】

【氏名又は名称】渡邊 隆

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】祁 小敬

(72)【発明者】

【氏名】周 全国

(72)【発明者】

【氏名】邱 云

【審査官】 武田 悟

(56)【参考文献】

【文献】 特開２００４−３６１７５３（ＪＰ，Ａ）

【文献】 特開２００３−１７３１５４（ＪＰ，Ａ）

【文献】 特開２００６−１７９６８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／００ − ３／３８

Ｈ０１Ｌ ５１／５０

(57)【特許請求の範囲】

【請求項1】

画素回路であって、
発光デバイスと、駆動トランジスタと、蓄積コンデンサと、第１のスイッチトランジスタと、第２のスイッチトランジスタと、補償トランジスタと、第５のスイッチトランジスタとを有し、
前記駆動トランジスタ、第１のスイッチトランジスタ、第２のスイッチトランジスタ、補償トランジスタ、第５のスイッチトランジスタはいずれもゲート極と、第１極と、第２極とを有し、
前記発光デバイスの一端は電源に接続され、
前記駆動トランジスタの第１極は前記発光デバイスの他端に接続され、第２極は前記第５のスイッチトランジスタの第１極に接続され、ゲート極は前記第１のスイッチトランジスタの第１極に接続され、
前記第１のスイッチトランジスタの第２極はデータラインに接続され、ゲート極はスキャンラインに接続され、第１極は前記駆動トランジスタのゲート極に接続され、
前記第２のスイッチトランジスタのゲート極は制御ラインに接続され、第１極は電源に接続され、第２極は前記補償トランジスタの第２極に接続され、
前記補償トランジスタの第１極は前記駆動トランジスタの第１極に接続され、第２極は第２のスイッチトランジスタの第２極に接続され、ゲート極は前記補償トランジスタの第１極または第２極に接続され、
前記第５のスイッチトランジスタのゲート極は制御ラインに接続され、第１極は前記駆動トランジスタの第２極に接続され、第２極はグランドに接続され、
前記蓄積コンデンサの第１極板は前記駆動トランジスタのゲート極に接続され、第２極板は前記補償トランジスタの第２極に接続されることを特徴とする画素回路。

【請求項2】

第４のスイッチトランジスタをさらに有し、前記第４のスイッチトランジスタのゲート極はスキャンラインに接続され、第１極は前記第２のスイッチトランジスタの第１極に接続され、第２極は前記駆動トランジスタの第１極に接続され、前記第４のスイッチトランジスタと前記第１のスイッチトランジスタは同じ類型であることを特徴とする請求項１に記載の画素回路。

【請求項3】

前記駆動トランジスタ、補償トランジスタはいずれもＮ型薄膜トランジスタであり、前記駆動トランジスタと補償トランジスタの第１極はドレイン極であり、第２極はソース極であり、前記補償トランジスタのゲート極は前記補償トランジスタの第１極に接続され、
または、前記駆動トランジスタ、補償トランジスタはいずれもＰ型薄膜トランジスタであり、前記駆動トランジスタと補償トランジスタの第１極はソース極であり、第２極はドレイン極であり、前記補償トランジスタのゲート極は前記補償トランジスタの第２極に接続されることを特徴とする請求項１または２に記載の画素回路。

【請求項4】

前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＮ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
または、前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＰ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の画素回路。

【請求項5】

前記第１のスイッチトランジスタはＮ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
または、前記第１のスイッチトランジスタはＰ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の画素回路。

【請求項6】

前記発光デバイスは有機発光ダイオードであることを特徴とする請求項１または２に記載の画素回路。

【請求項7】

請求項１に記載の画素回路の駆動方法であって、
前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにし、データラインにおけるデータ信号が第１のスイッチトランジスタを通じて前記蓄積コンデンサの第１極板に充電し、前記電源が前記発光デバイスと前記補償トランジスタを通じて前記蓄積コンデンサの第２極に充電するようにするステップと、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにし、前記発光デバイスが前記電源により提供される、前記発光デバイス、前記駆動トランジスタと前記第５のスイッチトランジスタに順次流れる電流によって発光を駆動されるようにするステップとを有することを特徴とする駆動方法。

【請求項8】

前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにし、データラインにおけるデータ信号が第１のスイッチトランジスタを通じて前記蓄積コンデンサの第１極板に充電し、前記電源が前記発光デバイスと前記補償トランジスタを通じて前記蓄積コンデンサの第２極に充電するようにするステップは、
前記第１のスイッチトランジスタと第４のスイッチトランジスタを同時にオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにし、データラインに、前記第１のスイッチトランジスタを通じて前記蓄積コンデンサの第１極板を充電させ、前記電源に前記第４のスイッチトランジスタと前記補償トランジスタを通じて前記蓄積コンデンサの第２極板を充電させるステップを有し、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにし、前記発光デバイスが前記電源により提供される、前記発光デバイス、前記駆動トランジスタと前記第５のスイッチトランジスタに順次流れる電流によって発光を駆動されるようにするステップは、
前記第１のスイッチトランジスタと第４のスイッチトランジスタを同時にオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにし、前記発光デバイスが前記電源に提供される、前記発光デバイス、前記駆動トランジスタと前記第５のスイッチトランジスタに順次流れる電流によって発光を駆動されるようにするステップを有し、
前記第４のスイッチトランジスタのゲート極はスキャンラインに接続され、第１極は前記第２のスイッチトランジスタの第１極に接続され、第２極は前記駆動トランジスタの第１極に接続され、前記第４のスイッチトランジスタは前記第１のスイッチトランジスタと同じ類型であることを特徴とする請求項７に記載の方法。

【請求項9】

前記第１のスイッチトランジスタはＮ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＮ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップは、
スキャンラインを通じて高レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオンにし、同時に制御ラインを通じて低レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップを有し、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップは、
スキャンラインを通じて低レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオフにし、同時に制御ラインを通じて高レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップを有することを特徴とする請求項７に記載の方法。

【請求項10】

前記第１のスイッチトランジスタはＮ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＰ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であり、
前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップは、
スキャンラインを通じて高レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオンにし、同時に制御ラインを通じて高レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップを有し、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップは、
スキャンラインを通じて低レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオフにし、同時に制御ラインを通じて低レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップを有することを特徴とする請求項７に記載の方法。

【請求項11】

前記第１のスイッチトランジスタはＰ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であり、
前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＮ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はドレイン極であり、第２極はソース極であり、
前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップは、
スキャンラインを通じて低レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオンにし、同時に制御ラインを通じて低レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップを有し、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップは、
スキャンラインを通じて高レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオフにし、同時に制御ラインを通じて高レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップを有することを特徴とする請求項７に記載の方法。

【請求項12】

前記第１のスイッチトランジスタはＰ型薄膜トランジスタであり、前記第１のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であり、
前記第２のスイッチトランジスタ、第５のスイッチトランジスタはいずれもＰ型薄膜トランジスタであり、前記第２のスイッチトランジスタと第５のスイッチトランジスタの第１極はソース極であり、第２極はドレイン極であり、
前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップは、
スキャンラインを通じて低レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオンにし、同時に制御ラインを通じて高レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにするステップを有し、
前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップは、
スキャンラインを通じて高レベルを前記第１のスイッチトランジスタのゲート極に入力して前記第１のスイッチトランジスタをオフにし、同時に制御ラインを通じて低レベルを前記第２のスイッチトランジスタのゲート極と前記第５のスイッチトランジスタのゲート極に入力して前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにするステップを有することを特徴とする請求項７に記載の方法。

【請求項13】

表示装置であって、請求項１ないし６のいずれか１項に記載の画素回路を有する表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示技術分野に関し、特に画素回路及びその駆動方法、表示装置に関する。

【背景技術】

【0002】

有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）は電流駆動能動発光型デバイスであり、自発光、高速反応、広視野角、可とう性基板での製造可などの独特なメリットを有する。ＯＬＥＤを基礎とした有機発光表示は今後数年間で表示分野の主流になる見通しである。有機発光表示の各表示素子はいずれもＯＬＥＤにより構成され、ＯＬＥＤは駆動方式によってパッシブマトリックス駆動有機発光ダイオード（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ Ｄｒｉｖｉｎｇ ＯＬＥＤ：ＰＭＯＬＥＤ）とアクティブマトリックス駆動有機発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｒｉｖｉｎｇ ＯＬＥＤ：ＡＭＯＬＥＤ）の二種類に分けられる。アクティブマトリックス駆動方式は高品質の表示を実現できるため、情報量が大きい表示にかなり広く応用されている。そして、ＡＭＯＬＥＤ技術において、各ＯＬＥＤはいずれもＯＬＥＤに流れる電流を制御するための薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）回路を有し、ＯＬＥＤとＯＬＥＤを駆動するＴＦＴ回路は画素回路を構成し、したがって、アクティブ有機発光表示パネルの輝度の均一性を保証するためには、バックボードの異なるエリア内のＯＬＥＤを駆動するＴＦＴの特性に一致性を有することが要求される。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＴＦＴの閾値電圧は多くの要素と関係し、ＴＦＴ第１極の混入、誘電体の厚さ、ゲート極の材質と誘電体における過剰電荷が含まれる。現在はバックボード、特に大きいサイズのバックボードの製造過程において、プロセスの条件とレベルの制限により、これらの要素の一致性を確保するのは難しく、各ＴＦＴの閾値電圧のオフセットが一致せず、また、長時間の作業によるＴＦＴの安定性低下もＴＦＴの閾値電圧のオフセットを一致できなくする原因となり、閾値電圧のオフセットが一致しなければ各ＯＬＥＤに流れる電流も異なるため、この電流により駆動されるＯＬＥＤの発光均一性を悪化させる。

【課題を解決するための手段】

【0004】

本発明の実施例は、発光デバイスの発光輝度の均一性を向上させる画素回路とその駆動方法、表示装置を提供する。

【0005】

本発明の実施例は以下のような技術方案を提供する。

【0006】

画素回路であって、発光デバイスと、駆動トランジスタと、蓄積コンデンサと、第１のスイッチトランジスタと、第２のスイッチトランジスタと、補償トランジスタと、第５のスイッチトランジスタとを有し、前記駆動トランジスタ、第１のスイッチトランジスタ、第２のスイッチトランジスタ、補償トランジスタ、第５のスイッチトランジスタはいずれもゲート極と、第１極と、第２極とを有し、前記発光デバイスの一端は電源に接続され、前記駆動トランジスタの第１極は前記発光デバイスの他端に接続され、第２極は前記第５のスイッチトランジスタの第１極に接続され、ゲート極は前記第１のスイッチトランジスタの第１極に接続され、前記第１のスイッチトランジスタの第２極はデータラインに接続され、ゲート極はスキャンラインに接続され、第１極は前記駆動トランジスタのゲート極に接続され、前記第２のスイッチトランジスタのゲート極は制御ラインに接続され、第１極は電源に接続され、第２極は前記補償トランジスタの第２極に接続され、前記補償トランジスタの第１極は前記駆動トランジスタの第１極に接続され、第２極は第２のスイッチトランジスタの第２極に接続され、ゲート極は前記補償トランジスタの第１極または第２極に接続され、前記第５のスイッチトランジスタのゲート極は制御ラインに接続され、第１極は前記駆動トランジスタの第２極に接続され、第２極はグランドに接続され、前記蓄積コンデンサの第１極板は前記駆動トランジスタのゲート極に接続され、第２極板は前記補償トランジスタの第２極に接続される画素回路。

【0007】

前記画素回路の駆動方法であって、前記第１のスイッチトランジスタをオンにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオフにし、データラインにおけるデータ信号が第１のスイッチトランジスタを通じて前記蓄積コンデンサの第１極板に充電し、前記電源が前記発光デバイスと前記補償トランジスタを通じて前記蓄積コンデンサの第２極に充電するようにし、前記第１のスイッチトランジスタをオフにし、同時に前記第２のスイッチトランジスタと前記第５のスイッチトランジスタをオンにし、前記発光デバイスが前記電源により提供され、前記発光デバイス、前記駆動トランジスタと前記第５のスイッチトランジスタに順次流れる電流によって発光を駆動されるようにする駆動方法。

【0008】

表示装置であって、本発明の実施例に係る画素回路を有する表示装置。

【0009】

本発明の実施例に係る画素回路及びその駆動方法、表示装置は、補償トランジスタ、コンデンサと複数のスイッチトランジスタが回路のスイッチと放充電を制御することによって、補償トランジスタの両端の電圧も駆動トランジスタに作用させることで、駆動トランジスタの駆動電流を駆動トランジスタの閾値電圧と無関係にさせ、駆動トランジスタの閾値電圧の不一致またはオフセットによる発光デバイスに流れる電流の差異を補償し、これにより発光デバイスの発光輝度の均一性を有効的に向上させることができる。

【図面の簡単な説明】

【0010】

本発明の実施例または従来技術における技術方案をより明確に説明するため、以下において実施例または従来技術の説明に用いる図面を簡単に紹介する。以下の説明において、図面は本発明のいくつかの実施例に過ぎず、当業者にとって、創造的労働を経ずにこれらの図面を基に他の図面を得られるのは明らかである。

【図1】本発明の実施例に係る画素回路の回路図である。

【図2】図１に示す画素回路を駆動するときの各信号ラインのシーケンス図である。

【図3】図１に示す画素回路の補償段階における等価回路の模式図である。

【図4】図１に示す画素回路のジャンプ発光段階における等価回路の模式図である。

【図5】本発明の実施例に係るもう一つの画素回路の回路図である。

【図6】本発明の実施例に係るもう一つの画素回路の回路図である。

【図7】本発明の実施例に係るもう一つの画素回路の回路図である。

【図8】本発明の実施例に係るもう一つの画素回路の回路図である。

【図9】図８に示す画素回路の補償段階における等価回路の模式図である。

【図10】図８に示す画素回路のジャンプ発光段階における等価回路の模式図である。

【図11】本発明の実施例に係る画素回路の駆動方法の一つのフロー図である。

【発明を実施するための形態】

【0011】

以下に本発明の実施例における図面を用いて、本発明の実施例における技術方案を明確且つ完全に説明するが、説明する実施例は本発明の一部の実施例に過ぎず、すべての実施例ではないことは明らかである。本発明における実施例を基に、当業者が創造的労働を経ずに得られるすべての他の実施例は、いずれも本発明の保護範囲に属する。

【0012】

図１に示すように、本発明の実施例が画素回路は、発光デバイスＯＬＥＤと、駆動トランジスタＤＴＦＴと、蓄積コンデンサＣｓｔと、第１のスイッチトランジスタＴ１と、第２のスイッチトランジスタＴ２と、補償トランジスタＴ３と、第５のスイッチトランジスタＴ５とを有する。前記駆動トランジスタＤＴＦＴ、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２、補償トランジスタＴ３、第５のスイッチトランジスタＴ５はいずれもＮ型薄膜トランジスタであり、且ついずれもソース極と、ドレイン極と、ゲート極とを有する。

【0013】

発光デバイスＯＬＥＤの一端は電源ＶＤＤに接続され、前記駆動トランジスタＤＴＦＴのドレイン極（第１極）は前記発光デバイスＯＬＥＤの他端に接続され、ソース極（第２極）は前記第５のスイッチトランジスタＴ５のドレイン極（第１極）に接続され、ゲート極は前記第１のスイッチトランジスタＴ１のドレイン極（第１極）に接続され、前記第１のスイッチトランジスタＴ１のソース極（第２極）はデータラインに接続され、ゲート極はスキャンラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのゲート極に接続され、前記第２のスイッチトランジスタＴ２のゲート極は制御ラインに接続され、ドレイン極（第１極）は電源ＶＤＤに接続され、ソース極（第２極）は前記補償トランジスタＴ３のソース極（第２極）に接続され、前記補償トランジスタＴ３のゲート極はドレイン極（第１極）に接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのドレイン極（第１極）に接続され、ソース極（第２極）は第２のスイッチトランジスタＴ２のソース極（第２極）に接続され、前記第５のスイッチトランジスタＴ５のゲート極は制御ラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのソース極（第２極）に接続され、ソース極（第２極）はグランドに接続され、前記蓄積コンデンサＣｓｔの第１極板は駆動トランジスタＤＴＦＴのゲート極に接続され、第２極板は補償トランジスタＴ３のソース極（第２極）に接続される。

【0014】

説明すべきことは、本実施例において、補償トランジスタＴ３は一つのダイオードに相当し、そのドレイン極（第１極）は、ゲート極に接続された後は当該ダイオードの正極に相当し、駆動トランジスタＤＴＦＴのドレイン極（第１極）に接続され、ソース極は当該ダイオードの負極に相当し、第２のスイッチトランジスタＴ２のソース極（第２極）に接続される。

【0015】

なお、本実施例において、スキャンライン、制御ライン、データラインはそれぞれ異なる信号を伝送し、スキャンラインにおいて伝送するスキャン信号をＶｓｃａｎとし、制御ラインにおいて伝送される制御信号をＥＭとして、データラインにおいて伝送されるデータ信号をＶｄａｔａとする。

【0016】

以下、図２−４を用いて図１に示す画素回路の作業プロセスを詳しく説明する。駆動するとき、図１に示す画素回路は補償段階とジャンプ発光段階の二つの駆動段階を有する。図２は図１に示す画素回路を駆動するときの各信号ラインのシーケンス図である。図２に示すように、図において、補償段階とジャンプ発光段階をそれぞれ（丸１）と（丸２）に対応させて表示する。図１に示す画素回路の駆動方法は具体的には以下のとおりである。

【0017】

第１の段階：補償段階。補償段階において、スキャン信号Ｖｓｃａｎは高レベルであり、制御信号ＥＭは低レベルである。第１のスイッチトランジスタＴ１は入力されるスキャン信号Ｖｓｃａｎが高レベルであるためオンになり、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５は制御信号ＥＭが低レベルであるためオフになる。補償トランジスタＴ３は補償段階において正方向オン状態になる。このとき、図１に示す画素回路は図３に示す回路構造と等価である。

【0018】

図１と図３によれば、補償段階において、第１のスイッチトランジスタＴ１がオンになり、データ信号Ｖｄａｔａは第１のスイッチトランジスタＴ１を通じて駆動トランジスタＤＴＦＴのゲート極に入力され、且つ蓄積コンデンサＣｓｔに充電して駆動トランジスタＤＴＦＴのゲート極に入力されたデータ信号Ｖｄａｔａを保持させる。充電が完了した後、Ａ点の電圧ＶＡはデータ信号Ｖｄａｔａとなり、即ち
ＶＡ ＝ Ｖｄａｔａ （１）
となり、Ｂ点の電圧は電源電圧ＶＤＤから発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈを引いて、更に補償トランジスタＴ３の閾値電圧Ｖｔｈ３を引いたもの、即ち
ＶＢ ＝ ＶＤＤ−Ｖｏｔｈ―Ｖｔｈ３ （２）
となり、したがって蓄積コンデンサＣｓｔの両極板の間の電圧は
ＶＡＢ ＝ ＶＡ−ＶＢ ＝ Ｖｄａｔａ−（ＶＤＤ−Ｖｏｔｈ―Ｖｔｈ３）
＝ Ｖｄａｔａ−ＶＤＤ＋Ｖｏｔｈ＋Ｖｔｈ３ （３）
となる。

【0019】

同時に、第２のスイッチトランジスタＴ２のゲート極に入力される制御信号ＥＭは低レベルであるため、第２のスイッチトランジスタＴ２はオフになり、よって蓄積コンデンサＣｓｔと電源ＶＤＤとを切断することができ、発光デバイスＯＬＥＤと補償トランジスタＴ３の正方向のオンを保証でき、第５のスイッチトランジスタＴ５のゲート極に入力される制御信号ＥＭは低レベルであるため、第５のスイッチトランジスタＴ５はオフになり、よって駆動トランジスタＤＴＦＴとグランドＧＮＤとを切断することができ、駆動トランジスタＤＴＦＴのゲート極に入力されるデータ信号Ｖｄａｔａが、第５のスイッチトランジスタＴ５を通じてグランドＧＮＤに接続されて損なうのを防ぐ。

【0020】

第２の段階：ジャンプ発光段階。ジャンプ発光段階において、スキャン信号Ｖｓｃａｎは低レベルであり、制御信号ＥＭは高レベルである。第１のスイッチトランジスタＴ１は入力されるスキャン信号Ｖｓｃａｎが低レベルであるためオフになり、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５は制御信号ＥＭが高レベルであるためオンになる。補償トランジスタＴ３はジャンプ発光段階において逆方向オフ状態になる。このとき、図１に示す画素回路は図４に示す回路構造と等価である。

【0021】

図１と図４によれば、第１のスイッチトランジスタＴ１のゲート極に入力されるスキャン信号Ｖｓｃａｎは低レベルであり、第１のスイッチトランジスタＴ１がオフになり、こうして駆動トランジスタＤＴＦＴのゲート極とデータラインが隔離し、駆動トランジスタＤＴＦＴが発光デバイスＯＬＥＤに対する駆動は第１のスイッチトランジスタＴ１のソース極に入力されるデータ信号Ｖｄａｔａの変化によって影響されなくなる。

【0022】

同時に、第２のスイッチトランジスタＴ２のゲート極に入力される制御信号ＥＭは高レベルであるため、第２のスイッチトランジスタＴ２はオンになり、よって蓄積コンデンサＣｓｔと電源ＶＤＤとを接続し、よってＢ点の電圧ＶＢは瞬時にＶＤＤに変わる。物理の知識から分かるように、コンデンサの両極板の間の電圧は瞬時に変化することはなく、したがって、ジャンプ発光段階において、Ｂ点の電圧ＶＢがＶＤＤに変化したばかりのときは、式（３）は依然として成立する。よって、このときのＡ点の電圧ＶＡはＢ点の電圧ＶＢにＡ点とＢ点の間の電圧ＶＡＢを加えたもの、即ち、
ＶＡ ＝ ＶＢ＋ＶＡＢ＝ＶＤＤ＋（Ｖｄａｔａ−ＶＤＤ＋Ｖｏｔｈ＋Ｖｔｈ３）
＝ Ｖｄａｔａ＋Ｖｏｔｈ＋Ｖｔｈ３ （４）
となる。

【0023】

同時に、第５のスイッチトランジスタＴ５のゲート極に入力される制御信号ＥＭは高レベルであるため、第５のスイッチトランジスタＴ５はオンになり、よって駆動トランジスタＤＴＦＴとグランドＧＮＤとを接続される。このとき、駆動トランジスタＤＴＦＴは飽和状態で作業し、駆動トランジスタＤＴＦＴのソース極、ドレイン極に流れる電流Ｉ即ち発光デバイスＯＬＥＤを駆動する駆動電流Ｉは、駆動トランジスタＤＴＦＴのゲート極とソース極の間の電圧Ｖｇｓの変化に伴い変化し、具体的な関係は式（５）に示すとおりである。駆動トランジスタＤＴＦＴはＯＬＥＤの発光の駆動を開始する。
Ｉ＝Ｋ（Ｖｇｓ−Ｖｔｈ）^２ （５）
ただし、Ｖｇｓは駆動トランジスタＤＴＦＴのゲート・ソース電圧であり、本実施例において、
Ｖｇｓ＝ＶＡ−０＝Ｖｄａｔａ＋Ｖｏｔｈ＋Ｖｔｈ３ （６）
Ｋ＝μ_ｅｆｆ＊Ｃｏｘ＊（Ｗ／Ｌ）／２となり、ただし、μ_ｅｆｆはＤＴＦＴの有効キャリヤ移動度を示し、Ｃｏｘは駆動トランジスタＤＴＦＴのゲート絶縁層誘電率を示し、Ｗ／Ｌはチャネル幅とチャネル長の比を示し、ただしＷはチャネル幅を示し、Ｌはチャネル長を示す。同一の構造において、Ｗ、Ｌ、Ｃｏｘ、μ_ｅｆｆは比較的安定しているため、Ｋは定数とみなすことができる。

【0024】

したがって、式（６）を式（５）にはめ込めば、本実施例における駆動トランジスタＤＴＦＴに流れる電流は、
Ｉ＝Ｋ（Ｖｄａｔａ＋Ｖｏｔｈ＋Ｖｔｈ３−Ｖｔｈ）^２ （７）
となる。

【0025】

式（７）から分かるように、駆動トランジスタＤＴＦＴの電流Ｉはデータ信号Ｖｄａｔａ及び定数Ｋと関係するほか、補償トランジスタＴ３の閾値電圧Ｖｔｈ３、駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈ及び発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈと関係する。低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−ｓｉｌｉｃｏｎ：ＬＴＰＳ）技術の近距離秩序の原理に基づき、近距離内の薄膜トランジスタは均一であるとみなすことができ、即ち近距離であり、構造が同一である薄膜トランジスタの特性はほぼ同一である。したがって、本実施例において、補償トランジスタＴ３と駆動トランジスタＤＴＦＴの位置がとても近いことが好ましく、短距離内とになされるため、補償トランジスタＴ３の閾値電圧Ｖｔｈ３と駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈがほぼ同一となり、即ちＶｔｈ３−Ｖｔｈ＝０となり、こうして、式（７）によれば、駆動トランジスタＤＴＦＴに流れる電流は、
Ｉ＝Ｋ（Ｖｄａｔａ＋Ｖｏｔｈ）^２ （８）
となり、すなわち駆動トランジスタＤＴＦＴに流れる電流Ｉはデータ信号Ｖｄａｔａと発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈのみと関係する。

【0026】

こうして、本発明の実施例に係る画素回路は、一方で、駆動電流Ｉは駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈと関係が無く、バークボードの製造技術の原因及び長時間作業による駆動トランジスタＤＴＦＴの閾値電圧のオフセットに起因する駆動電流Ｉ即ち発光デバイスＯＬＥＤに流れる電流の差異を防止し、よって発光デバイスの発光輝度の均一性を有効的に向上させる。

【0027】

他方で、式（８）によれば、本発明の実施例に係る画素回路は駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈのオフセットによる駆動電流Ｉの差異を補償するだけでなく、また、駆動電流Ｉが発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈとも関係するため、発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈが高めまたは低めであることによる発光デバイスＯＬＥＤに流れる電流の差異をも補償することができ、発光デバイスの発光輝度の均一性を更に向上させることができる。なぜなら、式（８）によれば、本発明の実施例に係る画素回路において、駆動電流Ｉは発光デバイスＯＬＥＤの閾値電圧Ｖｏｔｈの減少に伴い減少し、こうしてＯＬＥＤが老化し、閾値電圧Ｖｏｔｈが上昇した場合は、駆動電流Ｉもこれに応じて上昇し、閾値電圧Ｖｏｔｈの上昇による駆動電流Ｉの減少を補償する。

【0028】

説明すべきことは、本実施例において、補償段階では駆動トランジスタＤＴＦＴは発光デバイスＯＬＥＤの発光を駆動していないが、発光デバイスＯＬＥＤは蓄積コンデンサＣｓｔの充電回路にあるため、データ信号Ｖｄａｔａが駆動トランジスタＤＴＦＴのゲート極に入力され、蓄積コンデンサに充電するときは、ＯＬＥＤは一定光を発する。

【0029】

上記の実施例において、駆動トランジスタＤＴＦＴ、補償トランジスタＴ３及び各スイッチトランジスタはいずれもＮ型薄膜トランジスタであるが、本発明はこれに限定されない。以下の条件を満たせば、上記の各Ｎ型薄膜トランジスタの全部または一部をＰ型薄膜トランジスタに替えることができる。

【0030】

まず、補償トランジスタＴ３と駆動トランジスタＤＴＦＴは同じ類型の薄膜トランジスタである条件、即ちいずれもＮ型であるかいずれもＰ型である条件を満たさなければならない。なぜなら、上記の本発明の実施例の二つの作業段階を分析して分かるように、補償トランジスタＴ３は、駆動トランジスタＤＴＦＴの駆動電流Ｉと駆動トランジスタのオン電圧Ｖｔｈを無関係にさせるための補償電圧を提供するためのものである。したがって補償トランジスタＴ３が提供する補償電圧Ｖｔｈ３は駆動トランジスタＤＴＦＴのオン電圧Ｖｔｈと等しいことが要求される、このような効果を達するため、補償トランジスタＴ３と駆動トランジスタＤＴＦＴは同一の構造を有し、ＬＴＰＳ技術の近距離秩序の条件を満たすためのとても近い距離になければならない。

【0031】

次に、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５が同じ類型の薄膜トランジスタである条件、即ちいずれもＮ型であるかいずれもＰ型である条件を満たさなければならない。なぜなら、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５は同時にオンまたはオフにならなければならず、これらのオン、オフはいずれも制御ライン上の制御信号ＥＭによって制御される。

【0032】

説明すべきことは、Ｐ型薄膜トランジスタとＮ型薄膜トランジスタとではオンまたはオフの条件が異なるため、上記実施例においてＮ型薄膜トランジスタに替わってＰ型薄膜トランジスタを使用する場合、当該画素回路の機能が正常に実現するのを保証するため、相応の薄膜トランジスタのゲート極に入力する、例えば第１のスイッチトランジスタＴ１に入力するスキャン信号Ｖｓｃａｎ、第２のスイッチトランジスタＴ２、第５のスイッチトランジスタＴ５のゲート極に入力する制御信号ＥＭ、及び駆動トランジスタＤＴＦＴのゲート極に入力されるデータ信号Ｖｄａｔａなどの信号は、いずれも相応の調整をする必要がある。以下に具体的な実施例を用いて詳しく説明する。

【0033】

図５に示すように、本発明のもう一つの実施例において、画素回路は、発光デバイスＯＬＥＤと、駆動トランジスタＤＴＦＴと、蓄積コンデンサＣｓｔと、第１のスイッチトランジスタＴ１と、第２のスイッチトランジスタＴ２と、補償トランジスタＴ３と、第５のスイッチトランジスタＴ５とを有する。このうち、前記駆動トランジスタＤＴＦＴ、補償トランジスタＴ３はＰ型薄膜トランジスタであり、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２、第５のスイッチトランジスタＴ５はいずれもＮ型薄膜トランジスタであり、且つ各薄膜トランジスタはいずれもソース極と、ドレイン極と、ゲート極とを有する。

【0034】

発光デバイスＯＬＥＤの一端は電源ＶＤＤに接続され、前記駆動トランジスタＤＴＦＴのソース極（第１極）は前記発光デバイスＯＬＥＤの他端に接続され、ドレイン極（第２極）は前記第５のスイッチトランジスタＴ５のドレイン極（第１極）に接続され、ゲート極は前記第１のスイッチトランジスタＴ１のドレイン極（第１極）に接続され、前記第１のスイッチトランジスタＴ１のソース極（第２極）はデータラインに接続され、ゲート極はスキャンラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのゲート極に接続され、前記第２のスイッチトランジスタＴ２のゲート極は制御ラインに接続され、ドレイン極（第１極）は電源ＶＤＤに接続され、ソース極（第２極）は前記補償トランジスタＴ３のドレイン極（第２極）に接続され、前記補償トランジスタＴ３のゲート極はドレイン極（第２極）に接続され、ソース極（第１極）は前記駆動トランジスタＤＴＦＴのソース極（第１極）に接続され、ドレイン極（第２極）は第２のスイッチトランジスタＴ２のソース極（第２極）に接続され、前記第５のスイッチトランジスタＴ５のゲート極は制御ラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのドレイン極（第２極）に接続され、ソース極（第２極）はグランドに接続され、前記蓄積コンデンサＣｓｔの第１極板は駆動トランジスタＤＴＦＴのゲート極に接続され、第２極板は補償トランジスタＴ３のドレイン極（第２極）に接続される。

【0035】

図１に示す実施例に比べ、本実施例では駆動トランジスタＤＴＦＴと補償トランジスタＴ３のみが図１に示す実施例と異なり、これに対応して、駆動トランジスタＤＴＦＴのゲート極に入力するデータ信号Ｖｄａｔａも異なる。

【0036】

図１に示す実施例において、駆動トランジスタＤＴＦＴはＮ型であり、Ｎ型駆動トランジスタＤＴＦＴのソース極とドレイン極に流れる電流Ｉはデータ信号Ｖｄａｔａの上昇に伴い増大し、データ信号Ｖｄａｔａの低下に伴い減少し、本実施例において、駆動トランジスタＤＴＦＴはＰ型であり、Ｐ型トランジスタＤＴＦＴのソース極とドレイン極に流れる電流Ｉはデータ信号Ｖｄａｔａの上昇に伴い減少し、データ信号Ｖｄａｔａの低下に伴い増大する。したがって、同じ駆動トランジスタＤＴＦＴに流れる電流Ｉに対応する図１に示す実施例におけるデータ信号Ｖｄａｔａと本実施例におけるデータ信号Ｖｄａｔａは異なってもよい。

【0037】

説明すべきことは、上記の相違点のほか、本実施例における画素回路の他の部分は図１に示す構造と同一であり、ここでは説明しないこととする。

【0038】

本実施例に係る画素回路は、Ｎ型駆動トランジスタＤＴＦＴとＮ型補償トランジスタＴ３に替えて、対応するＰ型トランジスタを使用するが、図１に示す実施例と同一の技術効果を実現でき、ここでは説明しないこととする。

【0039】

図６は本発明の実施例に係る画素回路のもう一つの回路図である。図６に示すように、本実施例は、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５はＮ型薄膜トランジスタではなく、Ｐ型薄膜トランジスタである点で図１に示す実施例と異なる。これに対応して、第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力される制御信号ＥＭも図１に示す実施例と異なる。

【0040】

具体的には、図６に示すように、本発明の実施例に係る画素回路は、発光デバイスＯＬＥＤと、駆動トランジスタＤＴＦＴと、蓄積コンデンサＣｓｔと、第１のスイッチトランジスタＴ１と、第２のスイッチトランジスタＴ２と、補償トランジスタＴ３と、第５のスイッチトランジスタＴ５とを有する。このうち、前記駆動トランジスタＤＴＦＴ、第１のスイッチトランジスタＴ１、補償トランジスタＴ３はいずれもＮ型薄膜トランジスタであり、第２のスイッチトランジスタＴ２、第５のスイッチトランジスタＴ５はＰ型薄膜トランジスタであり、且つ各薄膜トランジスタはいずれもソース極と、ドレイン極と、ゲート極とを有する。

【0041】

発光デバイスＯＬＥＤの一端は電源ＶＤＤに接続され、前記駆動トランジスタＤＴＦＴのドレイン極（第１極）は前記発光デバイスＯＬＥＤの他端に接続され、ソース極（第２極）は前記第５のスイッチトランジスタＴ５のソース極（第１極）に接続され、ゲート極は前記第１のスイッチトランジスタＴ１のドレイン極（第１極）に接続され、前記第１のスイッチトランジスタＴ１のソース極（第２極）はデータラインに接続され、ゲート極はスキャンラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのゲート極に接続され、前記第２のスイッチトランジスタＴ２のゲート極は制御ラインに接続され、ソース極（第１極）は電源ＶＤＤに接続され、ドレイン極（第２極）は前記補償トランジスタＴ３のソース極（第２極）に接続され、前記補償トランジスタＴ３のゲート極はドレイン極（第１極）に接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのドレイン極（第１極）に接続され、ソース極（第２極）は第２のスイッチトランジスタＴ２のドレイン極（第２極）に接続され、前記第５のスイッチトランジスタＴ５のゲート極は制御ラインに接続され、ソース極（第１極）は前記駆動トランジスタＤＴＦＴのソース極（第２極）に接続され、ドレイン極（第２極）はグランドに接続され、前記蓄積コンデンサＣｓｔの第１極板は駆動トランジスタＤＴＦＴのゲート極に接続され、第２極板は補償トランジスタＴ３のソース極（第２極）に接続される。

【0042】

本実施例において、画素回路の作業プロセスは図１に示す実施例の画素回路の作業プロセスと類似しており、制御信号ＥＭが第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５のオンまたはオフを制御するときのみ、図１に示す実施例と異なる。

【0043】

具体的には、図１に示す実施例との相違点は、本実施例において、補償段階で制御信号ＥＭが高レベルであり、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにさせる。本実施例に係る画素回路の補償段階での作業プロセスは図１−４に示す実施例と類似しているため、ここでは説明しないこととする。

【0044】

これに対応して、図１に示す実施例とのもう一つの相違点は、本実施例において、ジャンプ発光段階で制御信号ＥＭは低レベルであり、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにさせる。本実施例に係る画素回路のジャンプ発光段階での作業プロセスは図１−４に示す実施例と類似しているため、ここでは説明しないこととする。

【0045】

図７に示すように、本発明のもう一つの実施例において、画素回路は、発光デバイスＯＬＥＤと、駆動トランジスタＤＴＦＴと、蓄積コンデンサＣｓｔと、第１のスイッチトランジスタＴ１と、第２のスイッチトランジスタＴ２と、補償トランジスタＴ３と、第５のスイッチトランジスタＴ５とを有する。このうち、前記駆動トランジスタＤＴＦＴ、第２のスイッチトランジスタＴ２、補償トランジスタＴ３、第５のスイッチトランジスタＴ５はいずれもＮ型薄膜トランジスタであり、第１のスイッチトランジスタＴ１はＰ型薄膜トランジスタであり、且つ各薄膜トランジスタはいずれもソース極と、ドレイン極と、ゲート極とを有する。

【0046】

発光デバイスＯＬＥＤの一端は電源ＶＤＤに接続され、前記駆動トランジスタＤＴＦＴのドレイン極（第１極）は前記発光デバイスＯＬＥＤの他端に接続され、ソース極（第２極）は前記第５のスイッチトランジスタＴ５のドレイン極（第１極）に接続され、ゲート極は前記第１のスイッチトランジスタＴ１のソース極（第１極）に接続され、前記第１のスイッチトランジスタＴ１のドレイン極（第２極）はデータラインに接続され、ゲート極はスキャンラインに接続され、ソース極（第１極）は前記駆動トランジスタＤＴＦＴのゲート極に接続され、前記第２のスイッチトランジスタＴ２のゲート極は制御ラインに接続され、ドレイン極（第１極）は電源ＶＤＤに接続され、ソース極（第２極）は前記補償トランジスタＴ３のソース極（第２極）に接続され、前記補償トランジスタＴ３のゲート極はドレイン極（第１極）に接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのドレイン極（第１極）に接続され、ソース極（第２極）は第２のスイッチトランジスタＴ２のソース極（第２極）に接続され、前記第５のスイッチトランジスタＴ５のゲート極は制御ラインに接続され、ドレイン極（第１極）は前記駆動トランジスタＤＴＦＴのソース極（第２極）に接続され、ソース極（第２極）はグランドに接続され、前記蓄積コンデンサＣｓｔの第１極板は駆動トランジスタＤＴＦＴのゲート極に接続され、第２極板は補償トランジスタＴ３のソース極（第２極）に接続される。

【0047】

本実施例において、画素回路の作業プロセスは図１に示す実施例における画素回路の作業プロセスと類似しており、スキャンラインＶｓｃａｎが第１のスイッチトランジスタＴ１のオンまたはオフを制御するときのみ、図１に示す実施例における画素回路と異なる。

【0048】

具体的には、補償段階でスキャン信号Ｖｓｃａｎが低レベルであり、第１のスイッチトランジスタＴ１をオンにさせる。本実施例に係る画素回路の補償段階での作業プロセスは図１−４に示す実施例と類似しているため、ここでは説明しないこととする。

【0049】

具体的には、ジャンプ発光段階でスキャン信号Ｖｓｃａｎが高レベルであり、第１のスイッチトランジスタＴ１をオフにさせる。本実施例に係る画素回路のジャンプ発光段階での作業プロセスは図１−４に示す実施例と類似しているため、ここでは説明しないこととする。

【0050】

以上の実施例は、本発明の提供する画素回路の各薄膜トランジスタがいずれもＮ型の場合、駆動トランジスタＤＴＦＴと補償トランジスタＴ３がＰ型であり、その他の各薄膜トランジスタがＮ型の場合、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５がＰ型であり、その他の各薄膜トランジスタがＮ型の場合、及び第１のスイッチトランジスタＴ１がＰ型であり、その他の各薄膜トランジスタがＮ型の場合、をそれぞれ詳しく説明した。しかし、本発明はこれに限らず、本発明の他の実施例において、上記各スイッチトランジスタ、駆動トランジスタＤＴＦＴ及び補償トランジスタＴ３がいずれもＰ型薄膜トランジスタであってもよいし、または他の形式の一部の薄膜トランジスタがＰ型薄膜トランジスタであり、一部の薄膜トランジスタがＮ型薄膜トランジスタである組み合わせであっても、補償トランジスタＴ３と駆動トランジスタＤＴＦＴが同じ類型の薄膜トランジスタ、すなわち共にＮ型でありまたは共にＰ型であり、同時に、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５が同じ類型の薄膜トランジスタであれば足りる。

【0051】

図１に示す回路のいずれか又はいくつかのＮ型薄膜トランジスタをＰ型薄膜トランジスタに替える場合、各Ｐ型薄膜トランジスタが回路における接続方法は、元のＮ型薄膜トランジスタの接続方法と類似し、半導体の物理的知識におけるＰ型トランジスタとＮ型トランジスタの各ゲート極、ドレイン極、ソース極の電位を対応関係に基づいて接続関係を適宜調整すればよい。例えば、図１に示す実施例において、各薄膜トランジスタはいずれもＮ型薄膜トランジスタであり、且つ各薄膜トランジスタの第１極はいずれもドレイン極であり、第２極はいずれもソース極であるが、本発明の他の実施例において、いずれかの薄膜トランジスタをＮ型からＰ型に替える場合は、その接続関係は依然として図１に示す実施例における薄膜トランジスタの第１極と第２極の接続関係の説明を用いてもよいが、具体的に、第１極と第２極が表すものが当該薄膜トランジスタのソース極であるか、ドレイン極であるかは異なる類型の薄膜トランジスタで異なる場合がある。

【0052】

図１に示す実施例において、補償トランジスタＴ３以外の薄膜トランジスタをＮ型薄膜トランジスタからＰ型薄膜トランジスタに替える場合、第１極は当該Ｐ型薄膜トランジスタのソース極に対応し、第２極は当該Ｐ型薄膜トランジスタのドレイン極に対応し、補償トランジスタＴ３については、そのゲート極は常にドレイン極に接続されているため、Ｔ３がＮ型薄膜トランジスタであるときはゲート極はドレイン極（第１極）に接続され、Ｔ３がＰ型薄膜トランジスタであるときはゲート極はドレイン極（第２極）に接続され、このときの補償トランジスタＴ３は一つのダイオードに相当し、そのドレイン極とゲート極が接続された後は当該ダイオードの一極に相当し、ソース極は当該ダイオードの他方の極に相当する。回路を接続するとき、ダイオードの正方向バイアスまたは逆方向バイアスの要求に基づいて対応する電極を回路の高い方の電位または低い方の電位に接続すればよい。

【0053】

説明すべきことは、本発明の実施例に係る回路構造は図１に示す実施例と類似しており、相違点は各薄膜トランジスタがＮ型であるかＰ型であるか違いにより、これに対応して回路における接続も微調整し、どのような変化に対しても、上記実施例における補償段階とジャンプ発光段階の回路の機能が正常に発揮することを補償できればよい。

【0054】

更に、図８に示すように、本発明の他の実施例において、画素回路は第４のスイッチトランジスタＴ４を有してもよい。説明すべきことは、第４のスイッチトランジスタＴ４以外は、本実施例における画素回路は図１に示す実施例における画素回路と同一である。

【0055】

具体的には、第４のスイッチトランジスタＴ４のゲート極はスキャンラインに接続され、ドレイン極（第１極）は第２のスイッチトランジスタＴ２のドレイン極（第１極）に接続され、ソース極（第２極）は駆動トランジスタＤＴＦＴのソース極（第１極）に接続され、第４のスイッチトランジスタＴ４は第１のスイッチトランジスタＴ１と同じ類型であり、即ち共にＮ型薄膜トランジスタであるか、又は共にＰ型薄膜トランジスタである。発光デバイスＯＬＥＤ，駆動トランジスタＤＴＦＴ，蓄積コンデンサＣｓｔ、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２、補償トランジスタＴ３、第５のスイッチトランジスタＴ５の接続については、図１に示す実施例の詳細な説明を参照できるため、ここでは説明しないこととする。

【0056】

以下図２、図８−１０を用いて本発明における画素回路の作業工程を詳しく説明する。

【0057】

図２に示す信号のシーケンスのもとで、図８に示す画素回路の作業プロセスは同じく二つの段階に分けられる。

【0058】

第１の段階：補償段階。補償段階において、スキャン信号Ｖｓｃａｎは高レベルであり、制御信号ＥＭは低レベルであり、図８に示す画素回路が図９に示すような回路構造と等価である。図８と図９によれば、第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４はＮ型薄膜トランジスタであり、第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４のゲート極に入力されるスキャン信号Ｖｓｃａｎが高レベルであるため、第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４はオンになる。第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５もＮ型薄膜トランジスタであり、これらに入力する制御信号ＥＭが低レベルであるため、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５はオフになる。

【0059】

具体的には、第４のスイッチトランジスタＴ４がオンになった後、発光デバイスＯＬＥＤはオンになった第４のスイッチトランジスタＴ４によってショートされるため、図１に示す実施例と異なり、本実施例において、当該段階では発光デバイスＯＬＥＤに電流が流れず、発光デバイスＯＬＥＤは発光しない。第１のスイッチトランジスタＴ１がオンになった後、データ信号Ｖｄａｔａは第１のスイッチトランジスタＴ１を通じて駆動トランジスタＤＴＦＴのゲート極に入力され、且つ蓄積コンデンサＣｓｔに充電して駆動トランジスタＤＴＦＴのゲート極に入力されたデータ信号Ｖｄａｔａを保持させる。

【0060】

充電が完了した後、Ａ点の電圧ＶＡはデータ信号Ｖｄａｔａとなり、即ち
ＶＡ ＝ Ｖｄａｔａ （９）
となり、Ｂ点の電圧ＶＢは電源電圧ＶＤＤから補償トランジスタＴ３の閾値電圧Ｖｔｈ３を引いたもの、即ち
ＶＢ ＝ ＶＤＤ―Ｖｔｈ３ （１０）
となり、したがって蓄積コンデンサＣｓｔの両極板の間の電圧は
ＶＡＢ ＝ ＶＡ−ＶＢ ＝ Ｖｄａｔａ−（ＶＤＤ―Ｖｔｈ３）
＝ Ｖｄａｔａ−ＶＤＤ＋Ｖｔｈ３ （１１）
となる。

【0061】

このとき、第２のスイッチトランジスタＴ２は、入力される低レベルの制御信号ＥＭにより、蓄積コンデンサＣｓｔと電源ＶＤＤとを切断し、発光デバイスＯＬＥＤと補償トランジスタＴ３の正方向のオンを保証する。第５のスイッチトランジスタＴ５は、入力される低レベルの制御信号ＥＭにより、駆動トランジスタＤＴＦＴとグランドＧＮＤとを切断し、駆動トランジスタＤＴＦＴのゲート極に入力されるデータ信号Ｖｄａｔａが、第５のスイッチトランジスタＴ５を通じてグランドＧＮＤに接続されて損なうのを防ぐ。

【0062】

第２の段階：ジャンプ発光段階。ジャンプ発光段階において、スキャン信号Ｖｓｃａｎは低レベルであり、制御信号ＥＭは高レベルである。このときの図８に示す画素回路は図１０に示すような回路構造と等価である。

【0063】

図８と図１０によれば、第１のスイッチトランジスタＴ１はゲート極に入力されるスキャン信号Ｖｓｃａｎが低レベルであることによりオフになり、駆動トランジスタＤＴＦＴのゲート極と第１のスイッチトランジスタＴ１のソース極、即ちデータラインＶｄａｔａの入力端とを隔離させる。こうして駆動トランジスタＤＴＦＴが発光デバイスＯＬＥＤに対する駆動は第１のスイッチトランジスタＴ１のソース極の信号変化によって影響されなくなる。同時に、第４のスイッチトランジスタＴ４は入力されるスキャン信号Ｖｓｃａｎが低レベルによりオフになり、こうして発行デバイスＯＬＥＤはショートされず、これにより発光デバイスＯＬＥＤの発光を駆動することができる。

【0064】

同時に、第２のスイッチトランジスタＴ２は制御信号ＥＭが高レベルであることにより、オンになり、蓄積コンデンサＣｓｔの上極板は電源ＶＤＤと直接接続され、よってＢ点の電圧ＶＢは瞬時にＶＤＤにジャンプする。物理の知識から分かるように、コンデンサの両極板の間の電圧は瞬時に変化することはなく、したがって、Ｂ点の電圧ＶＢがＶＤＤにジャンプしたばかりのときは、式（１１）は依然として成立する。よって、このときのＡ点の電圧ＶＡはＢ点の電圧ＶＢにＡ点とＢ点の間の電圧ＶＡＢを加えたもの、即ち、
ＶＡ ＝ ＶＢ＋ＶＡＢ＝ＶＤＤ＋（Ｖｄａｔａ−ＶＤＤ＋Ｖｔｈ３）
＝ Ｖｄａｔａ＋Ｖｔｈ３ （１２）
となる。

【0065】

第５のスイッチトランジスタＴ５は制御信号ＥＭは高レベルであることによりオンになり、よって駆動トランジスタＤＴＦＴのソース極はグランドＧＮＤと直接接続される。このとき、駆動トランジスタＤＴＦＴはＯＬＥＤの発光の駆動を開始する。駆動トランジスタＤＴＦＴのゲート・ソース電圧は、
Ｖｇｓ＝ＶＡ−０＝Ｖｄａｔａ＋Ｖｔｈ３ （１３）
であり、式（５）と式（１３）により、本実施例において、駆動トランジスタＤＴＦＴに流れる電流は、
Ｉ＝Ｋ（Ｖｇｓ＋Ｖｔｈ３−Ｖｔｈ）^２ （１４）
となる。

【0066】

前述した実施例の原理と類似するように、補償トランジスタＴ３が駆動トランジスタＤＴＦＴの位置がとても近いとき、補償トランジスタＴ３の閾値電圧Ｖｔｈ３と駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈはほぼ同一となり、即ちＶｔｈ３−Ｖｔｈ＝０となる。よって、式（１４）は
Ｉ＝Ｋ・Ｖｄａｔａ^２ （１５）
によって表すことができる。

【0067】

ただし、Ｋの意義は前述した実施例と同一であり、定数とみなすことができる。こうして、駆動トランジスタＤＴＦＴに流れる電流はデータ信号Ｖｄａｔａにのみ関連し、駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈとは無関係になり、したがってバークボードの製造技術の原因及び長時間作業による駆動トランジスタＤＴＦＴの閾値電圧のオフセットに起因する駆動電流Ｉ即ち発光デバイスＯＬＥＤに流れる電流の差異を防止し、よって発光デバイスの発光輝度の均一性を有効的に向上させる。

【0068】

また、本実施例において、第４のスイッチトランジスタＴ４は補償段階で発光デバイスＯＬＥＤをショートし、即ち補償段階で発光デバイスＯＬＥＤに電流が流れず、発光デバイスＯＬＥＤは発光しないため、発光デバイスＯＬＥＤが補償段階で点滅するのを防ぐ。

【0069】

説明すべきことは、本実施例はＯＬＥＤを例にとって説明しているが、本発明の実施例に係る発光デバイスは他の本発明の実施例における画素回路を用いて駆動できる発光デバイスであってもよく、本発明はこれに限定されない。

【0070】

更に説明すべきことは、本発明において、図１に示す実施例のみ、即ち各薄膜トランジスタがいずれもＮ型薄膜トランジスタである実施例を基に、第４のスイッチトランジスタＴ４を追加して説明したが、本発明はこれに限定されない。本発明の他の実施例において、各薄膜トランジスタは、以下の条件を満たせば、全部または一部をＰ型薄膜トランジスタに替えることができる。その条件とは、補償トランジスタＴ３と駆動トランジスタＤＴＦＴは同じ類型の薄膜トランジスタであり、第４のスイッチトランジスタＴ４と第１のスイッチトランジスタＴ１は同じ類型の薄膜トランジスタであり、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５は同じ類型の薄膜トランジスタであればよい。ここで、同じ類型の薄膜トランジスタとは、共にＮ型薄膜トランジスタであるか、あるいは共にＰ型薄膜トランジスタであることをいう。

【0071】

前述した画素回路に対応して、図１１に示すように、更に、本発明の実施例は画素回路の駆動方法であって、第１のスイッチトランジスタＴ１をオンにし、同時に第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにして、データラインにおけるデータ信号Ｖｄａｔａが第１のスイッチトランジスタＴ１を通じて蓄積コンデンサＣｓｔの第１の極板に充電するようにし、電源ＶＤＤが発光デバイスＯＬＥＤと補償トランジスタＴ３を通じて蓄積コンデンサＣｓｔの第２の極板に充電するようにするＳ１１と、
第１のスイッチトランジスタＴ１をオフにし、同時に第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにして、発光デバイスＯＬＥＤが電源ＶＤＤにより提供される、発光デバイスＯＬＥＤ、駆動トランジスタＤＴＦＴ、第５のスイッチトランジスタＴ５に順次流れる電流によって発光されるようにするＳ１２とを有する画素回路の駆動方法を提供する。

【0072】

本発明の実施例に係る画素回路の駆動方法は、補償トランジスタＴ３、蓄積コンデンサと複数のスイッチトランジスタによって回路の開閉及び充放電を制御し、画素回路に対する駆動を二つの段階に分けることにより、駆動トランジスタＤＴＦＴを駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈと無関係にさせ、駆動トランジスタＤＴＦＴの閾値電圧Ｖｔｈの不一致またはオフセットによる発光デバイスに流れる電流の差異を補償し、したがって発光デバイスの発光輝度の均一性を向上させることができる。

【0073】

同時に、ＯＬＥＤなどの発光デバイスのオン電圧Ｖｏｔｈはジャンプ発光段階で駆動トランジスタＤＴＦＴのゲート極と第２極の間に印加されてもよく、よって発光デバイスＯＬＥＤの閾値電圧の上昇による発光デバイスＯＬＥＤに流れる電流の差異を補償することができる。

【0074】

説明すべきことは、本実施例において、発光デバイスはＯＬＥＤであるが、本発明はこれに限定されず、他の本発明の実施例に係る画素回路によって駆動できる発光デバイスであってもよく、本発明はこれを制限しない。

【0075】

オプションとして、本発明の一つの実施例において、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をいずれもＮ型薄膜トランジスタとし、これらの第１極をドレイン極とし、第２極をソース極とする。ステップＳ１１について、本発明の実施例に係る画素回路の駆動方法は、スキャンラインを通じて高レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオンにし、同時に制御ラインを通じて低レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにすることができ、これに対応して、ステップＳ１２については、スキャンラインを通じて低レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオフにし、同時に制御ラインを通じて高レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにすることができる。

【0076】

オプションとして、本発明のもう一つの実施例において、第１のスイッチトランジスタＴ１をＮ型薄膜トランジスタとし、その第１極をドレイン極とし、第２極をソース極とし、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をいずれもＰ型薄膜トランジスタとし、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５の第１極をソース極とし、第２極をドレイン極とする。ステップＳ１１について、本発明の実施例に係る画素回路の駆動方法は、スキャンラインを通じて高レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオンにし、同時に制御ラインを通じて高レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにすることができ、これに対応して、ステップＳ１２については、スキャンラインを通じて低レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオフにし、同時に制御ラインを通じて低レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにすることができる。

【0077】

オプションとして、本発明のもう一つの実施例において、第１のスイッチトランジスタＴ１をＰ型薄膜トランジスタとし、第１のスイッチトランジスタＴ１の第１極をソース極とし、第２極をドレイン極とし、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をいずれもＮ型薄膜トランジスタとし、これらの第１極をドレイン極とし、第２極をソース極とする。

【0078】

ステップＳ１１について、本発明の実施例に係る画素回路の駆動方法は、スキャンラインを通じて低レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオンにし、同時に制御ラインを通じて低レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにすることができ、これに対応して、ステップＳ１２については、スキャンラインを通じて高レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオフにし、同時に制御ラインを通じて高レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにすることができる。

【0079】

オプションとして、本発明の一つの実施例において、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をいずれもＰ型薄膜トランジスタとする。ステップＳ１１について、本発明の実施例に係る画素回路の駆動方法は、スキャンラインを通じて低レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオンにし、同時に制御ラインを通じて高レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオフにすることができ、これに対応して、ステップＳ１２については、スキャンラインを通じて高レベルを第１のスイッチトランジスタＴ１のゲート極に入力して第１のスイッチトランジスタＴ１をオフにし、同時に制御ラインを通じて低レベルを第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５のゲート極に入力して第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにすることができる。

【0080】

更に、本発明のもう一つの実施例において、ステップＳ１１において、前記第１のスイッチトランジスタＴ１をオンにするのを第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４を同時にオンにする、とすることができ、

【0081】

具体的には、第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４を同時にオンにし、同時に第２のスイッチトランジスタＴ２のゲート極と第５のスイッチトランジスタＴ５をオフにし、データライン即ちデータ信号Ｖｄａｔａがある信号ラインに、第１のスイッチトランジスタＴ１を通じて蓄積コンデンサＣｓｔの第１極板を充電させ、電源ＶＤＤに第４のスイッチトランジスタＴ４と補償トランジスタＴ３を通じて蓄積コンデンサＣｓｔの第２極板を充電させることができる。

【0082】

これに対応して、ステップＳ１２において、第１のスイッチトランジスタをＴ１オフにするのを第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４を同時にオフにする、とすることができる。具体的には、第１のスイッチトランジスタＴ１と第４のスイッチトランジスタＴ４を同時にオフにし、同時に第２のスイッチトランジスタＴ２と第５のスイッチトランジスタＴ５をオンにし、発光デバイスＯＬＥＤが電源ＶＤＤに提供される、発光デバイスＯＬＥＤ、駆動トランジスタＤＴＦＴと第５のスイッチトランジスタＴ５を順次流れる電流によって発光を駆動されるようにし、そして、第４のスイッチトランジスタＴ４のゲート極はスキャンラインに接続され、第１極は第２のスイッチトランジスタＴ２の第１極に接続され、第２極は駆動トランジスタＤＴＦＴの第１極に接続され、第４のスイッチトランジスタＴ４は第１のスイッチトランジスタＴ１と同じ類型である。

【0083】

第４のスイッチトランジスタＴ４と第１のスイッチトランジスタＴ１はいずれもスキャン信号Ｖｓｃａｎによって制御されるため、第４のスイッチトランジスタＴ４と第１のスイッチトランジスタＴ１は同時にオン又はオフになり、本実施例において、第４のスイッチトランジスタＴ４と第１のスイッチトランジスタＴ１のオンまたはオフの原理及び詳細なプロセスは前述した実施例を参照できるため、ここでは説明しないこととする。

【0084】

補償段階で第４のスイッチトランジスタＴ４をオンにするため、発光デバイスＯＬＥＤは第４のスイッチトランジスタＴ４によってショートされ、即ち補償段階では発光デバイスＯＬＥＤに電流が流れず、発光デバイスＯＬＥＤは発光しないため、発光デバイスＯＬＥＤが補償段階で点滅するのを防ぐ。

【0085】

これに対応して、本発明は、前述した実施例に係るいずれかの画素回路を有する表示装置を更に提供し、よって本発明の実施例に係る画素回路がもたらす有益な技術効果を有するが、前記にすでに詳細な説明をしたので、ここで説明しないこととする。

【0086】

当業者が理解するように、上記方法の実施例を実現する全部または一部のフローは、コンピュータプログラムのコマンドに関するハードウェアを通じて行うことができ、前述のプログラムはコンピュータに読み取り可能な媒体に格納することができ、当該プログラムを実行するときに、上記方法の実施例のステップが含まれ、前記格納媒体はＲＯＭ、ＲＡＭ、磁気ディスク、光ディスクなどの様々なプログラムコードを格納できる媒体が含まれる。

【0087】

以上の記載は、本発明の具体的な実施形態にすぎず、本発明の保護範囲はこれに限定されず、当業者が本発明が公開する技術範囲内において容易に想到できるいかなる変化や置換も本発明の保護範囲に含まれる。したがって、本発明の保護範囲は前記特許請求の範囲の保護範囲を基準とする。

【符号の説明】

【0088】

ＯＬＥＤ 発行デバイス
ＤＴＦＴ 駆動トランジスタ
Ｃｓｔ 蓄積コンデンサ
Ｔ１ 第１のスイッチトランジスタ
Ｔ２ 第２のスイッチトランジスタ
Ｔ３ 補償トランジスタ
Ｔ５ 第５のスイッチトランジスタ
ＶＤＤ 電源
ＧＮＤ グランド
ＥＭ 制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】