知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6039886
(24)【登録日】2016年11月11日
(45)【発行日】2016年12月7日
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20161128BHJP
H01L 25/04 20140101ALI20161128BHJP
H01L 25/18 20060101ALI20161128BHJP
【ＦＩ】
H01L23/12 B
H01L23/12 F
H01L25/04 Z
【請求項の数】7
【全頁数】19
(21)【出願番号】特願2011-86422(P2011-86422)
(22)【出願日】2011年4月8日
(65)【公開番号】特開2012-222150(P2012-222150A)
(43)【公開日】2012年11月12日
【審査請求日】2014年2月4日
【審判番号】不服2015-19439(P2015-19439/J1)
【審判請求日】2015年10月29日
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100091340
【弁理士】
【氏名又は名称】高橋 敬四郎
(72)【発明者】
【氏名】神吉 剛司
(72)【発明者】
【氏名】須田 章一
(72)【発明者】
【氏名】佐々木 伸也
【合議体】
【審判長】
森川 幸俊
【審判官】
井上 信一
【審判官】
酒井 朋広
(56)【参考文献】
【文献】
特開２０００−２２３３１（ＪＰ，Ａ）
【文献】
特開２０１０−１８２７２３（ＪＰ，Ａ）
【文献】
特開平１１−１８６２６１（ＪＰ，Ａ）
【文献】
特開２０００−２１８８２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
H01L 23/12
(57)【特許請求の範囲】
【請求項1】
基板上方に、絶縁層を形成する工程と、
前記絶縁層に、凹部を形成する工程と、
前記絶縁層上に、前記凹部を露出する第１開口と、前記第１開口の外側に配置され、前記凹部を露出しない第２開口とを有するマスクパターンを形成する工程と、
前記第１開口内及び前記２開口内にそれぞれ導電材料を堆積して、第１導電部材及び第２導電部材を形成する工程と、
前記凹部内に前記第１導電部材を残して、前記絶縁層の上側の前記第１導電部材および前記第２導電部材をすべて研磨除去する工程と
を有する半導体装置の製造方法。
前記絶縁層に、凹部を形成する工程と、
前記絶縁層上に、前記凹部を露出する第１開口と、前記第１開口の外側に配置され、前記凹部を露出しない第２開口とを有するマスクパターンを形成する工程と、
前記第１開口内及び前記２開口内にそれぞれ導電材料を堆積して、第１導電部材及び第２導電部材を形成する工程と、
前記凹部内に前記第１導電部材を残して、前記絶縁層の上側の前記第１導電部材および前記第２導電部材をすべて研磨除去する工程と
を有する半導体装置の製造方法。
【請求項2】
前記基板は、複数の半導体チップが１組にまとめられたユニットを、複数個面内方向に並べて埋め込み、
前記凹部は、複数個の前記ユニットのうちのある第１ユニットが含む半導体チップに電気的に接続する導電部材を露出し、
前記研磨除去後、前記凹部内に残された前記第１導電部材は、前記第１ユニットが含む半導体チップに電気的に接続する請求項１に記載の半導体装置の製造方法。
前記凹部は、複数個の前記ユニットのうちのある第１ユニットが含む半導体チップに電気的に接続する導電部材を露出し、
前記研磨除去後、前記凹部内に残された前記第１導電部材は、前記第１ユニットが含む半導体チップに電気的に接続する請求項１に記載の半導体装置の製造方法。
【請求項3】
前記第２開口は、前記第１ユニットを形成する半導体チップの外側に配置される請求項２に記載の半導体装置の製造方法。
【請求項4】
前記第１導電部材の上面よりも、前記第２導電部材の上面が高く形成される請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項5】
第１導電部材及び第２導電部材は、電解めっきにより同時に形成される請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項6】
前記第２開口は溝状凹部を画定し、前記第２開口は幅１５μｍ以上の広さである請求項５に記載の半導体装置の製造方法。
【請求項7】
前記第２開口は穴状凹部を画定し、前記第２開口は直径４０μｍ以上の広さである請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【0002】
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、半導体チップの微細化や多端子化とともに、半導体チップを搭載する回路基板の微細化、多層化、及び回路基板上での電子部品の高密度実装化が進められている。
【0003】
回路基板においては、品種の多様化、複雑化が進み、擬似システムオンチップ（ＳＯＣ）技術に代表される様な、性質の異なる複数の半導体チップを樹脂で封止して形成した基板を用いて、一体回路形成を行う手法も検討されてきている。擬似ＳＯＣ技術では、複数の半導体チップが埋め込まれた再構築ウエハ上に、隣接半導体チップ間を電気的に接続する配線部分等を含む再配線層が形成される。
【0004】
金属材料のパターン形成技術として、様々なものが開発されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００９−６４９５４号公報
【特許文献2】特許第４５４３０８９号公報
【特許文献3】特開２００１−３５１９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の一目的は、再配線層の良好な形成に適した半導体装置の製造方法、及びそのような方法で形成される半導体装置を提供することである。
【課題を解決するための手段】
【0007】
本発明の一観点によれば、基板上方に、絶縁層を形成する工程と、前記絶縁層に、凹部を形成する工程と、前記絶縁層上に、前記凹部を露出する第１開口と、前記第１開口の外側に配置され、前記凹部を露出しない第２開口とを有するマスクパターンを形成する工程と、前記第１開口内及び前記２開口内にそれぞれ導電材料を堆積して、第１導電部材及び第２導電部材を形成する工程と、前記凹部内に前記第１導電部材を残して、前記絶縁層の上側の前記第１導電部材および前記第２導電部材をすべて研磨除去する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0008】
絶縁層上側の第１導電部材の研磨除去時に第２導電部材が形成されていることにより、凹部内に残される第１導電部材の上面高さの面内でのばらつきを抑制することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
本発明の実施例による擬似ＳＯＣウエハの製造方法について説明する。
【0012】
図１Ａは、実施例による擬似ＳＯＣウエハの平面図であり、図１Ｂ及び図１Ｃは、実施例による擬似ＳＯＣウエハの断面図である。図１Ｂ及び図１Ｃはそれぞれ、図１Ａに示すＢＢ方向断面図及びＣＣ方向断面図である。
【0013】
面内方向に並べられた複数の半導体チップ１ｂ、１ｃ等が樹脂基板１ａ中に封止されて、再構築ウエハ１が形成されている。再構築ウエハ１では、１組のユニットとしてまとめたい複数の半導体チップ（例えばロジックとメモリ）が近接して配置され、複数のユニットが行列状に並べて配置されている。擬似ＳＯＣウエハの完成後、各ユニットが切り離されて、個々の製品となる。
【0014】
図１Ａ〜図１Ｃ（及び、後に説明する図２Ａ〜図２Ｖ、図３Ａ、図３Ｂ）には、ユニット１つ分の領域近傍を例示し、１つ分のユニットＵｎが、２つの半導体チップ１ｂ及び１ｃで形成されている場合を例示する。
【0015】
再構築ウエハ１の上方に、再配線層２１が形成されている。再配線層２１は、半導体チップ１ｂ、１ｃ間を電気的に接続する配線部分２１ａや、外部への引き出し配線部分を含む。平面図１Ａに示すように、この例では、半導体チップ１ｂ、１ｃ間を電気的に接続する配線２１ａが、複数本平行に配置されている。断面図１Ｂは、配線２１ａの長さ方向に沿った、配線２１ａを通る部分の断面図であり、断面図１Ｃは、配線２１ａの幅方向に沿った、配線２１ａを横切る部分の断面図である。
【0016】
配線２１ａは、例えば、各々の幅が２μｍ以下で、隣り合う間隔が２μｍ以下のパターン（２μｍ以下のラインアンドスペースパターン）で形成された微細配線である。以下に説明するように、本実施例では、配線２１ａ等の微細な配線を、ダマシン法により形成する。
【0017】
次に、図２Ａ〜図２Ｖ、及び、図３Ａ、図３Ｂを参照して、実施例による擬似ＳＯＣウエハの製造方法について説明する。図２Ａ〜図２Ｖは、実施例による擬似ＳＯＣウエハの製造方法の主要工程を示すＢＢ方向断面図である。
【0018】
図２Ａを参照する。再構築ウエハ１を用意する。半導体チップ１ｂ及び１ｃは、それぞれ、端子の配置された面が露出するように、面内方向に並んで配置されている。半導体チップ１ｂ及び１ｃを封止する樹脂の材料（樹脂基板１ａの材料）は、例えばアクリル系樹脂等の絶縁性樹脂である。
【0019】
図２Ｂを参照する。樹脂基板１の全面上に、シード層２を形成する。シード層２は、例えば、スパッタリングによりＴｉ層を厚さ２０ｎｍ堆積し、Ｔｉ層上にスパッタリングによりＣｕ（銅）層を厚さ１００ｎｍ堆積して形成される。Ｔｉ層が、その上に形成されるＣｕ部材と下地との密着性向上、及びＣｕの酸化・拡散防止の働きを持つ。
【0020】
図２Ｃを参照する。シード層２上に、レジストを例えば厚さ８μｍ塗布してレジスト層を形成する。このレジスト層を露光し、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）により現像して、レジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、半導体チップ１ｂ及び１ｃの各端子上に開口を有する。
【0021】
図２Ｄを参照する。シード層２を給電層とする電解めっきにより、導電材料として例えばＣｕを堆積して、レジストパターンＲＰ１の各開口内に、ピン３を形成する。ピン３のめっき高さは、例えば３μｍである。各ピン３が、半導体チップ１ｂ及び１ｃの各端子に電気的に接続される。なお、ピン３のめっき高さは、設計に応じて適宜選択することができる。
【0022】
図２Ｅを参照する。レジストパターンＲＰ１をアセトン等により除去する。そして、ピン３の外側のシード層２を除去する。各ピン３が、電気的に分離される。シード層２のＣｕ層は、例えば、硫酸カリウムをエッチング液とするウェットエッチングで除去される。シード層２のＴｉ層は、例えば、フッ化アンモニウム水溶液をエッチング液とするウェットエッチングや、また例えば、ＣＦ４とＯ２との混合ガスをエッチングガスとするドライエッチングで除去される。
【0023】
図２Ｆを参照する。例えば、フェノール系樹脂を厚さ４μｍスピンコートで塗布し、２００℃〜２５０℃（例えば２５０℃）でキュア（硬化）させることにより、ピン３を埋め込む絶縁層４を形成する。
【0024】
図２Ｇを参照する。絶縁層４の上部を化学機械研磨（ＣＭＰ）で研磨除去して、ピン３の上面を露出させる。
【0025】
図２Ｈを参照する。絶縁層４上に、例えば、感光性フェノール系樹脂を厚さ２μｍ塗布して、絶縁層５を形成する。後の工程で、絶縁層５に形成された配線溝６内に、配線１０が形成される。絶縁層５の厚さは、必要な配線１０の厚さに応じて適宜選択することができる。
【0026】
図２Ｉを参照する。絶縁層５に、露光及び現像により、配線溝６を画定するパターンを形成し、さらに例えば２５０℃でのキュア（硬化）を行う。絶縁層５に形成された配線溝６が、ピン３を露出させる。例えば配線溝６ａは、半導体チップ１ｂの端子に接続するピン３と、半導体チップ１ｃの端子に接続するピン３の両方を露出し、後の工程で配線溝６ａ内に形成される配線２１ａが、半導体チップ１ｂ、１ｃ間を電気的に接続する。
【0027】
図２Ｊを参照する。配線溝６の内面を覆って、絶縁層５上に、シード層７を形成する。シード層７は、例えば、シード層２と同様にして形成される。
【0028】
図２Ｋを参照する。シード層７上に、レジストを例えば厚さ８μｍ塗布してレジスト層ＲＬ２を形成する。レジスト層ＲＬ２の厚さは、後の図２Ｍに示す工程でめっきにより堆積されるＣｕが、レジスト層ＲＬ２の上面上にオーバーフローしないような厚さであればよい。
【0029】
図２Ｌを参照する。レジスト層ＲＬ２を露光し、例えばＴＭＡＨにより現像して、レジストパターン（マスクパターン）ＲＰ２を形成する。レジストパターンＲＰ２は、配線溝６を露出する配線形成用開口８ａと、配線形成用開口８ａの外側に配置され、配線溝６を露出しないダミー形成用開口８ｂとを有する。
【0030】
図２Ｍを参照する。シード層７を給電層とする電解めっきにより、配線形成用開口８ａ内及びダミー形成用開口８ｂ内のそれぞれに、導電材料として例えばＣｕを堆積する。配線形成用開口８ａ内では、導電材料が、配線溝６内に充填され、さらに、絶縁層５の上面上に堆積されて、配線導電部材９ａが形成される。配線導電部材９ａは、配線溝６内でピン３に電気的に接続される。ダミー形成用開口８ｂ内では、導電材料が、絶縁層５上に堆積されて、ダミー導電部材９ｂが形成される。
【0031】
絶縁層５の上面上の配線導電部材９ａのめっき高さが、例えば３μｍとなるように、めっきが行われる。配線導電部材９ａのめっき高さを例えば３μｍとするとき、絶縁層５の上面上のダミー導電部材９ｂのめっき高さは、例えば３．５μｍ程度となる。後に説明するように、配線導電部材９ａの上面に比べて、ダミー導電部材９ｂの上面が高くなっていることが好ましい。
【0032】
図２Ｎを参照する。レジストパターンＲＰ２をアセトン等により除去する。そして、例えば１５０℃で２分のアニールを行って、めっきで成膜したＣｕのグレインを成長させ、膜質を安定させる。このような、めっき後のセルフアニールを促進するアニールの好ましい条件は、１２０℃〜２００℃で１分〜１０分、酸素濃度が低い環境が特に好ましいが、大気中でも構わない。なお、セルフアニールにより、例えばめっき膜厚３μｍであれば、室温（２０℃〜２５℃）でも２４時間程度でグレインが成長する。
【0033】
図２Ｏを参照する。絶縁層５の上面上の配線導電部材９ａ及びダミー導電部材９ｂをＣＭＰで研磨除去する。絶縁層５の配線溝６内に充填された配線導電部材９ａが残されて、配線１０が形成される。このＣＭＰにより、配線１０の外側のシード層７も除去され、各配線１０が電気的に分離される。半導体チップ１ｂと１ｃとを電気的に接続する配線１０を、特に配線２１ａと呼んでいる。このようにして、ダマシン法による銅配線１０を形成することができる。なおここで、銅配線とは、必要に応じて他の元素が銅に添加された導電材料を用いた配線も含む。
【0034】
図３Ａは、配線導電部材９ａ及びダミー導電部材９ｂの形成された段階の、擬似ＳＯＣウエハの概略平面図である。ダマシン法により形成される配線１０として、半導体チップ１ｂと１ｃとを接続する配線２１ａを代表的に（破線で）示す。
【0035】
なお、配線導電部材９ａ及びダミー導電部材９ｂの輪郭が、それぞれ、レジストパターンＲＰ２の配線形成用開口８ａ及びダミー形成用開口８ｂの開口形状に対応する。配線２１ａの輪郭が、配線溝６ａの形状に対応する。
【0036】
配線形成用開口８ａの開口は、半導体チップ１ｂと１ｃとに亘り、ダマシン法による配線形成領域の配線溝を内包する形状である。ダミー形成用開口８ｂの形状例として、図３Ａには、溝状のものを示す。ダミー形成用開口８ｂは、配線形成用開口８ａの外側に配置され、リング状に配線形成用開口８ａを囲んでいる。ダミー形成用開口８ｂは、半導体チップ１ｂ及び１ｃの外側に配置されている。
【0037】
ユニット領域Ｕｎ内（この例では、半導体チップ１ｂ及び１ｃの内側の領域、及び、半導体チップ１ｂと１ｃの間の領域）は、ダマシン法により形成される配線１０の配置領域として確保しておきたい。そのため、ダミー導電部材９ｂは、ユニット領域Ｕｎの外側（この例では半導体チップ１ｂ及び１ｃの外側）の（あるいは、隣接するユニット領域Ｕｎの間の）スクライブ領域Ｓｃに配置されている。
【0038】
ここで、絶縁層５上面上の配線導電部材９ａをＣＭＰで研磨除去して配線１０を残す際に、ダミー導電部材９ｂが形成されていることの利点について説明する。
【0039】
まず、ダミー導電部材９ｂが形成されていない比較例について考える。一般に、ＣＭＰは、研磨される表面の凸部の外周部で進行しやすい傾向がある。この比較例では、配線導電部材９ａの外周部が研磨されやすく、その結果、配線導電部材９ａの外周部側の配線１０ほど研磨されやすくなり、ディッシングが起こりやすい。
【0040】
本実施例では、配線導電部材９ａの外側に、配線導電部材９ａよりも高いダミー導電部材９ｂが形成されている。これにより、まずダミー導電部材９ｂの上部が研磨されるので、配線導電部材９ａの外周部が研磨されにくくなる。従って、配線１０の上面高さが面内でばらつくディッシングを抑制することができる。
【0041】
なお、ダミー導電部材９ｂは、配線導電部材９ａよりも高く形成されていることが好ましいが、ダミー導電部材９ｂが配置されていれば、配線導電部材９ａより低かったとしても、ダミー導電部材９ｂが配置されていない場合に比べれば、配線導電部材９ａの外周部における過度の研磨の抑制効果が期待される。
【0042】
ダミー導電部材９ｂと配線導電部材９ａとを電解めっきで同時形成する場合に、ダミー導電部材９ｂを、配線導電部材９ａよりも高く形成するためのおおまかな指針は、以下のようなものと考えられる。配線形成用開口８ａの底に露出した表面積に比べて、ダミー形成用開口８ｂの底に露出した表面積を狭くすることにより、ダミー形成用開口８ｂ内で、配線形成用開口８ａ内よりも厚くめっき膜を成長させられ、高いダミー導電部材９ｂを形成できるであろう。
【0043】
ただし、配線形成用開口８ａを狭くし過ぎると、高いダミー導電部材９ｂの形成が難しくなることがわかった。配線形成用開口８ａの好適な寸法については、後述の第２実験に沿って説明する。
【0044】
図３Ｂに示すように、ダミー導電部材９ｂは、リング状に閉じた平面形状でなくてもよい。図３Ｂは、円柱状の複数のダミー導電部材９ｂが、配線導電部材９ａを囲んでランダムに分布している例を示す。なお、ダミー導電部材９ｂの形状は、円柱状に限定されない（ダミー形成用開口８ｂの穴形状は、円柱状に限定されない）。
【0045】
図３Ａに示すように、配線導電部材９ａは、擬似ＳＯＣウエハのユニット領域Ｕｎごとに配置される。つまり、配線導電部材９ａを形成するＣｕ層は、ウエハ全面を覆わずに、ユニット領域Ｕｎごとに分割されて配置されている。
【0046】
擬似ＳＯＣウエハの樹脂基板１ａの全面上に、Ｃｕ層が形成されると、樹脂基板材料の熱膨張係数及びヤング率が、ともに、Ｃｕ層の熱膨張率及びヤング率よりも低いことに起因して、ウエハが反ってしまい、Ｃｕ層により形成される配線にクラックが生じたりする。なお、Ｃｕの熱膨張率は１３ｐｐｍ／Ｋであり、ヤング率は１３０ＧＰａである。
【0047】
本実施例では、ダマシン法で配線を形成する領域をユニットごとに分割して、配線導電部材９ａを形成していることにより、上述のような反りに起因する問題を抑制できる。ただし、分散して配置された配線導電部材９ａに起因して、各配線導電部材９ａの外周部が研磨されやすくなる。配線導電部材９ａの外周部が研磨されやすくなることは、ダミー導電部材９ｂにより抑制することができる。
【0048】
図２Ｐを参照して、製造工程の説明を進める。絶縁層５上に、例えば、感光性フェノール系樹脂を厚さ５μｍスピンコートで塗布して、絶縁層１１を形成する。
【0049】
図２Ｑを参照する。絶縁層１１に、露光及び現像により、ビアホール１２を画定するパターンを形成し、さらに例えば２５０℃でのキュア（硬化）を行う。ビアホール１２が、配線１０を露出させる。
【0050】
図２Ｒを参照する。ビアホール１２の内面を覆って、絶縁層１１上に、シード層１３を形成する。シード層１３は、例えば、シード層２と同様にして形成される。
【0051】
図２Ｓを参照する。シード層１３上に、レジストを塗布してレジスト層を形成する。このレジスト層を露光し、例えばＴＭＡＨにより現像して、レジストパターンＲＰ３を形成する。レジストパターンＲＰ３は、各ビアホール１２を内包する平面形状の開口を有する。
【0052】
図２Ｔを参照する。シード層１３を給電層とする電解めっきにより、レジストパターンＲＰ３の各開口内に、導電材料として例えばＣｕを堆積する。導電材料が、ビアホール１２内に充填され、さらに絶縁層１１の上面上に堆積されて、配線１４が形成される。配線１４が、配線１０に電気的に接続される。
【0053】
図２Ｕを参照する。レジストパターンＲＰ３をアセトン等により除去する。そして、シード層２の除去と同様にして、配線１４の外側のシード層１３を除去する。各配線１４が、電気的に分離される。
【0054】
図２Ｖを参照する。配線１４を覆って絶縁層１１上に、例えば、感光性フェノール系樹脂を塗布し、露光及び現像を行い、さらに例えば２５０℃でのキュア（硬化）を行って、ビアホール１５を有する絶縁層１６を形成する。各ビアホール１５は、配線１４の上面内に開口する。
【0056】
そして、絶縁層１６の形成工程と同様にして、配線１７の上面内にコンタクト窓１８が開口した絶縁層１９を形成する。
【0057】
このようにして、実施例による擬似ＳＯＣウエハが形成される。再構築ウエハ１上に形成された、ピン３、配線１０、配線１４、配線１７をまとめて、再配線層２１と呼んでいる。本実施例では、ピン３、配線１４、及び配線１７の形成には、セミアディティブ法が用いられ、配線１０の形成には、ダマシン法が用いられている。
【0058】
上述のように、ダマシン法による配線１０の形成時に、残される配線１０を含む配線導電部材９ａの周りにダミー導電部材９ｂを形成した状態で、研磨除去を行うことにより、残される配線１０の上面高さの面内におけるばらつきを抑制することができる。
【0059】
次に、ダミー導電部材によるディッシング抑制効果等について調べた第１実験について説明する。
【0060】
まず、図４Ａ〜図４Ｃを参照して、第１実験で形成されるモデル試料の概略構造について説明する。図４Ａ及び図４Ｂは、モデル試料の概略平面図であり、図４Ｃは、モデル試料の、平面図４Ａに示すＣＣ断面に沿った概略断面図である。
【0061】
樹脂基板３１の上方に、導電部材３８が形成されている。樹脂基板３１は、直径約１５０ｍｍ（６インチ）の円形状で、材料はフィラー入りのエポキシ樹脂である。樹脂基板３１は、半導体チップは埋め込まれていないが、擬似ＳＯＣウエハの再構築ウエハに対応する。
【0062】
図４Ａに示すように、基板面内に１３個のユニット領域Ｕｎが並んで配置されている。ユニット領域Ｕｎは、擬似ＳＯＣウエハのユニット領域に対応する。各ユニット領域Ｕｎは、１０ｍｍ角の正方形である。
【0063】
図４Ｂに示すように、各ユニット領域Ｕｎ内に、導電部材３８が行列状に配置されている。導電部材３８は、例えば、擬似ＳＯＣウエハのユニット領域内で隣接半導体チップ間を接続する配線に対応し、ダマシン法で形成されている。各導電部材３８は直径１００μｍの円柱状であり、ユニット領域Ｕｎ内に２５００個程度の導電部材３８が配置されている。
【0064】
なお、図示の簡略化のため、図４Ａは個々の導電部材３８を区別して示さず、図４Ｂにはユニット領域Ｕｎに配置された導電部材３８として８１個（９行×９列）の導電部材３８を例示し、図４Ｃにはユニット当たり９列分の導電部材３８を例示する。
【0065】
次に、図５Ａ〜図５Ｆを参照して、第１実験のモデル試料の作製方法について説明する。図５Ａ〜図５Ｆは、モデル試料の作製方法の主要工程を示すＣＣ方向断面図であり、１つ分のユニット領域Ｕｎ近傍を示す。
【0066】
図５Ａを参照する。樹脂基板３１上に、フェノール系樹脂を厚さ５μｍ塗布し、２５０℃でキュア（硬化）を行って、絶縁層３２を形成する。絶縁層３２上に、感光性フェノール系樹脂を厚さ５μｍ塗布し、露光及び現像により、凹部３３を画定するパターンを形成し、さらに２５０℃でキュア（硬化）を行って、絶縁層３４を形成する。
【0067】
凹部３３の内面を覆って、絶縁層３４上に、シード層３５を形成する。シード層３５は、スパッタリングによりＴｉ層を厚さ２０ｎｍ堆積し、Ｔｉ層上にスパッタリングによりＣｕ層を厚さ１００ｎｍ堆積して形成される。
【0068】
図５Ｂを参照する。シード層３５上に、レジストを（絶縁層３４上面上の厚さとして）厚さ５μｍ塗布して、レジスト層ＲＬ３１を形成する。
【0069】
図５Ｃを参照する。レジスト層ＲＬ３１を露光し、現像を行って、レジストパターンＲＰ３１を形成する。レジストパターンＲＰ３１は、導電部材形成用開口３６ａとダミー形成用開口３６ｂとを有する。導電部材形成用開口３６ａは、ユニット領域Ｕｎ内の全凹部３３を内包する形状であり、幅１０ｍｍである。
【0070】
導電部材形成用開口３６ａの外側に、ダミー形成用開口３６ｂが配置されている。ダミー形成用開口３６ｂは、後述の図６Ａに示すようなライン状のダミー導電部材３７ｂの形成時には、レジストパターンＲＰ３１に溝状凹部を画定し、後述の図６Ｂに示すような柱状のダミー導電部材３７ｂの形成時には、レジストパターンＲＰ３１に穴状凹部を画定する。
【0071】
図５Ｄを参照する。シード層３５を給電層とする電解めっきによりＣｕを堆積して、導電部材形成用開口３６ａ内及びダミー形成用開口３６ｂ内のそれぞれに、導電部材３７ａ及びダミー導電部材３７ｂを形成する。導電部材３７ａの絶縁層３４上面上のめっき高さは、３μｍである。
【0072】
図５Ｅを参照する。レジストパターンＲＰ３１をアセトン等により除去する。そして、１５０℃で２分のアニールを行う。
【0073】
図５Ｆを参照する。絶縁層３４の上面上の導電部材３７ａ及びダミー導電部材３７ｂをＣＭＰで研磨除去する。導電部材３７ａのうち凹部３３内の部分が残されて、導電部材３８が形成される。
【0074】
第１実験では、ダミー導電部材３７ｂの形状を変化させて、ディッシング抑制効果等について評価した。
【0075】
図６Ａ及び図６Ｂは、第１実験でのダミー導電部材３７ｂの形状を示す概略平面図である。導電部材３７ａ及びダミー導電部材３７ｂが形成された状態を示す。なお、導電部材３７ａ及びダミー導電部材３７ｂの輪郭が、それぞれ、レジストパターンＲＰ３１の導電部材形成用開口３６ａ及びダミー形成用開口３６ｂの開口形状に対応する。
【0076】
図６Ａは、ライン形状のダミー導電部材３７ｂを示す。ユニット領域Ｕｎごとに、導電部材３７ａの周りを、１本のライン形状のダミー導電部材３７ｂがリング状に囲んでいる。
【0077】
図６Ｂは、円柱形状のダミー導電部材３７ｂを示す。各ユニット領域Ｕｎの導電部材３７ａを囲むように、複数個のダミー導電部材３７ｂが分布している。なお、図６Ｂの場合のように、導電部材３７ａの周りに分散配置された複数個のダミー導電部材３７ｂをまとめたものも、ダミー導電部材３７ｂと呼ぶ。
【0078】
幅２０μｍのライン状ダミー導電部材３７ｂが形成された第１試料と、幅５μｍのライン状ダミー導電部材３７ｂが形成された第２試料と、直径７０μｍの円柱状ダミー導電部材３７ｂが形成された第３試料と、直径５μｍの円柱状ダミー導電部材３７ｂが形成された第４試料の、４種の試料を作製した。併せて、２種の比較試料を作製した。
【0079】
図６Ｃ及び図６Ｄは、比較試料を示す概略平面図である。図６Ｃは、第１比較試料を示す。第１比較試料は、導電部材３７ａを形成するめっき工程でマスクパターンを用いず、基板全面にＣｕ層３７ａを形成したものである。図６Ｄは、第２比較試料を示す。第２比較試料は、ダミー導電部材３７ｂが形成されず、ユニット領域Ｕｎごとに分割された導電部材３７ａのみが形成されている。
【0080】
図７Ａは、第１試料〜第４試料、及び第１、第２比較試料について、めっき高さをまとめたグラフである。各試料とも、左側に導電部材３７ａのめっき高さ（ダマシン法による配線形成領域のめっき高さ）を示し、右側にダミー導電部材３７ｂのめっき高さ（スクライブ領域のめっき高さ）を示す。
【0081】
導電部材３７ａのめっき高さは、どの試料でも３．０μｍと等しく設定されている。ダミー導電部材３７ｂのめっき高さは、第１比較試料（Ｃｕ層全面形成）では３．０μｍとして扱うことができ、第２比較試料（ダミーなし）では０．０μｍとなる。
【0082】
ダミー導電部材３７ｂのめっき高さは、第１試料（ライン状／幅２０μｍ）で３．５μｍ、第２試料（ライン状／幅５μｍ）で２．２μｍ、第３試料（円柱状／直径７０μｍ）で３．６μｍ、第４試料（円柱状／直径５μｍ）で１．７μｍであった。
【0083】
第１試料（ライン状／幅２０μｍ）及び第３試料（円柱状／直径７０μｍ）では、導電部材３７ａよりも高いダミー導電部材３７ｂが形成されている。第２試料（ライン状／幅５μｍ）及び第４試料（円柱状／直径５μｍ）では、導電部材３７ａよりも低いダミー導電部材３７ｂが形成されている。
【0084】
図７Ｂは、第１試料〜第４試料、及び第１、第２比較試料について、ＣＭＰ後に残った導電部材３８のディッシング量をまとめたグラフである。ユニット領域の最外周に配置された導電部材３８のディッシング量が測定されている。
【0085】
ディッシング量は、第１比較試料（Ｃｕ層全面形成）で１８０ｎｍ、第２比較試料（ダミーなし）で３６０ｎｍ、第１試料（ライン状／幅２０μｍ）で１５０ｎｍ、第２試料（ライン状／幅５μｍ）で３００ｎｍ、第３試料（円柱状／直径７０μｍ）で１６０ｎｍ、第４試料（円柱状／直径５μｍ）で３１０ｎｍであった。
【0086】
第２比較試料（ダミーなし）に比べて、ダミー導電部材３７ｂの形成された第１〜第４試料では、ディッシングが抑制されていることがわかる。第１比較試料（Ｃｕ全面形成）は、上述のように基板の反りが生じやすいが、Ｃｕ層が全面形成されているので、ディッシングは生じにくい。導電部材３７ａよりも高いダミー導電部材３７ｂが形成された第１試料と第３試料では、第１比較試料と同程度に、ディッシングが抑制されていることがわかる。
【0087】
図８は、第１、第２比較試料の基板の反りを示したグラフである。第１比較試料（Ｃｕ層全面形成）では、Ｃｕ層表面側で、基板中心部が基板縁部に対して凹むような反りが生じる。基板中心部と基板縁部との高さの差で反りが評価される。
【0088】
第１比較試料（Ｃｕ層全面形成）の反りは、Ｃｕめっき時点で０．３ｍｍであり、Ｃｕめっき後のアニールにより増加して０．６ｍｍとなっている。第２比較試料（ダミーなし）の反りは、Ｃｕめっき時点で０．０１ｍｍであり、アニール後も０．０１ｍｍである。第２比較試料は、基板内で分割されたＣｕ層（導電部材３７ａ）を形成するようにしたことで、反りが抑制されている。第１試料〜第４試料も、分割されたＣｕ層（導電部材３７ａ）により、反りを抑制させることができる。
【0089】
次に、ダミー導電部材形成のためのマスクパターンが有するダミー形成用開口の好適な寸法について調べた第２実験について説明する。第２実験では、レジスト層に様々な寸法の開口を形成し、開口内に電解めっきでＣｕ層を堆積させて、開口の寸法とめっき高さとの関係について調べた。
【0090】
図６Ａに示したようなライン状のダミー導電部材に対応する溝状開口と、図６Ｂに示したような円柱状のダミー導電部材に対応する穴状開口とを形成した。溝状開口の幅は、１００μｍ、７０μｍ、５０μｍ、３０μｍ、１５μｍ、８μｍ、５μｍ、及び２μｍと変化させた。穴状開口の直径は、１００μｍ、７０μｍ、５０μｍ、４０μｍ、３０μｍ、２０μｍ、１０μｍ、及び５μｍと変化させた。
【0091】
図９Ａは、溝状開口の幅とめっき高さとの関係を示すグラフである。溝状開口については、幅が１５μｍを下回ると、めっき高さが低くなっていくことがわかる。これより、ライン状のダミー導電部材を形成するとき、めっき高さ低下を抑制するには、溝状開口を幅１５μｍ以上の広さにすることが好ましいといえる。
【0092】
図９Ｂは、穴状開口の直径とめっき高さとの関係を示すグラフである。穴状開口については、直径が４０μｍを下回ると、めっき高さが低くなっていくことがわかる。これより、柱状のダミー導電部材を形成するとき、めっき高さ低下を抑制するには、穴状開口を直径４０μｍ以上の広さにすることが好ましいといえる。
【0093】
なお、開口の好ましい大きさは、Ｃｕに限らず、電解めっきで形成される導電材料について概ね同様であろうと考えられる。
【0094】
次に、配線形成工程の違いによって生じる配線特性の違いについて説明する。上述のように、擬似ＳＯＣウエハの再配線をダマシン法により形成する際、樹脂基板の全面上にめっき層を形成すると、ウエハが反ってしまうことに起因して、配線にクラックが生じたりする。一方、樹脂基板上に分割してめっき層を形成することにより、反りが抑制されるので、配線の品質向上が図られる。
【0095】
図１０Ａは、基板上の全面にＣｕ層をめっきし、不要部のＣｕ層を研磨除去して形成された配線の断面を示す、走査イオン顕微鏡（ＳＩＭ）による電子顕微鏡写真である。
【0096】
図１０Ｂは、基板上に分割してＣｕ層をめっきし、不要部のＣｕ層を研磨除去して形成された配線の断面を示す、ＳＩＭによる電子顕微鏡写真である。
【0098】
基板全面にＣｕ層を形成した図１０Ａの試料では、途中の厚さでグレインの成長が止まり、グレインの成長した下層とグレインの成長していない上層とに分離したようなパターンが観察されている。図１０Ａの試料では、基板が反って応力が掛かった状態でＣｕ層のアニールが行われている。これに起因して、グレインが成長しにくいと思われる。
【0099】
一方、基板上に分割してＣｕ層を形成した図１０Ｂの試料では、下面から上面に至るまで成長したグレインが観察される。分割形成されたＣｕ層により反りが抑制され、応力が低減されているので、図１０Ａの試料に比べてグレインが成長しやすいと思われる。例えば上記実施例による銅配線１０においても、図１０Ｂの試料のように、配線の全厚さに亘って成長したグレインが得られるものと考えられる。
【0100】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0101】
以上説明した実施例を含む実施形態に関し、さらに以下の付記を開示する。（付記１）
基板上方に、絶縁層を形成する工程と、
前記絶縁層に、凹部を形成する工程と、
前記絶縁層上に、前記凹部を露出する第１開口と、前記第１開口の外側に配置され、前記凹部を露出しない第２開口とを有するマスクパターンを形成する工程と、
前記第１開口内及び前記２開口内にそれぞれ導電材料を堆積して、第１導電部材及び第２導電部材を形成する工程と、
前記第１導電部材及び前記第２導電部材を、前記絶縁層の上側で研磨除去して、前記凹部内に前記第１導電部材を残す工程と
を有する半導体装置の製造方法。
（付記２）
前記基板は、複数の半導体チップが１組にまとめられたユニットを、複数個面内方向に並べて埋め込み、
前記凹部は、複数個の前記ユニットのうちのある第１ユニットが含む半導体チップに電気的に接続する導電部材を露出し、
前記研磨除去後、前記凹部内に残された前記第１導電部材は、前記第１ユニットが含む半導体チップに電気的に接続する付記１に記載の半導体装置の製造方法。
（付記３）
前記第２開口は、前記第１ユニットを形成する半導体チップの外側に配置される付記２に記載の半導体装置の製造方法。
（付記４）
前記第１導電部材の上面よりも、前記第２導電部材の上面が高く形成される付記１〜３のいずれか１つに記載の半導体装置の製造方法。
（付記５）
第１導電部材及び第２導電部材は、電解めっきにより同時に形成される付記１〜４のいずれか１つに記載の半導体装置の製造方法。
（付記６）
前記第２開口は溝状凹部を画定し、前記第２開口は幅１５μｍ以上の広さである付記５に記載の半導体装置の製造方法。
（付記７）
前記第２開口は穴状凹部を画定し、前記第２開口は直径４０μｍ以上の広さである付記５に記載の半導体装置の製造方法。
（付記８）
前記第２開口は溝状凹部を画定し、リング状に前記第１開口を囲む形状で配置されている付記１〜６のいずれか１つに記載の半導体装置の製造方法。
（付記９）
前記第２開口は穴状凹部を画定し、複数の開口が前記第１開口の周りに分布するように配置されている付記１〜５、７のいずれか１つに記載の半導体装置の製造方法。
（付記１０）
前記基板は、複数の半導体チップが１組にまとめられたユニットを、複数個面内方向に並べて埋め込み、前記第２開口は、隣接する前記ユニットの間のスクライブ領域に配置されている付記１〜９のいずれか１つに記載の半導体装置の製造方法。
（付記１１）
前記基板を形成する材料の熱膨張係数及びヤング率が、ともに、前記導電材料の熱膨張率及びヤング率よりも低い付記１〜１０のいずれか１つに記載の半導体装置の製造方法。
（付記１２）
さらに、前記第１導電部材にアニールを行う工程を有する付記１〜１０のいずれか１つに記載の半導体装置の製造方法。
（付記１３）
複数の半導体チップが埋め込まれた基板と、
前記基板の上方に形成された絶縁層と、
前記絶縁層内に形成され、前記複数の半導体チップの少なくとも１つに電気的に接続され、全厚さに亘って成長したグレインを有する銅配線と
を有する半導体装置。
（付記１４）
前記基板及び前記絶縁層は樹脂で形成されている付記１３に記載の半導体装置。
【符号の説明】
【0102】
１ 再構築ウエハ１ａ 樹脂基板
１ｂ、１ｃ 半導体チップ
２、７、１３ シード層
３ ピン
４、５、１１、１６、１９ 絶縁層
６、６ａ 配線溝
８ａ 配線形成用開口
８ｂ ダミー形成用開口
９ａ 配線導電部材
９ｂ ダミー導電部材
１０、２１ａ 配線
１２、１５ ビアホール
１４、１７ 配線
１８ コンタクト窓
２１ 最配線層
ＲＬ２ レジスト層
ＲＰ１、ＲＰ２、ＲＰ３ レジストパターン
Ｕｎ ユニット領域
Ｓｃ スクライブ領域
３１ 樹脂基板
３２、３４ 絶縁層
３３ 凹部
３５ シード層
３６ａ 配線形成用開口
３６ｂ ダミー形成用開口
３７ａ、３８ 導電部材
３７ｂ ダミー導電部材
ＲＬ３１ レジスト層
ＲＰ３１ レジストパターン