発明が解決しようとする課題[発明の詳細な説明]から抜粋

一般に電力変換回路を構成している半導体スイッチが、何らかの原因で故障（破壊）した場合、通常短絡状態となる。図９に２レベルインバータ回路の短絡電流の動作図を示す。図９においてＩＧＢＴＴ２が短絡故障し、次にＩＧＢＴＴ１にオン指令が入力されると、図示するような破線の経路で直流短絡電流Ｉｓｔが流れ、この状態がある程度続くとＩＧＢＴＴ１も破壊し、完全な直流短絡状態となり、装置としての被害が拡大する。これを防止するため、一般には各ＩＧＢＴのゲート駆動回路ＧＤにアーム短絡検知回路と、検知した際に強制的にＩＧＢＴを遮断する短絡保護回路を設ける。 図１０にその回路例を示す。ゲート駆動回路は、オンオフ信号をフォトカプラＰＣ１で絶縁してＩＧＢＴＴ０のゲートエミッタ間に与える構成で、オン信号がフォトカプラに入力されると、トランジスタＱａがオンして駆動回路の正側電源Ｅｐから抵抗ＲＧを介してＩＧＢＴＴ０のゲートエミッタ間を順バイアス駆動してＩＧＢＴＴ０をオンさせる。またオフ信号がフォトカプラに入力されると、トランジスタＱｂがオンして駆動回路の負側電源Ｅｎから抵抗ＲＧを介してＩＧＢＴＴ０のゲートエミッタ間を逆バイアス駆動してＩＧＢＴＴ０をオフさせる。ダイオードＤｃ、抵抗Ｒ１、コンデンサＣｄ、定電圧ダイオードＺＤ、トランジスタＱｃ及びダイオードＤｄで構成された回路が過電流時に強制的にＩＧＢＴを遮断する短絡保護回路である。オン信号期間中にＩＧＢＴＴ０に過電流が流れるとＩＧＢＴＴ０のコレクタ−エミッタ間電圧が上昇し、ダイオードＤｃが非導通状態となり、トランジスタＱｃがオン→トランジスタＱｂオンとなり、ＩＧＢＴＴ０を強制的に遮断させるものである。フォトカプラＰＣ２は過電流遮断が発生したことを制御回路にフィードバックする短絡検知回路である。 図９では２レベルの回路を例とし示したが、図５に示すようなマルチレベル回路においても同様で、ＩＧＢＴＴ３又はＴ４が短絡故障した場合は、故障していない側のＩＧＢＴをオンさせるとコンデンサＣ１が短絡状態となるため、ＩＧＢＴＴ４又はＴ３のゲート駆動回路にて強制遮断を行う。またＩＧＢＴＴ２又はＴ５が故障した場合は、コンデンサＣ１とＣ２が短絡状態となるため、ＩＧＢＴＴ５又はＴ２のゲート駆動回路にて強制遮断を行う。またＩＧＢＴＴ１又はＴ６が故障した場合は、直流電源ＥｄとコンデンサＣ２が短絡状態となるため、ＩＧＢＴＴ６又はＴ１のゲート駆動回路にて強制遮断を行う。図６、図７においても同様の動作となる。 ところが、図５においてＩＧＢＴＴ３が短絡故障した場合を例に取ると、図１１に示すように、直流電源ＤＰからＩＧＢＴＴ１→Ｔ２→Ｔ３の経路で負荷に電流を流している状態である図１１（ａ）からＩＧＢＴＴ３が短絡故障した図１１（ｂ）に移行する際に、ＩＧＢＴＴ４にオン信号が入力されると、図示する点線の短絡電流Ｉｓｔが流れる。その際ＩＧＢＴＴ４側のゲート駆動回路によって短絡検知を行ってＩＧＢＴＴ４は強制遮断される。同時に図１０におけるフォトカプラＰＣ２を介して故障検知信号が制御装置に送信され、制御装置からは全ＩＧＢＴに対して遮断信号が出力される。その結果、負荷側を流れている電流は図１１（ｃ）に示すように、ＩＧＢＴＴ６のダイオード→ＩＧＢＴＴ５のダイオード→コンデンサＣ１→ＩＧＢＴＴ３を通る経路となる。この時ＩＧＢＴＴ３は短絡状態となっているため、コンデンサＣ１を介する電流となり、コンデンサＣ１は放電し続け、零電圧（コンデンサＣ１の電圧Ｖ_Ｃ１＝０）となったところで、ＩＧＢＴＴ４のダイオードが導通し、図１１（ｄ）に示す経路となる。この時、コンデンサＣ２の電圧Ｖ_Ｃ２は２Ｅｄ／３程度の電圧となっているため、ＩＧＢＴＴ２に印加される電圧Ｖ_Ｔ２は、Ｖ_Ｔ２＝Ｖ_Ｃ２≒２Ｅｄ／３となる。 図１２にＩＧＢＴＴ４が故障した場合の動作図を示す。基本的には図１１と同様の動作となる。負荷からＩＧＢＴＴ４→Ｔ５→Ｔ６の経路で電流を流している状態である図１２（ａ）からＩＧＢＴＴ４が短絡故障した図１２（ｂ）に移行する際に、ＩＧＢＴＴ３にオン信号が入力されると、図示する点線の短絡電流が流れる。その際ＩＧＢＴＴ３側のゲート駆動回路によって短絡検知を行ってＩＧＢＴＴ３は強制遮断される。同時に図１０におけるフォトカプラＰＣ２を介して故障検知信号が制御装置に送信され、制御装置からは全ＩＧＢＴに対して遮断信号が出力される。その結果、負荷側を流れている電流は図１１（ｃ）に示すように、ＩＧＢＴＴ４→コンデンサＣ１→ＩＧＢＴＴ２のダイオード→ＩＧＢＴＴ１のダイオードを通る経路となる。この時ＩＧＢＴＴ４は短絡状態となっているため、コンデンサＣ１を介する電流となり、コンデンサＣ１は放電し続け、零電圧（コンデンサＣ１の電圧Ｖ_Ｃ１＝０）となったところで、ＩＧＢＴＴ３のダイオードが導通し、図１２（ｄ）に示す経路となる。この時、コンデンサＣ２の電圧Ｖ_Ｃ２は２Ｅｄ／３程度の電圧となっているため、ＩＧＢＴＴ５に印加される電圧Ｖ_Ｔ５は、Ｖ_Ｔ５＝Ｖ_Ｃ２≒２Ｅｄ／３となる。 これらのケースを想定した場合、ＩＧＢＴＴ２（Ｔ３が故障した場合）及びＴ５（Ｔ４が故障した場合）には２Ｅｄ／３以上の耐圧を有した素子が必要となり、実質的には直流電源ＤＰの電圧Ｅｄ程度の耐圧を有するＩＧＢＴが必要である。すなわち前述したような通常状態では、定常的に印加される電圧の２倍の２Ｅｄ／３程度の耐圧で済むところが、それ以上の高い耐圧を有する必要があり、素子の大型化やコストアップといった課題が発生する。 従って、本発明の課題は、ＩＧＢＴに短絡故障が発生した場合に、健全なＩＧＢＴに印加される電圧を低く抑制し、半導体スイッチの耐圧を必要以上に高くする必要のない、小型、低価格の装置を提供することである。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明では、フライングキャパシタ形マルチレベル電力変換回路において、半導体スイッチに短絡故障が発生した場合にフライングキャパシタとしてのコンデンサが短絡放電される半導体スイッチをゲート駆動回路の短絡保護回路で遮断させ、そのコンデンサに接続される直流電源側の半導体スイッチをオン又はオンを継続させて、その半導体スイッチの直流電源側に接続されるコンデンサの電圧が所定値に達した時点でオン又はオンを継続している半導体スイッチをオフさせるようにしている。 この結果、短絡故障時においても半導体スイッチの耐圧を必要以上に高くする必要がなくなり、小型、低価格の装置を構築することが可能となる。