発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、前記特許文献１〜３に記載された従来例にあっては、個々のパワー半導体素子やＩＧＢＴ素子の温度特性を調整するようにしているが、パワー半導体素子やＩＧＢＴ素子等の電圧制御型半導体素子を実装した半導体回路を複数配列した半導体モジュールを冷却流に沿って並列配置した場合の温度管理については何ら考慮されていないという未解決の課題がある。
そこで、本発明は、従来例の未解決の課題に着目してなされたものであり、冷却流に沿って複数の半導体モジュールを並列配置した場合に半導体モジュール同士の温度を平均化することができる半導体装置を提供することを目的としている。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明によれば、冷却体に複数の半導体回路を並列配置した少なくとも２つの半導体モジュールを冷媒流に沿う方向に配置し、各半導体モジュールに正の温度抵抗特性を有する温度検出用抵抗を配置し、それぞれの半導体モジュールについて、冷媒流の上流側半導体モジュールのゲート信号入力端子にゲート信号を前記冷媒流の上流側に対応する冷媒流の下流側半導体モジュールの温度検出用抵抗を介して供給するようにしている。逆に、前記冷媒流の下流側半導体モジュールのゲート信号入力端子にゲート信号を前記冷媒流の上流側半導体モジュールの温度検出用抵抗を介して供給するようにしている。このため、冷媒流の上流側となる半導体モジュールのゲート信号入力端子には、冷媒流の下流側となる冷却効果の低い半導体モジュールの温度検出用抵抗がゲート抵抗と直列に接続されることになるので、ゲート抵抗値が大きくなってスイッチング損失を大きくして発熱量を増加し、逆に下流側の半導体モジュールではゲート抵抗が小さくなってスイッチング損失を小さくして発熱量を減少させる。したがって、半導体モジュール間での温度差を少なくできる。このため、各半導体モジュールの到達温度によるレイアウトと冷却フィンの設計の面で、設計自由度を向上させることができる。