知財求人 - 知財ポータルサイト「IP Force」
特許6043132ＤＣ／ＤＣコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6043132
(24)【登録日】2016年11月18日
(45)【発行日】2016年12月14日
(54)【発明の名称】ＤＣ／ＤＣコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器
(51)【国際特許分類】
H02M 3/28 20060101AFI20161206BHJP
【ＦＩ】
H02M3/28 K
H02M3/28 N
【請求項の数】18
【全頁数】21
(21)【出願番号】特願2012-199641(P2012-199641)
(22)【出願日】2012年9月11日
(65)【公開番号】特開2014-57401(P2014-57401A)
(43)【公開日】2014年3月27日
【審査請求日】2015年9月3日
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】佐藤 好則
(72)【発明者】
【氏名】名手 智
【審査官】
柳下 勝幸
(56)【参考文献】
【文献】
国際公開第２０１１／１５８２８４（ＷＯ，Ａ１）
【文献】
特開２００３−１４３８３５（ＪＰ，Ａ）
【文献】
特開２００３−１９９３４６（ＪＰ，Ａ）
【文献】
特開２０００−２８７４４２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
前記補助巻線の電圧が所定の第１タイムアウト時間の間変化しないとき、アサートされる第１タイムアウト信号を生成する第１タイムアウト回路と、
前記ボトム検出信号がアサートされるとリセットされてカウントが開始され、前記第１タイムアウト時間より短い所定の第２タイムアウト時間がカウントされると、アサートされる第２タイムアウト信号を生成するタイムアウト回路と、
前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号にもとづき、前記オン信号を生成するロジック部と、
を含むことを特徴とする制御回路。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
前記補助巻線の電圧が所定の第１タイムアウト時間の間変化しないとき、アサートされる第１タイムアウト信号を生成する第１タイムアウト回路と、
前記ボトム検出信号がアサートされるとリセットされてカウントが開始され、前記第１タイムアウト時間より短い所定の第２タイムアウト時間がカウントされると、アサートされる第２タイムアウト信号を生成するタイムアウト回路と、
前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号にもとづき、前記オン信号を生成するロジック部と、
を含むことを特徴とする制御回路。
【請求項2】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
前記ボトム検出信号が所定の第１タイムアウト時間の間アサートされないとき、アサートされる第１タイムアウト信号を生成する第１タイムアウト回路と、
前記ボトム検出信号が前記第１タイムアウト時間より短い所定の第２タイムアウト時間の間アサートされないとき、アサートされる第２タイムアウト信号を生成する第２タイムアウト回路と、
前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号にもとづき、前記オン信号を生成するロジック部と、
を含み、
前記ロジック部は、
前記スイッチングトランジスタのオフ状態において、前記ボトム検出信号がアサートされたか否かを判定するボトム判定部を含み、
前記ボトム検出信号がアサートされたと判定されたとき、前記第２タイムアウト信号を有効化し、前記ボトム検出信号がアサートされないと判定されたとき、前記第２タイムアウト信号を無効化することを特徴とする制御回路。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
前記ボトム検出信号が所定の第１タイムアウト時間の間アサートされないとき、アサートされる第１タイムアウト信号を生成する第１タイムアウト回路と、
前記ボトム検出信号が前記第１タイムアウト時間より短い所定の第２タイムアウト時間の間アサートされないとき、アサートされる第２タイムアウト信号を生成する第２タイムアウト回路と、
前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号にもとづき、前記オン信号を生成するロジック部と、
を含み、
前記ロジック部は、
前記スイッチングトランジスタのオフ状態において、前記ボトム検出信号がアサートされたか否かを判定するボトム判定部を含み、
前記ボトム検出信号がアサートされたと判定されたとき、前記第２タイムアウト信号を有効化し、前記ボトム検出信号がアサートされないと判定されたとき、前記第２タイムアウト信号を無効化することを特徴とする制御回路。
【請求項3】
前記ボトム判定部は、前記スイッチングトランジスタがオフするとネゲートされ、その後、前記ボトム検出信号がアサートされるとアサートされるボトム判定信号を生成することを特徴とする請求項２に記載の制御回路。
【請求項4】
前記ボトム判定部は、その入力端子にハイレベル電圧が入力され、そのクロック端子に前記ボトム検出信号が入力され、そのリセット端子に前記スイッチングトランジスタのオン、オフを指示する信号が入力されたＤフリップフロップを含むことを特徴とする請求項３に記載の制御回路。
【請求項5】
前記スイッチングトランジスタがオフしてからあるセットマスク時間経過後にアサートされるセットマスク信号を生成するセットマスク信号生成部をさらに含み、
前記ロジック部は、前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号のうち、前記セットマスク信号がアサートされた後に最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項１から４のいずれかに記載の制御回路。
前記ロジック部は、前記ボトム検出信号、前記第１タイムアウト信号、前記第２タイムアウト信号のうち、前記セットマスク信号がアサートされた後に最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項6】
前記オン信号生成部は、
前記ボトム検出信号のアサートされた回数が所定値に達するとアサートされるセット信号を生成するボトムカウントコントローラをさらに含み、
前記ロジック部は、前記セット信号、前記第１タイムアウト信号、前記第２タイムアウト信号のうち最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項１から４のいずれかに記載の制御回路。
前記ボトム検出信号のアサートされた回数が所定値に達するとアサートされるセット信号を生成するボトムカウントコントローラをさらに含み、
前記ロジック部は、前記セット信号、前記第１タイムアウト信号、前記第２タイムアウト信号のうち最も早くアサートされた信号にもとづき、前記オン信号をアサートすることを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項7】
前記オン信号生成部は、
前記スイッチングトランジスタがオフしてから所定のマスク時間、前記ボトム検出信号をマスクするブランキング回路をさらに含むことを特徴とする請求項１から６のいずれかに記載の制御回路。
前記スイッチングトランジスタがオフしてから所定のマスク時間、前記ボトム検出信号をマスクするブランキング回路をさらに含むことを特徴とする請求項１から６のいずれかに記載の制御回路。
【請求項8】
前記オフ信号生成部は、
前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を、前記検出抵抗に生ずる検出電圧と比較し、比較結果に応じてアサートされるオフ信号を生成するエラーコンパレータを含むことを特徴とする請求項１から７のいずれかに記載の制御回路。
前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を、前記検出抵抗に生ずる検出電圧と比較し、比較結果に応じてアサートされるオフ信号を生成するエラーコンパレータを含むことを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項9】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を備え、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
（i）前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、前記オン信号をアサートするロジック部と、
を含むことを特徴とする制御回路。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を備え、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
（i）前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、前記オン信号をアサートするロジック部と、
を含むことを特徴とする制御回路。
【請求項10】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
（i）前記ボトム検出信号が所定回数アサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、前記オン信号をアサートするロジック部と、
を含むことを特徴とする制御回路。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記補助巻線の一端の電圧、前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、前記ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするドライバと、
を備え、
前記パルス変調器は、
前記フィードバック電圧および前記検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、
前記補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、
を含み、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成され、
前記オン信号生成部は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、
（i）前記ボトム検出信号が所定回数アサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、前記オン信号をアサートするロジック部と、
を含むことを特徴とする制御回路。
【請求項11】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項12】
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
アノードが前記２次巻線と接続される第１ダイオードと、
一端が接地され、他端が前記第１ダイオードのカソードと接続された第１出力キャパシタと、
アノードが前記補助巻線と接続される第２ダイオードと、
一端が接地され、他端が前記第２ダイオードのカソードと接続された第２出力キャパシタと、
前記第１出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、
前記検出抵抗に生ずる検出電圧、前記補助巻線の一端の電圧、前記フィードバック電圧にもとづき、前記スイッチングトランジスタをスイッチングする請求項１から１１のいずれかに記載の制御回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
アノードが前記２次巻線と接続される第１ダイオードと、
一端が接地され、他端が前記第１ダイオードのカソードと接続された第１出力キャパシタと、
アノードが前記補助巻線と接続される第２ダイオードと、
一端が接地され、他端が前記第２ダイオードのカソードと接続された第２出力キャパシタと、
前記第１出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、
前記検出抵抗に生ずる検出電圧、前記補助巻線の一端の電圧、前記フィードバック電圧にもとづき、前記スイッチングトランジスタをスイッチングする請求項１から１１のいずれかに記載の制御回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項13】
前記フィードバック回路は、
前記出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、
その１次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、
を含み、前記フォトカプラの２次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
前記出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、
その１次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、
を含み、前記フォトカプラの２次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項14】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項15】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項16】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１２または１３に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【請求項17】
ＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御方法は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、
（i）前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、オン信号をアサートするステップと、
前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、
前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御方法は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、
（i）前記スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、前記ボトム検出信号がアサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、オン信号をアサートするステップと、
前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、
前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
【請求項18】
ＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御方法は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、
（i）前記ボトム検出信号が所定回数アサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、オン信号をアサートするステップと、
前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、
前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
前記ＤＣ／ＤＣコンバータは、
１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、
前記１次巻線と接続されたスイッチングトランジスタと、
前記スイッチングトランジスタの経路上に設けられた検出抵抗と、
を備え、
前記制御方法は、
前記補助巻線の一端の電圧を所定のしきい値電圧と比較し、前記補助巻線の一端の電圧が前記しきい値電圧より低くなるとアサートされるボトム検出信号を生成するステップと、
（i）前記ボトム検出信号が所定回数アサートされ、または（ii）前記スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）前記ボトム検出信号がアサートされるとリセットされてカウント動作が開始され、前記第１タイムアウト時間より短い第２タイムアウト時間がカウントされたとき、オン信号をアサートするステップと、
前記検出抵抗に生ずる検出電圧および前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧に応じてアサートされるオフ信号を生成するステップと、
前記オン信号がアサートされると前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、前記オフ信号がアサートされると前記スイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成するステップと、
前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（インバータ）が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【0003】
図１は、本発明者が検討したインバータを示す回路図である。インバータ１ｒは主としてヒューズ２、入力キャパシタＣｉ、フィルタ４、ダイオード整流回路６、平滑キャパシタＣｓおよびＤＣ／ＤＣコンバータ１０ｒを備える。
【0004】
商用交流電圧ＶＡＣは、ヒューズ２および入力キャパシタＣｉを介してフィルタ４に入力される。フィルタ４は、商用交流電圧ＶＡＣのノイズを除去する。ダイオード整流回路６は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。ダイオード整流回路６の出力電圧は、平滑キャパシタＣｓによって平滑化され、直流電圧ＶＨに変換される。
【0005】
絶縁型のＤＣ／ＤＣコンバータ１０ｒは、入力端子Ｐ１に直流電圧ＶＨを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【0006】
ＤＣ／ＤＣコンバータ１０ｒは、制御回路１００ｒ、出力回路２００、フィードバック回路２１０を備える。出力回路２００は、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣＭ、スイッチングトランジスタＭ１、検出抵抗ＲＳを含む。出力回路２００のトポロジーは一般的なものであるため、説明を省略する。
【0007】
制御回路１００ｒの出力端子（ＯＵＴ端子）は、抵抗Ｒｇを介してスイッチングトランジスタＭ１のゲートと接続される。制御回路１００ｒがスイッチングトランジスタＭ１をスイッチングすることにより、入力電圧ＶＨが降圧され、出力電圧ＶＯＵＴが生成される。そして制御回路１００ｒは、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧ＶＯＵＴを目標値に安定化させるとともに、トランスＴ１の１次巻線Ｗ１に流れるコイル電流ＩＬｐを制御する。
【0008】
検出抵抗ＲＳは、トランスＴ１の１次巻線Ｗ１およびスイッチングトランジスタＭ１と直列に設けられる。検出抵抗ＲＳには、１次巻線Ｗ１およびスイッチングトランジスタＭ１に流れる電流ＩＬｐに比例した電圧降下（検出電圧）Ｖｃｓが発生する。検出電圧Ｖｃｓは、制御回路１００ｒの電流検出端子（ＣＳ端子）に入力される。制御回路１００ｒは、検出電圧Ｖｃｓにもとづいて、１次巻線Ｗ１に流れる電流ＩＬｐを制御する。
【0009】
フィードバック回路２１０は、出力電圧ＶＯＵＴに応じたフィードバック電圧Ｖｆｂを生成し、制御回路１００ｒのフィードバック端子（ＦＢ端子）に供給する。フィードバック回路２１０は、シャントレギュレータ２１２およびフォトカプラ２１４を含む。シャントレギュレータ２１２は、誤差増幅器であり、出力電圧ＶＯＵＴと所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号Ｓ１１を生成し、フォトカプラ２１４の発光ダイオードに供給する。フォトカプラ２１４のフォトトランジスタ（あるいはフォトトランジスタ）は、発光ダイオードからの光信号Ｓ１２を、フィードバック信号Ｓ１１に応じたフィードバック電圧Ｖｆｂに変換する。
【0010】
トランスＴ１の１次側には、１次巻線Ｗ１に加えて補助巻線Ｗ３が設けられる。補助巻線Ｗ３、第２ダイオードＤ２、第２出力キャパシタＣｖｃｃは、第２のＤＣ／ＤＣコンバータを形成する。スイッチングトランジスタＭ１のスイッチングに応じて、第２出力キャパシタＣｖｃｃには、直流電圧ＶＣＣが発生する。直流電圧ＶＣＣは、制御回路１００ｒの電源端子ＶＣＣ（ＶＣＣ端子）に供給される。ＶＣＣ端子と入力端子Ｐ１の間には、スタート抵抗Ｒｓｔａｒｔが設けられる。起動時には、スタート抵抗Ｒｓｔａｒｔを介してキャパシタＣｖｓｓが充電され、制御回路１００ｒに電源電圧Ｖｃｃが供給される。
【0011】
制御回路１００ｒは、いわゆるピーク電流モードのパルス変調器であり、具体的には、エッジブランキング回路１０２、パルス変調器１１０、駆動回路１３０を備える。
【0012】
スイッチングトランジスタＭ１がターンオンした直後、検出電圧Ｖｃｓは一時的に跳ね上がる。検出電圧Ｖｃｓの跳ね上がりによってスイッチングトランジスタＭ１がオフするのを防止するために、エッジブランキング回路１０２は、スイッチングトランジスタＭ１のターンオン直後のマスク期間、検出電圧Ｖｃｓをマスクする。
【0013】
ＦＢ端子には、キャパシタＣｆｂが外付けされ、また抵抗Ｒ１１によってプルアップされる。フィードバック電圧Ｖｆｂは、抵抗Ｒ１２、Ｒ１３により分圧される。
【0014】
パルス変調器１１０は、フィードバック電圧Ｖｆｂに応じてデューティ比が調節されるパルス信号ＳＰＭを生成する。パルス変調器１１０は、スイッチングトランジスタＭ１に流れるコイル電流ＩＬｐに比例した検出電圧Ｖｃｓに応じて、スイッチングトランジスタＭ１をオフするタイミングを制御する。ドライバ１０４は、パルス信号ＳＰＭに応じてスイッチングトランジスタＭ１をスイッチングする。
【0015】
図１のパルス変調器１１０は、ピーク電流モードの変調器であり、エラーコンパレータ１１２、ロジック部１１６、オン信号生成部１１８を含む。エラーコンパレータ１１２は、分圧されたフィードバック電圧Ｖｆｂ’と検出電圧Ｖｃｓ’を比較し、検出電圧Ｖｃｓ’がフィードバック電圧Ｖｆｂ’に達するとアサートされるオフ信号ＳＯＦＦを生成する。
【0016】
制御回路１００ｒは、補助端子（ＺＴ端子）を有する。補助巻線Ｗ３の一端の電圧Ｖａは、抵抗Ｒｚｔ１、Ｒｚｔ２によって分圧される。ＺＴ端子には、分圧された電圧（以下、ＺＴ電圧ともいう）Ｖｚｔが入力される。
【0017】
オン信号生成部１１８は、補助巻線Ｗ３の一端の電圧Ｖａが所定のしきい値電圧Ｖｔｈ＿ｚｔより低くなったことを契機としてアサートされるオン信号ＳＯＮを生成する。
【0018】
スイッチングトランジスタＭ１がオンの期間、トランスＴ１にエネルギーが蓄えられ、スイッチングトランジスタＭ１がオフの期間、トランスＴ１のエネルギーが放出される。スイッチングトランジスタＭ１がオフした直後、２次巻線Ｗ２に電流ＩＬｓが流れる期間、電圧Ｖａはある電圧レベルを維持する。トランスＴ１のエネルギーがゼロとなり、電流ＩＬｓがゼロとなると、電圧Ｖａは疑似共振によって振動する。オン信号生成部１１８は、振動によって電圧Ｖａがゼロ付近まで低下すると、トランスＴ１のエネルギーがゼロになったものと判定し、再度スイッチングトランジスタＭ１をオンするために、オン信号ＳＯＮをアサートする。
【0019】
ロジック部１１６はＳＲフリップフロップであり、そのセット端子には、オン信号ＳＯＮが入力され、そのリセット端子には、オフ信号ＳＯＦＦが入力される。ロジック部１１６の出力（パルス変調信号という）ＳＰＭは、オン信号ＳＯＮがアサートされるたびにスイッチングトランジスタＭ１のオンに対応するオンレベル（ハイレベル）に遷移し、オフ信号ＳＯＦＦがアサートされるたびにスイッチングトランジスタＭ１のオフに対応するオフレベル（ローレベル）に遷移する。
【0020】
駆動回路１３０は、パルス信号ＳＰＭにもとづいて、スイッチングトランジスタＭ１をスイッチングする。
【0021】
図２は、図１の制御回路１００ｒの動作を示す波形図である。時刻ｔ１に、オフ信号ＳＯＦＦがアサートされ、スイッチングトランジスタＭ１がオフする。スイッチングトランジスタＭ１がオフした後、トランスＴ１にエネルギーが残留している間、ＺＴ端子のＺＴ電圧Ｖｚｔは一定レベルを持続する。トランスＴ１のエネルギーがゼロになると、１次巻線Ｗ１とキャパシタＣｄｓを含む共振回路によって、１次巻線Ｗ１の両端間の電圧が振動し始め、補助巻線Ｗ３の両端間の電圧も振動する（時刻ｔ２）。
【0022】
オン信号生成部１１８は、ＺＴ電圧Ｖｚｔを所定のしきい値電圧Ｖｔｈ＿ｚｔと比較し、Ｖｚｔ＜Ｖｔｈ＿ｚｔとなるたびにアサートされるボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴを生成する。しきい値電圧Ｖｔｈ＿ｚｔにはヒステリシスが設定される。
【0023】
スイッチングトランジスタＭ１のスイッチング周波数の上限を設定するために、セットマスク時間τＳＥＴＭＡＳＫが測定される。セットマスク信号ＳＥＴ＿ＭＡＳＫは、スイッチングトランジスタＭ１がオフしてからあるセットマスク時間τＳＥＴＭＡＳＫが経過後にアサートされる（時刻ｔ３）。セットマスク時間τＳＥＴＭＡＳＫ中のボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴはマスク（無効化）される。
【0024】
セットマスク時間τＳＥＴＭＡＳＫ経過後にボトム検出信号ＢＯＴＴＯＭ＿ＤＥＴがアサートされると、オン信号生成部１１８はオン信号ＳＯＮをアサートする（時刻ｔ４）。
【0025】
オン信号ＳＯＮがアサートされると、パルス信号ＳＰＭがオンレベルに遷移し、スイッチングトランジスタＭ１がオンする。スイッチングトランジスタＭ１がオンすると、コイル電流ＩＬｐが時間とともに増大し、それにともない検出電圧Ｖｃｓ’が上昇する。検出電圧Ｖｃｓ’がフィードバック電圧Ｖｆｂ’に達すると、オフ信号ＳＯＦＦがアサートされ、スイッチングトランジスタＭ１が再びオフする（時刻ｔ５）。
【0026】
制御回路１００ｒは以上の動作を繰り返す。なお、図１の制御回路１００ｒの構成および動作を、公知技術として認定してはならない。
【先行技術文献】
【特許文献】
【0027】
【特許文献1】特開平９−０９８５７１号公報
【特許文献2】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0028】
図１のＤＣ／ＤＣコンバータ１０ｒにおいて、時刻ｔ２以降にＺＴ電圧Ｖｚｔが振動する際に、減衰する場合がある。図２には、一点鎖線でこのときの電圧Ｖｚｔが示される。ＺＴ電圧Ｖｚｔがしきい値電圧Ｖｔｈ＿ｚｔより低い状態を維持すると、オン信号ＳＯＮがアサートされず、スイッチングトランジスタＭ１を再度オンすることができなくなる。
【0029】
また、抵抗Ｒｚｔ２がショートしたり、ＤＣ／ＤＣコンバータ１０ｒの出力端子が地絡した場合にも、ＺＴ電圧Ｖｚｔが０Ｖ付近となり、オン信号ＳＯＮがアサートされない。
【0030】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＤＣ／ＤＣコンバータを補助巻線の電圧にもとづいて安定的に制御可能な制御回路の提供にある。
【課題を解決するための手段】
【0031】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。ＤＣ／ＤＣコンバータは、１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、１次巻線と接続されたスイッチングトランジスタと、スイッチングトランジスタの経路上に設けられた検出抵抗と、を備える。制御回路は、補助巻線の一端の電圧、検出抵抗に生ずる検出電圧およびＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧にもとづき、ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづいてスイッチングトランジスタをスイッチングするドライバと、を備える。パルス変調器は、フィードバック電圧および検出電圧に応じてアサートされるオフ信号を生成するオフ信号生成部と、補助巻線の一端の電圧に応じてアサートされるオン信号を生成するオン信号生成部と、を有する。パルス変調器は、オン信号がアサートされるとスイッチングトランジスタのオンに対応するオンレベルに遷移し、オフ信号がアサートされるとスイッチングトランジスタのオフに対応するオフレベルに遷移するパルス信号を生成可能に構成される。オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、ボトム検出信号が所定の第１タイムアウト時間の間アサートされないとき、アサートされる第１タイムアウト信号を生成する第１タイムアウト回路と、ボトム検出信号が第１タイムアウト時間より短い所定の第２タイムアウト時間の間アサートされないとき、アサートされる第２タイムアウト信号を生成する第２タイムアウト回路と、ボトム検出信号、第１タイムアウト信号、第２タイムアウト信号にもとづき、オン信号を生成するロジック部と、を含む。
【0032】
この態様によると、補助巻線の一端の電圧が減衰せずに振動する場合には、ボトム検出信号に応じてスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が減衰振動する場合には、第２タイムアウト信号にもとづきスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が故障等により変化しない場合には、第１タイムアウト信号にもとづきスイッチングトランジスタをスイッチングすることができる。この態様の制御回路によれば、ＤＣ／ＤＣコンバータを補助巻線の電圧にもとづいて安定的に動作させることができる。
【0033】
ロジック部は、スイッチングトランジスタのオフ状態において、ボトム検出信号がアサートされたか否かを判定するボトム判定部を含んでもよい。ボトム判定部によってボトム検出信号がアサートされたと判定されたとき、第２タイムアウト信号を有効化し、ボトム検出信号がアサートされないと判定されたとき、第２タイムアウト信号を無効化してもよい。この態様によれば、ボトム判定部によって、補助巻線の一端の電圧が振動しているか、故障等により一定値を維持しているかを区別できる。
【0034】
ボトム判定部は、スイッチングトランジスタがオフするとネゲートされ、その後、ボトム検出信号がアサートされるとアサートされるボトム判定信号を生成してもよい。ボトム判定信号は、ボトム検出信号がアサートされないときには、ネゲートされ続ける。
【0035】
ボトム判定部は、その入力端子にハイレベル電圧が入力され、そのクロック端子にボトム検出信号が入力され、そのリセット端子にスイッチングトランジスタのオン、オフを指示する信号が入力されたＤフリップフロップを含んでもよい。
【0036】
オン信号生成部は、スイッチングトランジスタがオフしてからあるセットマスク時間経過後にアサートされるセットマスク信号を生成するセットマスク信号生成部をさらに含んでもよい。ロジック部は、ボトム検出信号、第１タイムアウト信号、第２タイムアウト信号のうち、セットマスク信号がアサートされた後に最も早くアサートされた信号にもとづき、オン信号をアサートしてもよい。
【0037】
オン信号生成部は、ボトム検出信号のアサートされた回数が所定値に達するとアサートされるセット信号を生成するボトムカウントコントローラをさらに含んでもよい。ロジック部は、セット信号、第１タイムアウト信号、第２タイムアウト信号のうち、最も早くアサートされた信号にもとづき、オン信号をアサートしてもよい。
【0038】
オン信号生成部は、スイッチングトランジスタがオフしてから所定のマスク時間、ボトム検出信号をマスクするブランキング回路をさらに含んでもよい。
【0039】
オフ信号生成部は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を、検出抵抗に生ずる検出電圧と比較し、比較結果に応じてアサートされるオフ信号を生成するエラーコンパレータを含んでもよい。
【0040】
本発明の別の態様もまた、制御回路である。この制御回路において、オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、（i）スイッチングトランジスタがオフしてからあるセットマスク時間の経過後に、ボトム検出信号がアサートされ、または（ii）スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）ボトム検出信号がアサートされてから、その後ボトム検出信号がアサートされない状態が、第１タイムアウト時間より短い第２タイムアウト時間持続したとき、オン信号をアサートするロジック部と、を含む。
【0041】
本発明のさらに別の態様もまた、制御回路である。この制御回路において、オン信号生成部は、補助巻線の一端の電圧を所定のしきい値電圧と比較し、補助巻線の一端の電圧がしきい値電圧より低くなるとアサートされるボトム検出信号を生成するボトム検出コンパレータと、（i）ボトム検出信号が所定回数アサートされ、または（ii）スイッチングトランジスタがオフしてから所定の第１タイムアウト時間が経過し、または（iii）ボトム検出信号がアサートされてから、その後ボトム検出信号がアサートされない状態が、第１タイムアウト時間より短い第２タイムアウト時間持続したとき、オン信号をアサートするロジック部と、を含む。
【0042】
これらの態様によると、補助巻線の一端の電圧が減衰せずに振動する場合には、ボトム検出信号に応じてスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が減衰振動する場合には、第２タイムアウト時間にもとづきスイッチングトランジスタをスイッチングし、補助巻線の一端の電圧が故障等により変化しない場合には、第１タイムアウト時間にもとづきスイッチングトランジスタをスイッチングすることができる。この態様の制御回路によれば、ＤＣ／ＤＣコンバータを補助巻線の電圧にもとづいて安定的に動作させることができる。
【0043】
制御回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
制御回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0044】
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次側に設けられた１次巻線、補助巻線と、２次側に設けられた２次巻線と、を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、スイッチングトランジスタの経路上に設けられた検出抵抗と、アノードが２次巻線と接続される第１ダイオードと、一端が接地され、他端が第１ダイオードのカソードと接続された第１出力キャパシタと、アノードが補助巻線と接続される第２ダイオードと、一端が接地され、他端が第２ダイオードのカソードと接続された第２出力キャパシタと、第１出力キャパシタに生ずる出力電圧に応じたフィードバック電圧を生成するフィードバック回路と、検出抵抗に生ずる検出電圧、補助巻線の一端の電圧、フィードバック電圧にもとづき、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。
【0045】
フィードバック回路は、出力電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その１次側の発光素子がフィードバック信号によって制御されるフォトカプラと、を含み、フォトカプラの２次側の受光素子に生ずる信号が、フィードバック電圧として制御回路に供給されてもよい。
【0046】
本発明の別の態様は電源装置に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備えてもよい。
【0047】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備えてもよい。
【0048】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成するＤＣ／ＤＣコンバータと、を備えてもよい。
【0049】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0050】
本発明のある態様によれば、ＤＣ／ＤＣコンバータを補助巻線の電圧にもとづいて安定的に制御できる。
【図面の簡単な説明】
【0051】
【図1】本発明者が検討したインバータを示す回路図である。
【図3】実施の形態に係る制御回路のオン信号生成部の構成を示す回路図である。
【図4】制御回路の動作を示すタイムチャートである。
【図5】インバータを備えるＡＣアダプタを示す図である。
【図7】第１の変形例に係るオン信号生成部の構成を示す回路図である。
【発明を実施するための形態】
【0052】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0053】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【0054】
実施の形態に係るＤＣ／ＤＣコンバータの基本構成は図１と同様である。ＤＣ／ＤＣコンバータ１０は、制御回路１００、出力回路２００、フィードバック回路２１０を備える。
【0055】
制御回路１００は、ひとつの半導体基板上に一体集積化された機能ＩＣである。パルス変調器１１０は、ピーク電流モードの変調器であり、補助巻線Ｗ３の一端の電圧Ｖａ、検出抵抗ＲＳに生ずる検出電圧ＶｃｓおよびＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴに応じたフィードバック電圧Ｖｆｂにもとづき、ＤＣ／ＤＣコンバータ１０の出力電圧ＶＯＵＴが目標値に近づくようにデューティ比が調節されるパルス信号ＳＰＭを生成する。
【0056】
駆動回路１３０は、パルス信号ＳＰＭにもとづいてスイッチングトランジスタＭ１をスイッチングする。駆動回路１３０は、プリドライバ１３２およびドライバ１３４を含む。
【0057】
パルス変調器１１０は、エラーコンパレータ（オフ信号生成部）１１２、オン信号生成部１１８、ロジック部１１６を備える。
【0058】
エラーコンパレータ１１２は、フィードバック電圧Ｖｆｂおよび検出電圧Ｖｃｓに応じてアサートされるオフ信号ＳＯＦＦを生成する。具体的にはエラーコンパレータ１１２は、フィードバック電圧Ｖｆｂ’を、検出電圧Ｖｃｓ’と比較し、Ｖｆｂ’＜Ｖｃｓ’となるとアサート（ハイレベル）されるオフ信号ＳＯＦＦを生成する。
【0059】
オン信号生成部１１８は、補助巻線Ｗ３の一端の電圧Ｖａに応じてアサートされるオン信号ＳＯＮを生成する。
【0060】
ロジック部１１６はＳＲフリップフロップであり、そのセット端子には、オン信号ＳＯＮが入力され、そのリセット端子には、オフ信号ＳＯＦＦが入力される。ロジック部１１６の出力（パルス変調信号という）ＳＰＭは、オン信号ＳＯＮがアサートされるたびにスイッチングトランジスタＭ１のオンに対応するオンレベル（ハイレベル）に遷移し、オフ信号ＳＯＦＦがアサートされるたびにスイッチングトランジスタＭ１のオフに対応するオフレベル（ローレベル）に遷移する。なおロジック部１１６は、ＳＲフリップフロップ以外のロジック素子で構成してもよい。
【0061】
図３は、実施の形態に係る制御回路のオン信号生成部１１８の構成を示す回路図である。オン信号生成部１１８は、主としてロジック部４０１、ボトム検出コンパレータ４０２、ＺＴブランキング回路４０３、ワンショット回路４０８を備える。
【0062】
ボトム検出コンパレータ４０２は、ＺＴ電圧Ｖｚｔを所定のしきい値電圧Ｖｔｈ＿ｚｔと比較し、ＺＴ電圧Ｖｚｔがしきい値電圧Ｖｔｈ＿ｚｔより低くなるとアサートされるボトム検出信号Ｓ３１を生成する。
【0063】
スイッチングトランジスタＭ１がオフした直後、ＺＴ電圧Ｖｚｔは大きくスイングし、トランスＴ１にエネルギーが残留しているにもかかわらずボトムが誤検出される恐れがある。ボトムの誤検出を防止するために、ＺＴブランキング回路４０３が設けられる。ＺＴブランキング回路４０３は、スイッチングトランジスタＭ１がオフしてから所定のマスク時間、ボトム検出信号Ｓ３１をマスクする。
【0064】
ブランキングタイマ４０６は、ドライバ１３４のＮチャンネルＭＯＳＦＥＴのゲート信号ＮＯＵＴがハイレベルに遷移してから、所定のマスク時間の間、ハイレベルとなるＺＴマスク信号Ｓ３２を生成する。ＡＮＤゲート４０４は、ボトム検出信号Ｓ３１とＺＴマスク信号Ｓ３２の論理積をとることにより、ボトム検出信号Ｓ３１をマスクする。
【0065】
ＺＴブランキング回路４０３から出力されるボトム検出信号Ｓ３３は、スイッチングトランジスタＭ１がオフした後、ＺＴ端子の電位Ｖｚｔがボトム付近に低下するたびにアサートされる。
【0066】
ワンショット回路４０８は、ボトム検出信号Ｓ３３がアサートされてから、所定時間、ハイレベルとなるボトム検出信号Ｓ３４を生成する。
【0067】
第１タイムアウト回路４１２ａは、ボトム検出信号Ｓ３３がネゲートされた状態が所定の第１タイムアウト時間τ１（たとえば１５μｓ）持続するとアサートされる第１タイムアウト信号Ｓ３５を生成する。第１タイムアウト回路４１２ａは、ボトム検出信号Ｓ３３がアサートされるたびにリセットされ、ボトム検出信号Ｓ３３がネゲートされる間、カウントアップする。カウント値が第１タイムアウト時間τ１に対応する値に達すると、第１タイムアウト信号Ｓ３５がアサートされる。
【0068】
第２タイムアウト回路４１２ｂは、ボトム検出信号Ｓ３３がネゲートされた状態が、所定の第２タイムアウト時間τ２持続するとアサートされる第２タイムアウト信号Ｓ３６を生成する。第２タイムアウト時間τ２は、第１タイムアウト時間τ１よりも短く、たとえば５μｓ程度である。第２タイムアウト回路４１２ｂは、ボトム検出信号Ｓ３３がアサートされるたびにリセットされ、ボトム検出信号Ｓ３３がネゲートされる間、カウントアップする。カウント値が第２タイムアウト時間τ２に対応する値に達すると、第２タイムアウト信号Ｓ３６がアサートされる。
【0069】
ロジック部４０１は、ボトム検出信号Ｓ３４、第１タイムアウト信号Ｓ３５、第２タイムアウト信号Ｓ３６にもとづき、オン信号ＳＯＮを生成する。
【0070】
ロジック部４０１は、ボトム判定部４４０を備える。ボトム判定部４４０は、スイッチングトランジスタＭ１のオフ状態において、ボトム検出信号Ｓ３３がアサートされたか否か、言い換えれば、ＺＴ電圧Ｖｚｔが振動しているか否かを判定する。
【0071】
ボトム判定部４４０は、スイッチングトランジスタＭ１がオフするとネゲートされ、その後、ボトム検出信号Ｓ３４がアサートされるとアサートされるボトム判定信号Ｓ３７を生成する。たとえばボトム判定部４４０は、Ｄフリップフロップ４４２を含む。Ｄフリップフロップ４４２の入力端子にはハイレベル電圧が入力され、そのクロック端子にはボトム検出信号Ｓ３４が入力され、そのリセット端子（反転論理）には、スイッチングトランジスタＭ１のオン、オフを指示する信号＃ＮＯＵＴが入力される。信号＃ＮＯＵＴは、信号ＮＯＵＴをインバータ４１８により反転した信号である。信号ＮＯＵＴがハイレベルに遷移するたびに、言い換えればスイッチングトランジスタＭ１がオフするたびに、Ｄフリップフロップ４４２はリセットされ、ボトム判定信号Ｓ３７はローレベル（ネゲート）となる。またボトム検出信号Ｓ３４がアサートされると、ボトム判定信号Ｓ３７はハイレベル（アサート）となる。
【0072】
ＡＮＤゲート４４４は、ボトム判定信号Ｓ３７とボトム検出信号Ｓ３３の論理積をとり、ボトム判定信号Ｓ３８を生成する。
【0073】
ＡＮＤゲート４４６は、第２タイムアウト信号Ｓ３６をボトム判定信号Ｓ３７によってマスクする。かくしてボトム検出信号Ｓ３４がアサートされたと判定されたとき、第２タイムアウト信号Ｓ３６が有効化され、ボトム検出信号Ｓ３４がアサートされないと判定されたとき、第２タイムアウト信号Ｓ３６が無効化される。
【0074】
セットマスク信号生成部４３０は、スイッチングトランジスタＭ１がオフしてからあるセットマスク時間τＳＥＴＭＡＳＫ経過後にアサート（ハイレベル）されるセットマスク信号Ｓ４１を生成する。
【0075】
ロジック部４０１は、ボトム検出信号Ｓ３４、第１タイムアウト信号Ｓ３５、第２タイムアウト信号Ｓ３６のうち、セットマスク信号Ｓ４１がアサートされた後に最も早くアサートされた信号にもとづき、オン信号ＳＯＮをアサートする。具体的には、ＯＲゲート４１４は、ボトム検出信号Ｓ３４、第１タイムアウト信号Ｓ３５、第２タイムアウト信号Ｓ３６の論理和を生成する。これは、３つの信号のうち、早くアサートされた信号を選択することに相当する。ＡＮＤゲート４１６は、ＯＲゲート４１４の出力Ｓ４０と、セットマスク信号Ｓ４１の論理積をとり、オン信号ＳＯＮを生成する。
【0076】
別の観点からみると、ロジック部４０１は、（i）スイッチングトランジスタＭ１がオフしてからあるセットマスク時間τＳＥＴＭＡＳＫの経過後にボトム検出信号Ｓ３４がアサートされ、または（ii）スイッチングトランジスタＭ１がオフしてから所定の第１タイムアウト時間τ１が経過し、または（iii）ボトム検出信号Ｓ３４がアサートされてから、その後、ボトム検出信号Ｓ３４がアサートされない状態が第２タイムアウト時間τ２持続したときに、オン信号ＳＯＮをアサートする。
【0077】
以上が制御回路１００の構成である。続いてその動作を説明する。図４は、制御回路１００の動作を示すタイムチャートである。
【0078】
時刻ｔ０〜ｔ１は、起動時の動作を示す。時刻ｔ０に制御回路１００が起動する。起動直後、ＺＴ電圧Ｖｚｔは接地電圧を維持する。起動から第２タイムアウト時間τ２経過後に、第２タイムアウト信号Ｓ３６がアサートされ、第１タイムアウト時間τ１経過後に、第１タイムアウト信号Ｓ３５がアサートされる。起動直後は、ボトム検出信号Ｓ３４がアサートされないため、ボトム判定信号Ｓ３８はローレベルであり、第２タイムアウト信号Ｓ２は無効化される。第１タイムアウト時間τ１経過後の時刻ｔ１に、第１タイムアウト信号Ｓ２５がアサートされると、オン信号ＳＯＮがアサートされ、スイッチングトランジスタＭ１がオンする。
【0079】
スイッチングトランジスタＭ１がオンすると、１次巻線Ｗ１の電流ＩＬｐが増大し、検出電圧Ｖｃｓ’が上昇する。検出電圧Ｖｃｓ’がフィードバック電圧Ｖｆｂ’に達すると、オフ信号ＳＯＦＦがアサートされ、スイッチング信号ＳＯＵＴがローレベルとなり、スイッチングトランジスタＭ１が再度オフする（時刻ｔ２）。
【0080】
時刻ｔ２以降、スイッチングトランジスタＭ１のオフ期間において、ＺＴ電圧Ｖｚｔは、減衰しながら振動する。図４では、ボトム検出信号Ｓ３４は３回、アサートされ、その後はローレベルとなる。３回目にボトム検出信号Ｓ３４がアサートされてから第２タイムアウト時間τ２が経過すると第２タイムアウト信号Ｓ３６がアサートされる。１回目のボトム検出信号Ｓ３４によってボトム判定信号Ｓ３７はアサートされているため、第２タイムアウト信号Ｓ３６は有効となり、第２タイムアウト信号Ｓ３６によってスイッチングトランジスタＭ１がオンされる。
【0081】
時刻ｔ３以降は、ＤＣ／ＤＣコンバータ１０の出力端子の地絡、抵抗Ｒｚｔ２のショートなどの故障が生じている。この場合、スイッチングトランジスタＭ１がオフした後、ＺＴ電圧Ｖｚｔは接地電圧（０Ｖ）を維持し、ボトム検出信号Ｓ３４はアサートされない。スイッチングトランジスタＭ１がオフしてから、第２タイムアウト時間τ２経過後に第２タイムアウト信号Ｓ３６がアサートされ、第１タイムアウト時間τ１経過後に第１タイムアウト信号Ｓ３５がアサートされる。スイッチングトランジスタＭ１のオフした後、ボトム検出信号Ｓ３４は一度もアサートされないため、ボトム判定信号Ｓ３７はネゲートされており、したがって第２タイムアウト信号Ｓ３６は無効化される。その結果、第１タイムアウト信号Ｓ３５にもとづいてスイッチングトランジスタＭ１がオンされる。
【0082】
以上が制御回路１００の動作である。制御回路１００によれば、補助巻線Ｗ３の一端の電圧Ｖａ、つまりＺＴ電圧Ｖｚｔが減衰せずに振動する場合には、ボトム検出信号Ｓ３４に応じてスイッチングトランジスタＭ１がスイッチングされる。
【0083】
また、ＺＴ電圧Ｖｚｔが減衰振動する場合には、第２タイムアウト信号Ｓ３６にもとづきスイッチングトランジスタＭ１がスイッチングされる。
【0084】
ＺＴ電圧Ｖｚｔが故障等により変化しない場合には、第１タイムアウト信号Ｓ３５にもとづきスイッチングトランジスタＭ１がスイッチングされる。
【0085】
したがって制御回路によれば、ＤＣ／ＤＣコンバータの状況に応じて、補助巻線Ｗ３の電圧Ｖａにもとづいて安定的に動作させることができる。
【0086】
制御回路１００の利点は、以下の比較技術との対比によって明確となる。比較技術では、タイムアウト回路がひとつのみ設けられているものとする。この場合、タイムアウト時間を長く（たとえば１５μｓ）設定すると、ＺＴ電圧Ｖｚｔが減衰振動する場合のスイッチング周波数と、ＺＴ電圧Ｖｚｔが減衰せずに振動する場合のスイッチング周波数との差が大きくなり、周波数変動にともなう出力電圧の変動や、音響ノイズの問題が生ずる。
【0087】
一方、比較技術においてタイムアウト時間を短く（たとえば５μｓ）設定すると、減衰振動と非減衰振動のときのスイッチング周波数の差は小さくなり、出力電圧の変動や音響ノイズを低減することができる。しかしながら、故障によりＺＴ電圧Ｖｚｔが接地電圧付近を維持する場合においても、高いスイッチング周波数が維持されるため、好ましくない。
【0088】
実施の形態に係る制御回路１００によれば、２つのタイムアウト時間を設定し、ＤＣ／ＤＣコンバータ１０の状況に応じて、スイッチング周波数が自動的に最適に制御され、比較技術で生ずる問題を解決できる。
【0089】
続いて、ＤＣ／ＤＣコンバータ１０の用途を説明する。ＤＣ／ＤＣコンバータ１０を備えるインバータ１は、ＡＣアダプタや電子機器の電源ブロックに好適に利用される。
【0090】
図５は、インバータ１を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。インバータ１は、筐体８０４内に実装される。インバータ１により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【0091】
図６（ａ）、（ｂ）は、インバータ１を備える電子機器９００を示す図である。図６（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。インバータ１は、筐体８０４内に実装される。インバータ１により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【0092】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0093】
（第１の変形例）図７は、第１の変形例に係るオン信号生成部１１８ａの構成を示す回路図である。オン信号生成部１１８ａは、図３のオン信号生成部１１８のセットマスク信号生成部４３０に代えて、ボトムカウントコントローラ４１０を備える。
【0094】
ボトムカウントコントローラ４１０は、ボトム検出信号Ｓ３４のアサートされた回数が所定値に達するとアサートされるセット信号Ｓ４２を生成する。ＯＲゲート４１４は、セット信号Ｓ４２、第１タイムアウト信号Ｓ３５、第２タイムアウト信号Ｓ３６の論理和をとり、オン信号ＳＯＮを生成する。すなわち、ロジック部４０１は、セット信号Ｓ４２、第１タイムアウト信号Ｓ３５、第２タイムアウト信号Ｓ３６のうち最も早くアサートされた信号にもとづき、オン信号ＳＯＮをアサートする。
【0095】
この変形例において、オン信号生成部１１８ａは、（i）ボトム検出信号Ｓ３４が所定回数アサートされ、または（ii）スイッチングトランジスタＭ１がオフしてから所定の第１タイムアウト時間τ１が経過し、または（iii）ボトム検出信号Ｓ３４がアサートされてから、その後、ボトム検出信号Ｓ３４がアサートされない状態が、第２タイムアウト時間τ２持続したとき、オン信号ＳＯＮをアサートする。
【0096】
第１の変形例においても、実施の形態と同様の効果を得ることができる。
【0097】
（第２の変形例）実施の形態では、シャントレギュレータ（誤差増幅器）２１２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１００に内蔵してもよい。
【0098】
実施の形態で説明した回路は、各信号のアサートをハイレベル、ネゲートをローレベルに割り当てた正論理（ハイアクティブ）系で構成されるが、それらを負論理系で構成してもよいし、正論理系と負論理系を組み合わせて構成してもよい。
【0099】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【0100】
Ｐ１…入力端子、ＣＭ…第１出力キャパシタ、Ｃｖｃｃ…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｗ３…補助巻線、Ｍ１…スイッチングトランジスタ、ＲＳ…検出抵抗、４…フィルタ、６…ダイオード整流回路、Ｃｓ…平滑キャパシタ、１０…ＤＣ／ＤＣコンバータ、１００…制御回路、２１０…フィードバック回路、２１２…シャントレギュレータ、２１４…フォトカプラ、１１０…パルス変調器、１１２…エラーコンパレータ、１１６…ロジック部、１１８…オン信号生成部、１３４…ドライバ、４０１…ロジック部、４０２…ボトム検出コンパレータ、４１０…ボトムカウントコントローラ、４１２ａ…第１タイムアウト回路、４１２ｂ…第２タイムアウト回路、４３０…セットマスク信号生成部、４４０…ボトム判定部、４４２…Ｄフリップフロップ、８１０，９００…電子機器。