特許 6043507 画素およびこれを用いた有機電界発光表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6043507

(24)【登録日】2016年11月18日

(45)【発行日】2016年12月14日

(54)【発明の名称】画素およびこれを用いた有機電界発光表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20161206BHJP

   G09G 3/30 20060101ALI20161206BHJP

   G09G 3/20 20060101ALI20161206BHJP

   H01L 27/32 20060101ALI20161206BHJP

【ＦＩ】

   G09F9/30 338

   G09G3/30 J

   G09G3/20 624B

   G09F9/30 365

【請求項の数】12

【全頁数】15

(21)【出願番号】特願2012-115638(P2012-115638)

(22)【出願日】2012年5月21日

(65)【公開番号】特開2013-161081(P2013-161081A)

(43)【公開日】2013年8月19日

【審査請求日】2015年4月8日

(31)【優先権主張番号】10-2012-0011161

(32)【優先日】2012年2月3日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100070024

【弁理士】

【氏名又は名称】松永 宣行

(74)【代理人】

【識別番号】100159042

【弁理士】

【氏名又は名称】辻 徹二

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(72)【発明者】

【氏名】安 定 根

(72)【発明者】

【氏名】李 王 棗

【審査官】 村川 雄一

(56)【参考文献】

【文献】 特開２００９−２８８５９２（ＪＰ，Ａ）

【文献】 特開２００９−２５１５９０（ＪＰ，Ａ）

【文献】 国際公開第２００５／１０６８３４（ＷＯ，Ａ１）

【文献】 特開２００７−１４０４８８（ＪＰ，Ａ）

【文献】 特開２００６−３０８９５９（ＪＰ，Ａ）

【文献】 特開２０１０−０６３１５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｆ ９／００ − ９／４６

Ｇ０９Ｇ ３／００ − ３／３８

Ｈ０１Ｌ ２１／３３

Ｈ０１Ｌ ２７／３２

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

第１ノードと第２電源との間に接続される有機発光ダイオードと、
第１電源と前記第１ノードとの間に接続され、ゲート電極は第２ノードに接続される第１トランジスタと、
走査信号の供給に対応してデータ信号を前記第２ノードに供給する第２トランジスタと、
ソース電極とドレイン電極とが互いに電気的に接続され、前記第１電源と前記第２ノードとの間に接続される第３トランジスタと、
ソース電極とドレイン電極とが互いに電気的に接続され、前記第２ノードと前記第１ノードとの間に接続される第４トランジスタとを含み、
前記データ信号は、
第１電圧または前記第１電圧より大きい電圧値に設定される第２電圧を有し、
前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタがＭＯＳキャパシタとして動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタがＭＯＳキャパシタとして動作することを特徴とする画素。

【請求項2】

前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することを特徴とする請求項１に記載の画素。

【請求項3】

前記第３トランジスタおよび前記第４トランジスタは、
基板上に形成される半導体層と、
前記半導体層上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
前記ゲート電極および前記ゲート絶縁膜上に形成される層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート絶縁膜および層間絶縁膜に形成されたコンタクトホールを介して前記半導体層と電気的に接続された前記ソース電極およびドレイン電極とを含むことを特徴とする請求項１に記載の画素。

【請求項4】

前記ソース電極と前記ドレイン電極とは、
前記ゲート電極の上側において１つの板で形成されることを特徴とする請求項３に記載の画素。

【請求項5】

前記コンタクトホールが前記板の縁に沿って複数個形成されることにより、前記ソース電極およびドレイン電極と前記半導体層との接触面積が増大することを特徴とする請求項４に記載の画素。

【請求項6】

前記第１〜第４トランジスタは、
ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであることを特徴とする請求項１に記載の画素。

【請求項7】

走査線、データ線、第１電源および第２電源に接続される画素を含む画素部と、
前記走査線を介して各前記画素に走査信号を供給する走査駆動部と、
前記データ線を介して各前記画素にデータ信号を供給するデータ駆動部とを含み、
前記画素は、
第１ノードと前記第２電源との間に接続される有機発光ダイオードと、
前記第１電源と前記第１ノードとの間に接続され、ゲート電極は第２ノードに接続される第１トランジスタと、
前記走査信号の供給に対応してデータ信号を前記第２ノードに供給する第２トランジスタと、
ソース電極とドレイン電極とが互いに電気的に接続され、前記第１電源と前記第２ノードとの間に接続される第３トランジスタと、
ソース電極とドレイン電極とが互いに電気的に接続され、前記第２ノードと前記第１ノードとの間に接続される第４トランジスタとを含み、
前記データ信号は、
第１電圧または前記第１電圧より大きい電圧値に設定される第２電圧を有し、
前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタがＭＯＳキャパシタとして動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタがＭＯＳキャパシタとして動作することを特徴とする有機電界発光表示装置。

【請求項8】

前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することを特徴とする請求項７に記載の有機電界発光表示装置。

【請求項9】

前記第３トランジスタおよび前記第４トランジスタは、
基板上に形成される半導体層と、
前記半導体層上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
前記ゲート電極および前記ゲート絶縁膜上に形成される層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート絶縁膜および層間絶縁膜に形成されたコンタクトホールを介して前記半導体層と電気的に接続されたソース電極およびドレイン電極とを含むことを特徴とする請求項７に記載の有機電界発光表示装置。

【請求項10】

前記ソース電極と前記ドレイン電極とは、
前記ゲート電極の上側において１つの板で形成されることを特徴とする請求項９に記載の有機電界発光表示装置。

【請求項11】

前記コンタクトホールが前記板の縁に沿って複数個形成されることにより、前記ソース電極およびドレイン電極と前記半導体層との接触面積が増大することを特徴とする請求項１０に記載の有機電界発光表示装置。

【請求項12】

前記第１〜第４トランジスタは、
ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであることを特徴とする請求項７に記載の有機電界発光表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素およびこれを用いた有機電界発光表示装置に関し、より詳細には、製造時間および製造費用が節減される簡略な構造の画素およびこれを用いた有機電界発光表示装置に関する。

【背景技術】

【0002】

最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である重量と体積を減らすことができる各種表示装置が開発されている。このような表示装置には、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）、および有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ：ＯＬＥＤ）などがある。

【0003】

このうち、有機電界発光表示装置は、電子と正孔との再結合により光を発生する有機発光ダイオードを用いて映像を表示するものであり、これは、速い応答速度を有し、かつ、低消費電力で駆動されるという利点がある。

【0004】

通常、有機電界発光表示装置（ＯＬＥＤ）は、有機発光素子を駆動する方式により、パッシブマトリクス型ＯＬＥＤ（ＰＭＯＬＥＤ）と、アクティブマトリクス型ＯＬＥＤ（ＡＭＯＬＥＤ）とに分類される。

【0005】

アクティブマトリクス型ＯＬＥＤ（ＡＭＯＬＥＤ）は、データ信号の充電のためのストレージキャパシティを含むが、従来のストレージキャパシティの場合、多結晶シリコンを不純物でドーピングすることにより、ＭＩＭキャパシタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ ｃａｐａｃｉｔｏｒ）の形態で実現された。

【0006】

しかし、この場合、半導体のドーピングのためのチャネルドーピングマスク（ｃｈａｎｎｅｌ ｄｏｐｉｎｇ ｍａｓｋ）が追加されなければならないため、製造時間および製造費用などが増加するという問題が発生した。

【発明の概要】

【発明が解決しようとする課題】

【0007】

上述した問題を解決するためになされた本発明の目的は、従来用いられていたチャネルドーピングマスクを製造工程で除去することにより、製造時間および製造費用が節減される簡略な構造の画素およびこれを用いた有機電界発光表示装置を提供するためのものである。

【課題を解決するための手段】

【0008】

上記の目的を達成するための本発明の特徴によれば、本発明の画素は、第１ノードと第２電源との間に接続される有機発光ダイオードと、第１電源と前記第１ノードとの間に接続され、ゲート電極は第２ノードに接続される第１トランジスタと、走査信号の供給に対応してデータ信号を前記第２ノードに供給する第２トランジスタと、ソース電極とドレイン電極とが互いに電気的に接続され、前記第１電源と前記第２ノードとの間に接続される第３トランジスタと、ソース電極とドレイン電極とが互いに電気的に接続され、前記第２ノードと前記第１ノードとの間に接続される第４トランジスタとを含む。

【0009】

また、前記データ信号は、第１電圧または前記第１電圧より大きい電圧値に設定される第２電圧を有することを特徴とする。

【0010】

さらに、前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタがＭＯＳキャパシタとして動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタがＭＯＳキャパシタとして動作することを特徴とする。

【0011】

また、前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することを特徴とする。

【0012】

さらに、前記第３トランジスタおよび前記第４トランジスタは、基板上に形成される半導体層と、前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ゲート電極および前記ゲート絶縁膜上に形成される層間絶縁膜と、前記層間絶縁膜上に形成され、前記ゲート絶縁膜および層間絶縁膜に形成されたコンタクトホールを介して前記半導体層と電気的に接続されたソース電極およびドレイン電極とを含む。

【0013】

なお、前記ソース電極と前記ドレイン電極とは、前記ゲート電極の上側において１つの板で形成されることを特徴とする。

【0014】

また、前記コンタクトホールが前記板の縁に沿って複数個形成されることにより、前記ソース電極およびドレイン電極と前記半導体層との接触面積が増大することを特徴とする。

【0015】

さらに、前記第１〜第４トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであることを特徴とする。

【0016】

本発明の有機電界発光表示装置は、走査線、データ線、第１電源および第２電源に接続される画素を含む画素部と、前記走査線を介して各画素に走査信号を供給する走査駆動部と、前記データ線を介して各画素にデータ信号を供給するデータ駆動部とを含み、前記画素は、第１ノードと前記第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記第１ノードとの間に接続され、ゲート電極は第２ノードに接続される第１トランジスタと、走査信号の供給に対応してデータ信号を前記第２ノードに供給する第２トランジスタと、ソース電極とドレイン電極とが互いに電気的に接続され、前記第１電源および前記第２ノードの間に接続される第３トランジスタと、ソース電極とドレイン電極とが互いに電気的に接続され、前記第２ノードと前記第１ノードとの間に接続される第４トランジスタとを含む。

【0017】

また、前記データ信号は、第１電圧または前記第１電圧より大きい電圧値に設定される第２電圧を有することを特徴とする。

【0018】

さらに、前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタがＭＯＳキャパシタとして動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタがＭＯＳキャパシタとして動作することを特徴とする。

【0019】

また、前記第１電圧を有するデータ信号が前記第２ノードに供給される場合、前記第３トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作し、前記第２電圧を有するデータ信号が前記第２ノードに供給される場合、前記第４トランジスタが強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することを特徴とする。

【0020】

さらに、前記第３トランジスタおよび前記第４トランジスタは、基板上に形成される半導体層と、前記半導体層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ゲート電極および前記ゲート絶縁膜上に形成される層間絶縁膜と、前記層間絶縁膜上に形成され、前記ゲート絶縁膜および層間絶縁膜に形成されたコンタクトホールを介して前記半導体層と電気的に接続されたソース電極およびドレイン電極とを含む。

【0021】

なお、前記ソース電極と前記ドレイン電極とは、前記ゲート電極の上側において１つの板で形成されることを特徴とする。

【0022】

また、前記コンタクトホールが前記板の縁に沿って複数個形成されることにより、前記ソース電極およびドレイン電極と前記半導体層との接触面積が増大することを特徴とする。

【0023】

さらに、前記第１〜第４トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであることを特徴とする。

【発明の効果】

【0024】

以上のような本発明によれば、従来用いられていたチャネルドーピングマスクを製造工程で除去することにより、製造時間および製造費用が節減される簡略な構造の画素およびこれを用いた有機電界発光表示装置を提供することができる。

【図面の簡単な説明】

【0025】

【図1】本発明の好ましい実施形態にかかる有機電界発光表示装置を示す図である。

【図2】本発明の好ましい実施形態にかかる画素を示す図である。

【図3】図２に示された画素の駆動方法を示す波形図である。

【図4】本発明の他の実施形態にかかる画素を示す図である。

【図5】図２に示された画素の断面を示す図である。

【図6】図５に示された画素のレイアウト図である。

【図7】第３トランジスタおよび第４トランジスタのソース電極およびドレイン電極がゲート電極の上側において１つの板で形成される場合の、画素の断面を示す図である。

【図8】図７に示された画素のレイアウト図である。

【図9】コンタクトホールを追加形成した画素のレイアウト図である。

【発明を実施するための形態】

【0026】

その他、実施形態の具体的な事項は、詳細な説明および図面に含まれている。

【0027】

本発明の利点および特徴、そして、それらを達成する方法は、添付した図面とともに詳細に後述する実施形態を参照すれば明確になるはずである。しかし、本発明は、以下に開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現可能であり、以下の説明において、ある部分が他の部分に接続されているとするとき、これは、直接的に接続されている場合のみならず、その中間に別の素子を挟んで電気的に接続されている場合をも含む。また、図面において、本発明と関係のない部分は本発明の説明を明確にするために省略し、明細書全体にわたり、類似の部分については同一の図面符号を付した。

【0028】

以下、本発明の実施形態およびこれを説明するための図面を参照して、本発明の画素およびこれを用いた有機電界発光表示装置について説明する。

【0029】

図１は、本発明の好ましい実施形態にかかる有機電界発光表示装置を示す図である。

【0030】

図１を参照すれば、本発明の好ましい実施形態にかかる有機電界発光表示装置は、走査線Ｓ１〜Ｓｎ、データ線Ｄ１〜Ｄｍ、第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳに接続される画素１０を含む画素部２０と、走査線Ｓ１〜Ｓｎを介して各画素１０に走査信号を供給する走査駆動部３０と、データ線Ｄ１〜Ｄｍを介してデータ信号を各画素１０に供給するデータ駆動部４０とを含み、走査駆動部３０およびデータ駆動部４０を制御するためのタイミング制御部５０をさらに含むことができる。

【0031】

各画素１０は、第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳに接続される。

【0032】

第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳを受けた画素１０の各々は、第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２電源ＥＬＶＳＳまで流れる電流により、データ信号に対応する光を生成する。

【0033】

走査駆動部３０は、タイミング制御部５０の制御により走査信号を生成し、生成された走査信号を走査線Ｓ１〜Ｓｎを介して各画素１０に供給する。

【0034】

データ駆動部４０は、タイミング制御部５０の制御によりデータ信号を生成し、生成されたデータ信号をデータ線Ｄ１〜Ｄｍを介して各画素１０に供給する。

【0035】

また、データ駆動部４０は、データ信号が第１電圧Ｖ１または第２電圧Ｖ２を有するように動作することができ、ここで、第２電圧Ｖ２は、第１電圧Ｖ１より大きい電圧値を有するように設定可能である。

【0036】

図２は、本発明の好ましい実施形態にかかる画素を示す図である。図２では、説明の便宜上、第ｎ走査線Ｓｎおよび第ｍデータ線Ｄｍに接続された画素１０を示す。

【0037】

特に、ここでは、画素１０を構成するトランジスタＰ１〜Ｐ４がＰＭＯＳトランジスタから構成された場合を説明する。

【0038】

図２を参照すれば、本発明の好ましい実施形態にかかる各画素１０は、有機発光ダイオードＯＬＥＤと、データ線Ｄｍおよび走査線Ｓｎに接続され、有機発光ダイオードＯＬＥＤに供給される電流量を制御するための画素回路１２とを備える。

【0039】

有機発光ダイオードＯＬＥＤのアノード電極は画素回路１２に接続され、カソード電極は第２電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１２から供給される電流に対応して所定輝度の光を生成する。

【0040】

画素回路１２は、走査線Ｓｎに走査信号が供給されたとき、データ線Ｄｍに供給されるデータ信号に対応し、第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２電源ＥＬＶＳＳに流れる電流を制御する。

【0041】

このために、画素回路１２は、第１トランジスタＰ１と、第２トランジスタＰ２と、第３トランジスタＰ３と、第４トランジスタＰ４とを含む。

【0042】

まず、有機発光ダイオードＯＬＥＤは、第１ノードＮ１と第２電源ＥＬＶＳＳとの間に接続される。

【0043】

具体的には、有機発光ダイオードＯＬＥＤは、アノード電極が第１ノードＮ１に接続され、カソード電極が第２電源ＥＬＶＳＳに接続できる。

【0044】

第１トランジスタＰ１は、駆動トランジスタであって、ゲート電極に供給されるデータ信号に対応する電流を生成し、有機発光ダイオードＯＬＥＤに供給する。

【0045】

このために、第１トランジスタＰ１は、第１電源ＥＬＶＤＤと第１ノードＮ１との間に接続され、ゲート電極は第２ノードＮ２に接続される。

【0046】

具体的には、第１トランジスタＰ１は、ソース電極が第１電源ＥＬＶＤＤに接続され、ドレイン電極が第１ノードＮ１に接続できる。

【0047】

第２トランジスタＰ２は、走査信号の供給に対応してデータ信号を第２ノードＮ２に供給することができる。

【0048】

すなわち、第２トランジスタＰ２は、走査線Ｓｎから走査信号が供給される場合にターンオンされ、データ線Ｄｍからのデータ信号を第１トランジスタＰ１のゲート電極に供給することができる。

【0049】

これにより、第１トランジスタＰ１は、自身のゲート電極に供給されるデータ信号の電圧レベルに対応する電流を生成し、有機発光ダイオードＯＬＥＤに供給することができる。

【0050】

具体的には、第２トランジスタＰ２は、ゲート電極が走査線Ｓｎに接続され、ソース電極がデータ線Ｄｍに接続され、ドレイン電極が第２ノードＮ２に接続できる。

【0051】

第３トランジスタＰ３は、一種のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタとして動作することができ、このために、ソース電極とドレイン電極とが電気的に接続される。

【0052】

具体的には、第３トランジスタＰ３は、ソース電極とドレイン電極とが第１電源ＥＬＶＤＤに接続され、ゲート電極は第２ノードＮ２に接続できる。

【0053】

これにより、第３トランジスタＰ３のソース電極とドレイン電極とは互いに電気的に接続され、第１トランジスタＰ１のソース電極に電気的に接続できる。

【0054】

特に、第３トランジスタＰ３は、半導体層にチャネルが形成されるだけの、十分に低い電圧（例えば、データ信号の第１電圧Ｖ１）がゲート電極に供給される場合、ゲート絶縁膜を挟んだ半導体層とゲート電極とが所定のキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を有する１つのキャパシタとして動作することになる。

【0055】

第４トランジスタＰ４は、第３トランジスタＰ３と同様に、一種のＭＯＳキャパシタとして動作することができ、このために、ソース電極とドレイン電極とが電気的に接続される。

【0056】

具体的には、第４トランジスタＰ４は、ソース電極とドレイン電極とが第２ノードＮ２に接続され、ゲート電極は第１ノードＮ１に接続できる。

【0057】

これにより、第４トランジスタＰ４のソース電極とドレイン電極とは互いに電気的に接続され、第１トランジスタＰ１のゲート電極と電気的に接続できる。

【0058】

特に、第４トランジスタＰ４は、半導体層にチャネルが形成されるだけの、十分に高い電圧（例えば、データ信号の第２電圧Ｖ２）がソース電極およびドレイン電極に供給される場合、ゲート絶縁膜を挟んだ半導体層とゲート電極とが所定のキャパシタンスを有する１つのキャパシタとして動作することになる。

【0059】

第１ノードＮ１は、有機発光ダイオードＯＬＥＤのアノード電極、第１トランジスタＰ１のドレイン電極、第４トランジスタＰ４のゲート電極が接続される接点として定義できる。

【0060】

第２ノードＮ２は、第１トランジスタＰ１のゲート電極、第２トランジスタＰ２のドレイン電極、第３トランジスタＰ３のゲート電極、第４トランジスタＰ４のソース電極およびドレイン電極が接続される接点として定義できる。

【0061】

第１電源ＥＬＶＤＤは、高電位電源であって、第１トランジスタＰ１のソース電極に接続される。

【0062】

第２電源ＥＬＶＳＳは、前記第１電源ＥＬＶＤＤより低いレベルの電圧を有する低電位電源であって、有機発光ダイオードＯＬＥＤのカソード電極に接続される。

【0063】

図３は、図２に示された画素の駆動方法を示す波形図である。以下、図２および図３を参照して、本発明の好ましい実施形態にかかる画素１０の動作を説明する。

【0064】

まず、第１期間Ｔ１では、ローレベルの電圧を有する走査信号が供給され、第１電圧Ｖ１を有するデータ信号が供給される。

【0065】

走査信号が供給されることにより第２トランジスタＰ２がターンオンされ、ターンオンされた第２トランジスタＰ２により前記データ信号が第２ノードＮ２に供給される。

【0066】

第２ノードＮ２に供給されたデータ信号は、十分に低い電圧の第１電圧Ｖ１を有するため、第３トランジスタＰ３のゲート電極に第１電圧Ｖ１が供給されることにより、第３トランジスタＰ３の半導体層にはチャネルが形成され、前記第３トランジスタＰ３はＭＯＳキャパシタとして動作することになる。

【0067】

しかし、第４トランジスタＰ４は、ソース電極およびドレイン電極に第１電圧Ｖ１が供給されることにより、第４トランジスタＰ４の半導体層にはチャネルが形成されないため、ＭＯＳキャパシタとして動作しなくなる。

【0068】

したがって、ＭＯＳキャパシタとして動作する第３トランジスタＰ３には、第１電源ＥＬＶＤＤと第１電圧Ｖ１との差に該当する電圧が充電可能であり、これにより、次の走査信号が供給されるまで第１トランジスタＰ１のゲート−ソース電圧は一定に維持できる。そのため、第１トランジスタＰ１は、当該ゲート−ソース電圧に対応する電流を生成し、有機発光ダイオードＯＬＥＤを発光させることができる。

【0069】

次に、第２期間Ｔ２では、ローレベルの電圧を有する走査信号が供給され、第２電圧Ｖ２を有するデータ信号が供給される。

【0070】

走査信号が供給されることにより第２トランジスタＰ２がターンオンされ、ターンオンされた第２トランジスタＰ２により前記データ信号が第２ノードＮ２に供給される。

【0071】

第２ノードＮ２に供給されたデータ信号は、十分に高い電圧の第２電圧Ｖ２を有するため、第３トランジスタＰ３のゲート電極に第２電圧Ｖ２が供給されることにより、第３トランジスタＰ３の半導体層にはチャネルが形成されないため、ＭＯＳキャパシタとして動作しなくなる。

【0072】

しかし、第４トランジスタＰ４のソース電極およびドレイン電極には第２電圧Ｖ２が供給されることにより、第４トランジスタＰ４の半導体層にはチャネルが形成され、前記第４トランジスタＰ４はＭＯＳキャパシタとして動作することになる。

【0073】

したがって、ＭＯＳキャパシタとして動作する第４トランジスタＰ４には、第２電圧Ｖ２と第１ノードＮ１の電圧（有機発光ダイオードＯＬＥＤのアノード電極の電圧）との差に該当する電圧が充電可能であり、これにより、次の走査信号が供給されるまで第１トランジスタＰ１はターンオフ状態となり、有機発光ダイオードＯＬＥＤの発光を中断させることができる。

【0074】

すなわち、第１電圧Ｖ１を有するデータ信号が供給される第１期間Ｔ１では、第３トランジスタＰ３がＭＯＳキャパシタとして動作するが、第２電圧Ｖ２を有するデータ信号が供給される第２期間Ｔ２では、第４トランジスタＰ４がＭＯＳキャパシタとして動作可能である。

【0075】

また、第３トランジスタＰ３のキャパシタ特性を強化させるために、第１電圧Ｖ１を有するデータ信号が供給される場合、前記第３トランジスタＰ３は強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することが好ましく、第４トランジスタＰ４のキャパシタ特性を強化させるために、第２電圧Ｖ２を有するデータ信号が供給される場合、前記第４トランジスタＰ４は強反転状態で動作することが好ましい。

【0076】

このために、データ信号の第１電圧Ｖ１は、有機発光ダイオードＯＬＥＤのアノード電極電圧以下の電圧値に設定され、データ信号の第２電圧Ｖ２は、第１電源ＥＬＶＤＤ以上の電圧値に設定可能である。

【0077】

図４は、本発明の他の実施形態にかかる画素を示す図である。特に、ここでは、画素１０を構成するトランジスタＰ１〜Ｐ４がＮＭＯＳトランジスタから構成された場合を説明する。

【0078】

この場合、大部分の構成が図２に示された画素と同様であるが、図２に示された画素に比べて導電型が逆で実現されることにより、第３トランジスタＰ３および第４トランジスタＰ４の接続関係が変化する。

【0079】

すなわち、第３トランジスタＰ３は、ソース電極とドレイン電極とが第２ノードＮ２に接続され、ゲート電極が第１電源ＥＬＶＤＤに接続される。

【0080】

また、第４トランジスタＰ４は、ソース電極とドレイン電極とが第１ノードＮ１に接続され、ゲート電極が第２ノードＮ２に接続される。

【0081】

本実施形態にかかる画素の動作を簡単に説明すると、ハイレベルの電圧を有する走査信号が供給され、第１電圧Ｖ１を有するデータ信号が供給された場合、ターンオンされた第２トランジスタＰ２により前記データ信号が第２ノードＮ２に供給される。

【0082】

第２ノードＮ２に供給されたデータ信号は、十分に低い電圧の第１電圧Ｖ１を有するため、第３トランジスタＰ３のソース電極およびドレイン電極に第１電圧Ｖ１が供給されることにより、第３トランジスタＰ３の半導体層にはチャネルが形成され、前記第３トランジスタＰ３はＭＯＳキャパシタとして動作することになる。

【0083】

しかし、第４トランジスタＰ４は、ゲート電極に第１電圧Ｖ１が供給されることにより、第４トランジスタＰ４の半導体層にはチャネルが形成されないため、ＭＯＳキャパシタとして動作しなくなる。

【0084】

したがって、ＭＯＳキャパシタとして動作する第３トランジスタＰ３には、第１電源ＥＬＶＤＤと第１電圧Ｖ１との差に該当する電圧が充電可能であり、これにより、次の走査信号が供給されるまで第１トランジスタＰ１のゲート−ソース電圧は一定に維持できる。そのため、第１トランジスタＰ１は、所定期間の間ターンオフ状態となり、有機発光ダイオードＯＬＥＤの発光を中断させることができる。

【0085】

ハイレベルの電圧を有する走査信号が供給され、第２電圧Ｖ２を有するデータ信号が供給された場合、ターンオンされた第２トランジスタＰ２により前記データ信号が第２ノードＮ２に供給される。

【0086】

第２ノードＮ２に供給されたデータ信号は、十分に高い電圧の第２電圧Ｖ２を有するため、第３トランジスタＰ３のソース電極およびドレイン電極に第２電圧Ｖ２が供給されることにより、第３トランジスタＰ３の半導体層にはチャネルが形成されないため、ＭＯＳキャパシタとして動作しなくなる。

【0087】

しかし、第４トランジスタＰ４のゲート電極には第２電圧Ｖ２が供給されることにより、第４トランジスタＰ４の半導体層にはチャネルが形成され、前記第４トランジスタＰ４はＭＯＳキャパシタとして動作することになる。

【0088】

したがって、ＭＯＳキャパシタとして動作する第４トランジスタＰ４には、第２電圧Ｖ２と第１ノードＮ１の電圧（有機発光ダイオードＯＬＥＤのアノード電極の電圧）との差に該当する電圧が充電可能であり、これにより、次の走査信号が供給されるまで第１トランジスタＰ１は当該ゲート−ソース電圧に対応する電流を生成し、有機発光ダイオードＯＬＥＤを発光させることができる。

【0089】

また、第３トランジスタＰ３のキャパシタ特性を強化させるために、第１電圧Ｖ１を有するデータ信号が供給される場合、前記第３トランジスタＰ３は強反転状態（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ｍｏｄｅ）で動作することが好ましく、第４トランジスタＰ４のキャパシタ特性を強化させるために、第２電圧Ｖ２を有するデータ信号が供給される場合、前記第４トランジスタＰ４は強反転状態で動作することが好ましい。

【0090】

図５は、図２に示された画素の断面を示す図であり、図６は、図５に示された画素のレイアウト図である。

【0091】

図５および図６を参照して、画素１０を構成する第１〜第４トランジスタＰ１〜Ｐ４の構造について詳細に説明する。

【0092】

第１〜第４トランジスタＰ１〜Ｐ４は、基板１００上に形成されるが、前記基板１００は、一例として、ガラス、プラスチック、シリコンまたは合成樹脂のような絶縁性を呈する材質からなり得、ガラス基板のような透明基板が好ましい。

【0093】

まず、第３トランジスタＰ３の構成を代表的に説明する。第３トランジスタＰ３は、半導体層１０２と、ゲート絶縁膜１０３と、ゲート電極１０４と、層間絶縁膜１０５と、ソース／ドレイン電極１０６ａ、１０６ｂとから構成される。

【0094】

また、基板１００上にバッファ層１０１が形成できる。バッファ層１０１は、基板１００に含有された不純物による汚染を防止するためのもので、シリコン酸化膜（ＳｉＯ_２）またはシリコン窒化膜（ＳｉＮｘ）のような絶縁膜で形成される。

【0095】

半導体層１０２は、バッファ層１０１上に所定のパターンで形成される。半導体層１０２は、バッファ層１０１上に蒸着された非晶質シリコンをレーザなどを用いて結晶化したポリシリコン（ＬＴＰＳ：ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ）を用いることができる。

【0096】

半導体層１０２上にはゲート絶縁膜１０３が形成される。ゲート絶縁膜１０３は、窒化膜、酸化膜、例えば、シリコン酸化膜またはシリコン窒化膜のうちの１つからなり、これらに限定されない。

【0097】

ゲート電極１０４は、ゲート絶縁膜１０３上に所定のパターンで形成される。ゲート電極１０４上には層間絶縁膜１０５が形成される。

【0098】

ゲート絶縁膜１０３は、半導体層１０２とゲート電極１０４との間を絶縁させ、層間絶縁膜１０５は、ゲート電極１０４とソース／ドレイン電極１０６ａ、１０６ｂとの間を絶縁させる。

【0099】

ソース／ドレイン電極１０６ａ、１０６ｂは、層間絶縁膜１０５上に形成される。ソース／ドレイン電極１０６ａ、１０６ｂは、ゲート絶縁膜１０３および層間絶縁膜１０５に形成されたコンタクトホールｃｈを介して半導体層１０２の両側とそれぞれ電気的に接続される。

【0100】

ゲート電極１０４およびソース／ドレイン電極１０６ａ、１０６ｂは、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属、またはこれら金属の合金や積層構造で形成可能であり、これらに限定されない。

【0101】

平坦化層１０７は、層間絶縁膜１０５およびソース／ドレイン電極１０６ａ、１０６ｂ上に形成され、窒化膜、酸化膜のうちの１つからなるが、これらに限定されない。

【0102】

そして、平坦化層１０７が一部除去された部分には、有機発光ダイオードＯＬＥＤのアノード電極１１０が形成される。

【0103】

前記有機発光ダイオードＯＬＥＤのアノード電極１１０は第１トランジスタＰ１のドレイン電極と電気的に接続される。

【0104】

また、有機発光ダイオードＯＬＥＤのアノード電極１１０上に発光層１１２が形成される。

【0105】

前記発光層１１２は、正孔輸送層と、有機発光層と、電子輸送層とが積層された構造で形成され、正孔注入層と、電子注入層とをさらに含むことができる。

【0106】

また、前記発光層１１２上には有機発光ダイオードＯＬＥＤのカソード電極１１４が形成される。前記有機発光ダイオードＯＬＥＤのカソード電極１１４は第２電源ＥＬＶＳＳに接続される。

【0107】

上述した第３トランジスタＰ３の構造は、残りのトランジスタＰ１、Ｐ２、Ｐ４にも同様に適用可能であるため、残りのトランジスタＰ１、Ｐ２、Ｐ４の説明は省略する。

【0108】

図７は、第３トランジスタおよび第４トランジスタのソース電極およびドレイン電極がゲート電極の上側において１つの板で形成される場合の、画素の断面を示す図であり、図８は、図７に示された画素のレイアウト図である。

【0109】

図５および図６を参照すれば、第３トランジスタＰ３および第４トランジスタＰ４のソース電極１０６ａとドレイン電極１０６ｂとはゲート電極１０４を避けて接続できるが、図７および図８を参照すれば、第３トランジスタＰ３および第４トランジスタＰ４のソース電極１０６ａとドレイン電極１０６ｂとは、各ゲート電極１０４の上側において１つの板１３０で形成できる。

【0110】

これにより、ソース電極１０６ａとドレイン電極１０６ｂとが形成する板１３０とゲート電極１０４との間に形成される重畳面積を介して追加の静電容量を確保することができる。

【0111】

図９は、コンタクトホールを追加形成した画素のレイアウト図である。

【0112】

図９を参照すれば、このとき、第３トランジスタＰ３および第４トランジスタＰ４のソース／ドレイン電極１０６ａ、１０６ｂを半導体層１０２と接続させるコンタクトホールｃｈを前記板１３０の縁に沿って複数個形成することにより、ソース／ドレイン電極１０６ａ、１０６ｂと半導体層１０２との接触面積を増大させることができる。

【0113】

ソース／ドレイン電極１０６ａ、１０６ｂと半導体層１０２との接触面積が増加することにより、より安定的にデータ信号を維持することができる。

【0114】

すなわち、第３トランジスタＰ３のように、ソース電極１０６ａとドレイン電極１０６ｂとが形成する板１３０の上下側縁にコンタクトホールｃｈを形成するとともに、左右側縁にも追加のコンタクトホールｃｈを形成することができる。

【0115】

また、第４トランジスタＰ４のように、左側縁にのみ追加のコンタクトホールｃｈを形成し、ソース／ドレイン電極１０６ａ、１０６ｂと半導体層１０２との接触面積を増大させることができる。

【0116】

本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的思想や必須的特徴を変更しなくても他の具体的な形態で実施可能であることを理解することができる。そのため、上述した実施形態はすべての面で例示的なものであって、限定的ではないと理解しなければならない。本発明の範囲は、上記の詳細な説明よりは後述する特許請求の範囲により示され、特許請求の範囲の意味および範囲、そして、その均等の概念から導き出されるすべての変更または変形された形態が本発明の範囲に含まれると解釈されなければならない。

【符号の説明】

【0117】

１０：画素
２０：画素部
３０：走査駆動部
４０：データ駆動部
Ｐ１：第１トランジスタ
Ｐ２：第２トランジスタ
Ｐ３：第３トランジスタ
Ｐ４：第４トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】