【実施例1】
【0015】
図1は本発明の第1の実施例による単相系統連系インバータ装置1の回路構成図である。
【0016】
単相系統連系インバータ装置1の主回路について説明する。直流電源10の両端には、バイパスコンデンサ60,スイッチング素子20と21の直列接続体およびスイッチング素子22と23の直列接続体が接続される。スイッチング素子20〜23には、それぞれ、フリーホイールダイオード40〜43が並列に接続される。スイッチング素子20と21の接続点と、スイッチング素子22と23の接続点との間に、インダクタ70とコンデンサ61とインダクタ71との直列接続体が接続される。コンデンサ61の両端が商用系統80に接続される。本実施例では、スイッチング素子20と22にはIGBTを用いる。またスイッチング素子21と23にはMOSFETを用いる。
【0017】
前述したスイッチング素子20とダイオード40、スイッチング素子21とダイオード41、スイッチング素子22とダイオード42、スイッチング素子23とダイオード43は、それぞれ、第1のスイッチ,第2のスイッチ,第3のスイッチ,第4のスイッチを構成する。また、バイパスコンデンサ60、第1〜4のスイッチは、直流電源10から出力される直流電力を交流のパルス電力に変換する単相ブリッジ回路を構成する。
【0018】
前記単相ブリッジ回路の出力端は、第1スイッチと第2スイッチの接続点と、第3スイッチと第4スイッチの接続点である。また、インダクタ70,コンデンサ61,インダクタ71は、前記単相ブリッジ回路から出力された交流のパルス電力を平滑して系統へ出力するフィルタ回路を構成する。前記フィルタ回路の入力端は、インダクタ70とコンデンサ61とインダクタ71とで構成された直列接続体の両端であり、出力端はコンデンサ61の両端である。
【0019】
また、単相系統連系インバータ装置1には、前述した主回路を制御するための制御手段100が設けられている。制御手段100について説明する。単相系統連系インバータ装置1の入力側の電圧を検出するためにバイパスコンデンサ60の両端に電圧検出手段102が接続され、出力側の電圧を検出するためにコンデンサ61の両端に電圧検出手段104が接続される。そして、電圧検出手段102,104は系統連系制御手段108に接続される。また、入力側の電流を検出するために直流電源10の正極側に電流センサ90が挿入され、出力側の電流を検出するために前記単相ブリッジ回路の出力側であるスイッチング素子20と21の接続点とインダクタ70との間に電流センサ91が挿入される。電流センサ90と電流センサ91は、それぞれ、電流検出手段101と電流検出手段103に接続される。そして電流検出手段101と電流検出手段103は、系統連系制御手段108に接続される。系統連系制御手段108にはPWM生成手段106と107が接続される。PWM生成手段106は切替手段109とリップル検出手段111に接続される。PWM生成手段107は切替手段109に接続される。切替手段109はドライブ手段105に接続される。ドライブ手段105にはスイッチング素子20〜23のゲートが接続される。更に、電圧検出手段102と104はリップル検出手段111に接続される。電流検出手段103とリップル検出手段111は比較手段110に接続される。比較手段110は切替手段109に接続される。
【0020】
制御手段100は、単相系統連系インバータ装置1が商用系統80に所望の電力を出力するように以下の制御を行う。系統連系制御手段108は、電圧検出手段102と104、電流検出手段101と103から入力側および出力側の電圧・電流を検出して、商用系統80の系統電圧Vacと商用系統80を流れる系統電流Iacが同位相(力率0.95〜1.0)となるように変調率を演算し、PWM生成手段106と107に出力する。PWM生成手段106と107は、系統連系制御手段108から出力された変調率とキャリア信号とを比較してスイッチング素子20〜23をスイッチングするためのPWM信号を生成し、切替手段109を介してドライブ手段105へ出力する。ドライブ手段105はPWM生成手段106または107から出力されたPWM信号を増幅し、スイッチング素子20〜23のゲートをドライブする。
【0021】
ここで、前述した切替手段109と比較手段110は、動作モード切替手段120を構成する。動作モード切替手段120は、PWM生成手段106またはPWM生成手段107が生成したPWM信号のどちらかを、後述する方法を基にしてドライブ手段105に伝達する機能を持つ。この動作モード切替手段120とリップル検出手段111が本発明に関わる手段である。
【0022】
本実施例の動作について以下説明する。本発明の作用・効果を明確にするため、本発明に関わる動作モード切替手段120とリップル検出手段111を使用しない場合およびそれらを使用した場合にわけて説明する。
【0023】
(動作モード切替手段120とリップル検出手段111を使用しない場合の動作)
まず、
図1において動作モード切替手段120を使用せず、PWM生成手段106が生成したPWM信号(以後、モード1と称す)でスイッチング素子20〜23をスイッチングした場合の動作波形を
図2に示す。Vacは商用系統80の電圧(以下、系統電圧と称す)である。Iiは前記単相ブリッジ回路の出力電流である(Iiは、
図2中の上から2番目にある三角波に正弦波が重畳した形の波形)。Ii(ave)はIiの平均電流であり、これはIiが前記フィルタ回路で平滑された電流である系統電流Iacとほぼ等しい。Vg(20)〜Vg(23)はスイッチング素子20〜23のゲート駆動電圧である。以下、
図2を参照しながら説明する。
【0024】
Vacが正の半周期のときは、Vg(20)は連続的にオンし、Vg(21)は連続的にオフである。そして、Vg(22)とVg(23)は互い違いにオン・オフする(以下、これを相補PWMと呼ぶ)。また、Vacが負の半周期のときは、Vg(20)とVg(21)は相補PWMする。そして、Vg(22)は連続的にオンし、Vg(23)は連続的にオフである。
【0025】
なお、直列に接続されたスイッチング素子20と21、スイッチング素子22と23が共にオン状態となることがないように、Vg(20)とVg(21)との間および、Vg(22)とVg(23)との間にはデッドタイムを設けている。前述したデッドタイムを設けない場合、スイッチング素子におけるターンオン時間とターンオフ時間との相違から、スイッチング素子20と21またはスイッチング素子22と23が共にオンした状態になる可能性がある。そして、この場合は直流電源10→スイッチング素子20→スイッチング素子21、あるいは直流電源10→スイッチング素子22→スイッチング素子23のループに大きな短絡電流が流れ、スイッチング素子が破壊する恐れがある。
【0026】
これ以後、図中の期間(A)〜(F)に分けて動作を説明する。期間(A)は系統電圧Vacが正かつ前記単相ブリッジ回路の出力電流Iiが正となる期間である。期間(B)と(F)は、Vacが正であって、リップルが原因でIiの上限が正かつIiの下限が負になる期間である。期間(B)と(F)の差は、Iiの平均電流Ii(ave)が時間経過で上昇するか下降するかの違いのみであって、前記単相ブリッジ回路のスイッチング動作に関わる違いはない。これと同様の考えで、期間(D)はVacが負かつIiが負となる期間である。期間(C)と(E)は、Vacが負であって、リップルが原因でIiの上限が正かつIiの下限が負になる期間である。期間(C)と(E)の差は、Iiの平均電流Ii(ave)が時間経過で上昇するか下降するかの違いのみであって、前記単相ブリッジ回路のスイッチング動作に関わる違いはない。
【0027】
はじめに、系統電圧Vacが正である期間(A),(B),(F)について説明する。
【0028】
期間(A)において、スイッチング素子22がオフ、スイッチング素子23がオンしているときは、直流電源10→スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→スイッチング素子23の経路で電流が流れる。次にスイッチング素子22がオン、スイッチング素子23がオフしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42の経路で電流が流れる。この通り、期間(A)においてはスイッチング素子22に電流は流れておらず、スイッチング素子22をオンしなくても問題はない。
【0029】
期間(B)と(F)の動作を説明するため、その期間を拡大した動作波形を
図3に示す。ここから
図3を参照しながら説明する。
図3において、t0は出力電流Iiが負から正になるIi=0の時の時刻であり、t1は出力電流Ii>0でありIiが上昇から下降に遷移しはじめるときの時刻であり、t2は出力電流Iiが正から負になるIi=0の時の時刻であり、t3は出力電流Ii<0でありIiが下降から上昇に遷移しはじめるときの時刻であり、t4は出力電流Iiが負から正になるIi=0の時の時刻である。
【0030】
まず、前記ブリッジインバータ回路の出力電流Iiが正である時刻t0からt2の動作を説明する。時刻t0−t1において、スイッチング素子22がオフ、スイッチング素子23がオンしているときは、直流電源10→スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→スイッチング素子23の経路で電流が流れる。次に、時刻t1−t2において、スイッチング素子23がオフ、スイッチング素子22がオンしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42の経路で電流が流れる。つまり、Iiが正である時刻t0−t2の間までは、期間(A)の動作と同様である。
【0031】
次に、前記単相ブリッジ回路の出力電流Iiが負となる時刻t2からt4の動作を説明する。t2−t3において、スイッチング素子22がオン、スイッチング素子23がオフしているときは、コンデンサ61→インダクタ70→ダイオード40→スイッチング素子22→インダクタ71の経路で電流が流れる。次に時刻t3−t4で、スイッチング素子22がオフ、スイッチング素子23がオンすると、コンデンサ61→インダクタ70→ダイオード40→直流電源10→スイッチング素子23とダイオード43の経路で電流が流れる。つまり、Iiが負になる時刻t2−t4の間は、スイッチング素子22に電流が流れる期間が存在する。
【0032】
次に
図2に戻って、系統電圧Vacが負である期間(C)〜(E)について説明する。
【0033】
期間(D)において、スイッチング素子20がオフ、スイッチング素子21がオンしているときは、直流電源10→スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→スイッチング素子21の経路で電流が流れる。次にスイッチング素子20がオン、スイッチング素子21がオフしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40の経路で電流が流れる。この通り、期間(D)においてはスイッチング素子20に電流は流れておらず、スイッチング素子20をオンしなくても問題はない。
【0034】
期間(C)と(E)の動作を説明するため、その期間を拡大した動作波形を
図4に示す。ここから
図4を参照しながら説明する。
図4において、t0′は出力電流Iiが正から負になるIi=0の時の時刻であり、t1′は出力電流Ii<0でありIiが下降から上昇に遷移しはじめるときの時刻であり、t2′は出力電流Iiが負から正になるIi=0の時の時刻であり、t3′は出力電流Ii>0でありIiが上昇から下降に遷移しはじめるときの時刻であり、t4′は出力電流Iiが正から負になるIi=0の時の時刻である。
【0035】
まず、前記単相ブリッジ回路の出力電流Iiが負である時刻t0′からt2′の動作を説明する。時刻t0′−t1′において、スイッチング素子20がオフ、スイッチング素子21がオンしているときは、直流電源10→スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→スイッチング素子21の経路で電流が流れる。次に、時刻t1′−t2′において、スイッチング素子21がオフ、スイッチング素子20がオンしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40の経路で電流が流れる。つまり、Iiが負である時刻t0′−t2′の間までは、期間(D)の動作と同様である。
【0036】
次に、前記単相ブリッジ回路の出力電流Iiが正となる時刻t2′からt4′の動作を説明する。t2′−t3′において、スイッチング素子20がオン、スイッチング素子21がオフしているときは、コンデンサ61→インダクタ71→ダイオード42→スイッチング素子20→インダクタ70の経路で電流が流れる。次に時刻t3′−t4′で、スイッチング素子20がオフ、スイッチング素子21がオンすると、コンデンサ61→インダクタ71→ダイオード42→直流電源10→スイッチング素子21とダイオード41の経路で電流が流れる。つまり、Iiが正になる時刻t2′−t4′の間は、スイッチング素子20に電流が流れる期間が存在する。
【0037】
以上に説明した通り、
図1において動作モード切替手段120とリップル検出手段111を使用せず、モード1のPWM信号でスイッチング素子20〜23をスイッチングした場合、電流が流れていないスイッチング素子(期間(A)でのスイッチング素子22、期間(D)でのスイッチング素子20)をスイッチングするため、余分なスイッチング損失が発生する。
【0038】
一方、
図1において動作モード切替手段120とリップル検出手段111を使用せず、PWM生成手段107が生成したPWM信号(以後、モード2と称す)でスイッチング素子20〜23をスイッチングした場合の動作波形を
図5に示す。以下、
図5を参照しながら説明する。
【0039】
Vacが正の半周期のときは、Vg(20)は連続的にオンし、Vg(21)とVg(22)は連続的にオフである。そして、Vg(23)がオン・オフする(以下、これをPWMと呼ぶ)。また、Vacが負の半周期のときは、Vg(22)は連続的にオンし、Vg(20)とVg(23)は連続的にオフである。そして、Vg(21)はPWMする。この通り、
図5は
図2と比較してVg(20)とVg(21)間、Vg(22)とVg(23)間で行っていた相補PWMをせず、Vg(21)あるいはVg(23)をPWMしている。
【0040】
期間(A)においてはスイッチング素子22に、期間(D)においてはスイッチング素子20に電流は流れないことから、それらのスイッチング素子をオンせずとも、前記単相ブリッジ回路の出力電流Iiは
図2と同様である。しかしながら、期間(B),(C),(E),(F)においてはIiに
図5のような歪みが生じる場合がある。これは、期間(B),(F)においてはスイッチング素子22がオフしているため、
図2で示したIiの負側の電流がスイッチング素子22に流れることができず、Iiが正側に増加してしまうことが原因である。また期間(C),(E)でも同様に、スイッチング素子20をオフしているため、
図2で示したIiの正側の電流がスイッチング素子20に流れることができず、Iiが負側に増加してしまうことが原因である。しかし一方で、
図5は
図2と比較し、スイッチング素子20と22のスイッチングの回数が少なくてスイッチング損失が少ないという効果を奏する。
【0041】
(動作モード切替手段120とリップル検出手段111を使用した場合の動作)
図1において動作モード切替手段120とリップル検出手段111を使用した場合の動作波形を
図6に示す。以後、
図1と
図6を参照しながら説明する。動作モード切替手段120は前述した期間(A)〜(F)を判別し、期間(A)と(D)ではモード2のPWM信号をドライブ手段105に伝達するようにPWM生成手段107と切替手段109とドライブ手段105とをつなぎ、期間(B),(C),(E),(F)ではモード1のPWM信号をドライブ手段105に伝達するようにPWM生成手段106と切替手段109とドライブ手段105とをつなぐ。
【0042】
次に、動作モード切替手段120が期間(A)〜(F)を判別する方法を説明する。
【0043】
まず、判別の条件については下記の通りである。動作モード切替手段120は、前記単相ブリッジ回路の平均出力電流Ii(ave)の振幅値|Ii(ave)|とIiのリップルの振幅値Irとを比較し、Irが|Ii(ave)|より大きい場合は前記単相ブリッジ回路のスイッチング動作中に電流の極性が切り替わる期間(B),(C),(E),(F)と判別する。それとは逆に、動作モード切替手段120は、Irが|Ii(ave)|より小さい場合は、期間(A),(D)と判別する。
【0044】
ここでリップル検出手段111がIrを検出する方法に触れる。例えば、系統電圧Vacが正であってスイッチング素子20がオンし、スイッチング素子23がオフからオンに遷移したとき、前記単相ブリッジ回路の出力端には直流電源10の電圧Vpnが出力され、前記フィルタ回路を構成するインダクタ70,コンデンサ61,インダクタ71に印加される。従って、インダクタ70と71には、VpnからVacを差し引いた電圧が印加され、インダクタ70と71の電流即ち前記単相ブリッジ回路の出力電流Iiは増加する。この増加した電流値の半分の値がリップルの振幅Irに相当する。これより、Irは、Vpn、スイッチング素子23のオン時間(Vacが負の場合はスイッチング素子21のオン時間)、Vac、インダクタ70と71の合成インダクタンスを基にした演算から求めることが可能である。そこで、リップル検出手段111には、電圧検出手段102からVpn、PWM生成手段106からスイッチング素子21と23のオン時間、電圧検出手段104から系統電圧Vacが入力され、それらの値と記憶されたインダクタ70と71の合成インダクタンスを基にIrを演算する。なお、この演算はスイッチング素子21または23のスイッチング動作の度に行われ、Irは更新される。リップル検出手段111は、Irが更新される間は更新される前のIrを保持して出力する。
【0045】
一方、リップルの振幅値Irの検出は他の方法でも可能である。その一例を
図7に示す。
図7では、
図1中のリップル検出手段111の替わりに、リップル検出手段112が備えられている。リップル検出手段112の入力には電流検出手段103が接続され、その出力には比較手段110が接続される。リップル検出手段112は、商用系統(50Hzまたは60Hz)の周波数をカットするハイパスフィルタと砲絡線検波回路から構成される。一般的に砲絡線検波回路とは、電気信号の時系列における砲絡線に目的の情報がある場合に砲絡線のみを取り出す回路である。電流検出手段103から前記単相ブリッジ回路の出力電流Iiの値がリップル検出手段112に入力されると、まず前述したハイパスフィルタで商用系統の周波数がカットされ、リップル成分のみの信号になる。この信号を砲絡線検波回路に入力すると、リップル成分の砲絡線のみが取り出され、すなわち
図6に示したようなIrの振幅値のみが出力される。また、Irを求める手段には他の方法でも可能であり、本実施例に限定されるものではない。
【0046】
こうして求めたリップルの振幅値Irは、
図6に示す通り、一定値ではなくて系統電圧Vacがゼロからピークまたはピークからゼロになる途中に極大値をとる。
【0047】
ここから、動作モード切替手段の動作の説明に戻る。比較手段110には、電流検出手段103から前記単相ブリッジ回路の平均出力電流Ii(ave)の振幅値|Ii(ave)|、リップル検出手段111からIiのリップルの振幅値Irが入力される。比較手段110は|Ii(ave)|とIrを比較し、|Ii(ave)|がIrより大きい場合はLowを出力し、その逆の場合はHighを出力する。切替手段109は、比較手段110の出力がLowの場合はモード2のPWM信号をドライブ手段105に伝達するようPWM生成手段107と切替手段109とドライブ手段105をつなぎ、比較手段110の出力がHighの場合はモード1のPWM信号をドライブ手段105に伝達するようPWM生成手段106と切替手段109とドライブ手段105をつなぐ。
【0048】
これらの動作により、系統電圧Vacのゼロクロス付近の小電流領域(期間(B),(C),(E),(F))では、モード1の相補PWM信号でスイッチング素子20〜23をスイッチングして、系統電流Iacの歪みを抑えることができる。そして、大電流領域(期間(A),(D))においては、モード1よりスイッチング回数の少ないモード2のPWM信号でスイッチング素子20〜23をスイッチングして、スイッチング損失を低減することができる。
【0049】
図8に、
図6よりも系統電流Iacを増加させた場合の動作波形を示す。前述の通り、前記単相ブリッジ回路のリップルの振幅値Irは、Vpn、スイッチング素子21と23のオン時間、Vac、インダクタ70と71の合成インダクタンスから決定され、系統電流Iacとは無関係であることから、リップルの振幅値Irは
図6の場合と同様の値である。これに対し、Iacが増加して前記単相ブリッジ回路の平均出力電流Ii(ave)が大きくなったことから、|Ii(ave)|がIrより大きな期間(A)と(D)の時間が広がり、逆に|Ii(ave)|がIrより小さな期間(B),(C),(E),(F)が狭まっている。その結果、モード2で動作する期間が広がり、逆にモード1で動作する期間が狭まっている。つまり、本実施例では、系統電圧のゼロクロスを中心として、前記単相ブリッジ回路の平均出力電流振幅値よりそのリップルの振幅値が大きい期間において、前記期間内ではモード1で動作し、前記期間外ではモード2で動作をする。そして、前記期間は出力電流の大きさに反比例して変化する。
【0050】
以上に説明した通り、本実施例では本発明に関わる動作モード切替手段120を使用することで、系統電圧のゼロクロス付近における系統電流の歪みを抑えると共に、スイッチング素子のスイッチング回数を減らしてスイッチング損失を低減できる。その結果、損失の少ない単相系統連系インバータ装置を提供する効果を得ることができる。
【0051】
なお、スイッチング素子の損失を低減するため、スイッチングの回数が少ないスイッチング素子20と22には、一般にスイッチング速度は比較的遅いが導通損失の少ないIGBTを用いることが望ましい。また、スイッチング回数の多いスイッチング素子21と23には、一般に高速にスイッチングできてスイッチング損失の少ないMOSFETを用いることが望ましい。これを考慮し、本実施例では、スイッチング素子20と22にはIGBTを用い、スイッチング素子21と23にはMOSFETを用いた。しかし、全てのスイッチング素子についてIGBTもしくはMOSFETを用いてもよく、本実施例のみに限定するものではない。
【0052】
また、本実施例では単相系統連系インバータで説明したがこの限りでない。単相ブリッジ回路を三相ブリッジ回路に、三相系統の電圧・電流を検知するセンサ、三相に対応したPWM生成手段・リップル検出手段を備えた三相系統連系インバータでも上記制御を行うことで同様の効果が見込める。
【実施例2】
【0053】
図9は本発明の第2の実施例による単相系統連系インバータ装置2の構成図である。
図9において、
図1と同一の構成要素には同一符号を付し、重複説明は避ける。
【0054】
図9と
図1で異なる点について説明する。スイッチング素子20〜23には、それぞれスイッチング素子30〜33が並列接続される。つまり、本実施例では、スイッチング素子20とダイオード40とスイッチング素子30、スイッチング素子21とダイオード41とスイッチング素子31、スイッチング素子22とダイオード42とスイッチング素子32、スイッチング素子23とダイオード43とスイッチング素子33が、それぞれ第1スイッチ,第2スイッチ,第3スイッチ,第4スイッチを構成する。そして、スイッチング素子30〜33のゲートは制御手段200に接続される。制御手段200は、実施例1で説明した制御手段100が持つ機能を全て備えると共に、スイッチング素子30〜33のゲートをドライブする機能を備える。スイッチング素子30と32にはMOSFETを用いる。またスイッチング素子31と33にはIGBTを用いる。本実施例は、スイッチング素子30〜33を備えることにより、実施例1よりも更に損失を低減することができる。
【0055】
次に、本実施例の動作を説明する。各部の動作波形を
図10に示す。Vg(30)とVg(32)は、それぞれスイッチング素子30と32のゲート駆動電圧である。スイッチング素子30は期間(C)と(E)中にスイッチングする。また、スイッチング素子32は期間(B)と(F)中にスイッチングする。つまり、スイッチング素子30と32は、単相系統連系インバータ装置2がモード1のときにスイッチングする。そして、Vg(31)とVg(33)は、それぞれスイッチング素子31と33のゲート駆動電圧である。スイッチング素子31と33は、それぞれスイッチング素子21と23とほぼ同様の信号でドライブされるが、オフする時刻に僅かな違いがある。
【0056】
まず、スイッチング素子31と33を付加した効果を説明する。スイッチング素子21と31のスイッチング動作の詳細を
図11に示す。Ic(31)はスイッチング素子31のコレクタ−エミッタ間の電流である。また、Id(21)はスイッチング素子21のドレイン−ソース間の電流である。制御手段200がスイッチング素子21と31を時刻t0″で同時にオンすると、それぞれの素子に電流が流れる。一般に、IGBTとMOSFETを比較するとIGBTの方が低抵抗なため、Ic(31)の方がId(21)よりも大きくなる。つまり、スイッチング素子31を付加したことにより、スイッチング素子21の導通損失を低減でき、スイッチング素子21と31とダイオード41で構成された前記第2スイッチの損失を低減できる。
【0057】
しかし、一般にIGBTはMOSFETと比較するとターンオフする速度が遅く、IGBTはMOSFETよりもターンオフ損失が大きい。そこで、制御手段200は、スイッチング素子21よりも先にスイッチング素子31のゲートをオフにする。スイッチング素子31のゲートをオフした時刻t1″以降、Ic(31)が低減するとともにId(21)が増加する。時刻t2″でIc(31)はゼロとなる。そして、Id(21)は時刻t1″以前のIc(31)が加算された電流となる。この時刻t1″からt2″の間、スイッチング素子21はオンしているのでスイッチング素子31のコレクタ−エミッタ間にはスイッチング素子21のオン電圧が印加される。一般に、このオン電圧は数V程度であるから、スイッチング素子31のオフ時のスイッチング損失は殆ど発生しない。次に、時刻
t3″でスイッチング素子21のゲートをオフにする。
【0058】
時刻t3″からt4″の間にId(21)は減少してゼロになり、スイッチング素子21にスイッチング損失が発生する。本実施例におけるスイッチング素子21は実施例1と同様にMOSFETを使用していることから、時刻t3″からt4″の間に発生するスイッチング素子21のスイッチング損失は、実施例1の場合と同等である。
【0059】
以上に説明した通り、本実施例では、スイッチング素子31を付加したことによってスイッチング素子21の導通損失を低減でき、スイッチング素子21と31とダイオード41で構成された前記第2スイッチの損失を実施例1よりも低減できる。
【0060】
スイッチング素子31のゲートをオフする時刻t1″からスイッチング素子21のゲートをオフする時刻t3″までの時間は、スイッチング素子31がオフする十分な時間とすることが望ましい。例えば、制御手段200に10n秒〜1u秒ほどの時間のパルスを発する発振器を備えてそのパルスの時間を利用し、t1″からt3″の時間としてもよい。
【0061】
また、スイッチング素子31がオフするのに必要十分な時間は時刻t1″以前にスイッチング素子31に流れていた電流値に比例するから、スイッチング素子31に流れていた電流即ち前記単相ブリッジ回路の出力電流Iiに比例して、前述した発振器が発するパルス幅を変化させることが望ましい。
【0062】
また或いは制御手段200にスイッチング素子31のコレクタ−エミッタ間の電流を検出する電流検出手段を備え、この電流検出手段でスイッチング素子31の電流がゼロになった時刻を検出し、スイッチング素子21をオフしても同様の効果を得ることができる。
【0063】
更に、本実施例ではスイッチング素子21と31をオンする時刻を同時としたが、一般にIGBTとMOSFETを比較した場合に両者のターンオンする速度に大きな差はないことから、どちらを先にオンさせてもよい。
【0064】
なお、スイッチング素子23と33のスイッチング動作は、
図11中のVg(21),Vg(31),Ic(21),Id(31)を、それぞれVg(23),Vg(33),Ic(23),Id(33)と読み替えたものと同様であり、その説明は省略する。スイッチング素子33を付加したことによってスイッチング素子23の導通損失を低減でき、スイッチング素子23と33とダイオード43で構成された前記第4スイッチの損失を低減できる。
【0065】
次に、スイッチング素子30と32を付加した効果を説明する。
図10に示した通り、スイッチング素子30は期間(C)と(E)でのみスイッチングし、スイッチング素子32は期間(B)と(F)でのみスイッチングする。
【0066】
スイッチング素子32を付加した際の期間(B)と(F)における動作を、先に示した
図3を参照しながら説明する。ここでは
図3中のVg(22)をVg(32)に読み替えるものとする。
【0067】
スイッチング素子32には、Vg(32)がオンしている時刻t1からt3の間に電流が流れる。まず、時刻t1−t2において、スイッチング素子23と33がオフ、スイッチング素子32がオンしているときは、スイッチング素子20→インダクタ70→コンデンサ61→インダクタ71→ダイオード42とスイッチング素子32の経路で電流が流れる。つまり、スイッチング素子32はMOSFETであることからソースからドレインに電流を流すことができる。これにより、ダイオード42に流れる電流が減って、スイッチング素子22と32とダイオード42で構成された前記第2スイッチの損失を低減できる。
【0068】
時刻t2−t3において、スイッチング素子32がオン、スイッチング素子23と33がオフしているときは、コンデンサ61→インダクタ70→ダイオード40→スイッチング素子22と32→インダクタ71の経路で電流が流れる。つまり、スイッチング素子22と32で電流が分流し、スイッチング素子22と32とダイオード42で構成された前記第2スイッチの損失を低減できる。
【0069】
次に、スイッチング素子30を付加した際の期間(C)と(E)の動作を、先に示した
図4を参照しながら説明する。ここでは
図4中のVg(20)をVg(30)に読み替えるものとする。
【0070】
スイッチング素子30には、Vg(30)がオンの間である時刻t1′からt3′の間に電流が流れる。まず、時刻t1′−t2′において、スイッチング素子21と31がオフ、スイッチング素子30がオンしているときは、スイッチング素子22→インダクタ71→コンデンサ61→インダクタ70→ダイオード40とスイッチング素子30の経路で電流が流れる。つまり、スイッチング素子30はMOSFETであることからソースからドレインに電流を流すことができる。これにより、ダイオード40に流れる電流が減って、スイッチング素子20と30とダイオード40で構成された前記第1スイッチの損失を低減できる。
【0071】
時刻t2′−t3′において、スイッチング素子30がオン、スイッチング素子21と31がオフしているときは、コンデンサ61→インダクタ71→ダイオード42→スイッチング素子20と30→インダクタ70の経路で電流が流れる。つまり、スイッチング素子20と30で電流が分流し、スイッチング素子20と30とダイオード40で構成された前記第1スイッチの損失を低減できる。
【0072】
以上に説明した通り、本実施例は、スイッチング素子30〜33を備えることにより、実施例1よりも更に損失を低減することができる。特に、スイッチング素子31と33は、大電流領域(
図10の期間(A),(D))でスイッチングするスイッチング素子21と23の損失を低減しており、損失を低減する効果が大きい。これらの結果、本実施例においても、損失の少ない単相系統連系インバータ装置を提供する効果を得ることができる。
【0073】
また、本実施例では単相系統連系インバータで説明したがこの限りでない。単相ブリッジ回路を三相ブリッジ回路に、三相系統の電圧・電流を検知するセンサ、三相に対応したPWM生成手段・リップル検出手段を備えた三相系統連系インバータでも上記制御を行うことで同様の効果が見込める。