特許6044215IP Force 特許公報全文掲載

技術分野

半導体チップとゲート抵抗とを有する半導体回路を並列配置したパワーデバイス、高周波用途のスイッチングICなどの半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、前記特許文献1に記載された従来例にあっては、パワー半導体素子の近傍に温度検出素子を配置し、この温度検出素子で検出した温度が判定温度以上であるときに複数のパワー半導体素子のゲートを全てOFFとするようにしており、複数のパワー半導体素子のゲートを発熱温度に応じて個別に制御することができないという未解決の課題がある。 また、前記特許文献2に記載された従来例にあっては、複数のIGBT素子を配置したときに、冷却効率が良いIGBT素子のゲート抵抗値を、冷却効率が悪いIGBT素子のゲート抵抗値に比較して大きく設定するので、IGBT素子の温度に応じて個別に制御することはできるが、IGBT素子毎に異なる抵抗値を設定する必要があるとともに、ゲート抵抗は抵抗値が温度の増加に応じて増加する温度特性を有するので、設定した抵抗値を得ることが困難であるという未解決の課題がある。 さらに、前記特許文献3に記載された従来例にあっては、高温になるほど抵抗値が小さくなる負性抵抗特性を有するサーミスタを使用する必要があり、このサーミスタのみではゲート抵抗に必要な抵抗特性を得ることは困難であるためサーミスタと抵抗の直列回路とこの直列回路と並列な抵抗を配置して合成抵抗でゲート抵抗に必要な抵抗特性を得る必要があり、抵抗構成が複雑となるという未解決の課題がある。
そこで、本発明は、従来例の未解決の課題に着目してなされたものであり、ゲート抵抗を設けるのみで複数の半導体チップの温度を平均化することができる半導体装置を提供することを目的としている。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために、本発明に係る半導体装置の第1の態様は、ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された回路基板を複数並列に配置した半導体モジュールを備えている。そして、前記半導体チップの温度に基づいて前記ゲート抵抗の前記半導体チップとの配置距離を設定している。
【発明の効果】
本発明によれば、ゲート端子を有する半導体チップの温度状態に応じてゲート抵抗の半導体チップに対する配置距離を設定するので、抵抗値の等しいゲート抵抗を使用して簡易な構成で半導体チップの温度を平均化することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の第1の実施の形態に係る半導体装置の外観斜視図である。

【図2】図1の半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図3】ゲート抵抗の温度特性を示す特性線図である。

【図4】半導体装置の等価回路を示す回路図である。

【図5】ハーフブリッジ回路のターンオン時の動作を説明する波形図である。

【図6】ハーフブリッジ回路のターンオン次のゲート抵抗とスイッチング損失との関係を示す特性線図である。

【図7】本発明の第2の実施の形態に係る半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図8】本発明の第3の実施の形態に係る半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図9】ディスクリート抵抗を配置する配線パターンを示す平面図である。

選択図 図1出願人が指定した本件の代表的な図

1…半導体装置、2…ケース体、3…パワー半導体モジュール、CS1〜CS8…半導体回路、4…絶縁基板、5A,5B…半導体チップ、Rg1〜Rg8…ゲート抵抗、10…冷却フィン、21…配列パターン、22…接続バッド、23…ディスクリート抵抗

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります