特許 6044215 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6044215

(24)【登録日】2016年11月25日

(45)【発行日】2016年12月14日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20161206BHJP

   H01L 27/04 20060101ALI20161206BHJP

   H01L 23/58 20060101ALI20161206BHJP

   H01L 25/07 20060101ALI20161206BHJP

   H01L 25/18 20060101ALI20161206BHJP

【ＦＩ】

   H01L27/04 H

   H01L23/56 D

   H01L25/04 C

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2012-202079(P2012-202079)

(22)【出願日】2012年9月13日

(65)【公開番号】特開2014-57007(P2014-57007A)

(43)【公開日】2014年3月27日

【審査請求日】2015年7月13日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】岡本 有人

【審査官】 小堺 行彦

(56)【参考文献】

【文献】 特開２００４−３４９３２４（ＪＰ，Ａ）

【文献】 特開２００６−１９１７７４（ＪＰ，Ａ）

【文献】 特開２００１−０４４３７１（ＪＰ，Ａ）

【文献】 特開２０００−１２４７８１（ＪＰ，Ａ）

【文献】 特開２００４−００６５２４（ＪＰ，Ａ）

【文献】 特開２００４−０２０５６０（ＪＰ，Ａ）

【文献】 特開２００７−１１５８９５（ＪＰ，Ａ）

【文献】 特開２０１１−１２０３５８（ＪＰ，Ａ）

【文献】 特開２００８−２１８６１１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２３／５８

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された回路基板を複数並列に配置した半導体モジュールを備え、
前記半導体チップの温度に基づいて前記ゲート抵抗の前記半導体チップとの配置距離を設定し、
前記ゲート抵抗及び前記半導体チップとの配置距離は、当該半導体チップの温度が高い場合に長く設定し、当該半導体チップの温度が低い場合に短く設定することを特徴とする半導体装置。

【請求項2】

ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された回路基板を複数並列に配置した半導体モジュールを備え、
前記半導体チップの温度に基づいて前記ゲート抵抗の前記半導体チップとの配置距離を設定し、
前記回路基板の配置方向に対して交差する方向に冷媒流を供給する場合に、両端部の回路基板に対して中央部の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離を長く設定したことを特徴とする半導体装置。

【請求項3】

ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された回路基板を複数並列に配置した半導体モジュールを備え、
前記半導体チップの温度に基づいて前記ゲート抵抗の前記半導体チップとの配置距離を設定し、
前記回路基板の配置方向に冷媒流を供給する場合に、上流側の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離に対して下流側の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離を長く設定したことを特徴とする半導体装置。

【請求項4】

前記回路基板は、前記半導体チップの近傍の前記ゲート抵抗配設領域に、ディスクリート抵抗を接続する接続パッドを前記配置距離の選択を可能とするように複数有する並列配線パターンが形成されていることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。

【請求項5】

前記ゲート抵抗は縦方向の電流経路を形成する縦型拡散構造を有することを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。

【請求項6】

前記半導体チップは絶縁ゲートバイポーラトランジスタであることを特徴とする請求項１乃至５の何れか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体チップとゲート抵抗とを有する半導体回路を並列配置したパワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に関する。

【背景技術】

【0002】

電力変換用インバータ装置は、電力変換装置のひとつとして広く用いられている。例えば、電気自動車やハイブリッド車などの駆動源には通常電動モータが用いられるが、インバータ装置はこの種のモータを制御するうえで多く利用されている。
このような電力変換装置には、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＦＷＤ（フリーホイーリングダイオード）などのパワーデバイスを実装した回路基板を複数配置してモールド樹脂材料で所定形状に封止した半導体モジュールで構成される半導体装置が用いられている。
この半導体装置では、半導体チップから発熱することから半導体チップの温度管理が問題となる。

【0003】

この種の半導体装置として、従来、パワー半導体素子を熱保護するための温度検出を、パワー半導体素子がパッケージされた部品の近傍で、且つ、当該パワー半導体素子のエミッタ端子とコレクタ端子の何れか一方の近傍に配置した温度検出素子で行うようにした電力変換装置が提案されている（例えば、特許文献１参照）。
また、複数のＩＧＢＴ素子を配置したときに、冷却効率が良好なＩＧＢＴ素子のゲート抵抗値を大きく設定し、冷却効率が悪いＩＧＢＴ素子のゲート抵抗値を小さく設定するようにしたパワー制御回路が提案されている（例えば、特許文献２参照）。

【0004】

さらに、ＩＧＢＴやＦＥＴの電力用半導体チップを複数個、銅回路に固着してインバータ等を構成した電力用半導体モジュールにおいて、銅回路上の電力用半導体チップに近い位置にサーミスタを配置し、このサーミスタを電力用半導体チップのゲートに電気接続して電力用半導体チップの温度が高い場合にゲート抵抗値を大きくし、電力用半導体チップの温度が低い場合にゲート抵抗値を小さくするようにしたサーミスタ内蔵電力用半導体モジュールが提案されている（例えば、特許文献３参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００６−４１４０７号公報

【特許文献2】特開平２００６−１９１７７４号公報

【特許文献3】特開平２００３−１８８３３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、前記特許文献１に記載された従来例にあっては、パワー半導体素子の近傍に温度検出素子を配置し、この温度検出素子で検出した温度が判定温度以上であるときに複数のパワー半導体素子のゲートを全てＯＦＦとするようにしており、複数のパワー半導体素子のゲートを発熱温度に応じて個別に制御することができないという未解決の課題がある。

【0007】

また、前記特許文献２に記載された従来例にあっては、複数のＩＧＢＴ素子を配置したときに、冷却効率が良いＩＧＢＴ素子のゲート抵抗値を、冷却効率が悪いＩＧＢＴ素子のゲート抵抗値に比較して大きく設定するので、ＩＧＢＴ素子の温度に応じて個別に制御することはできるが、ＩＧＢＴ素子毎に異なる抵抗値を設定する必要があるとともに、ゲート抵抗は抵抗値が温度の増加に応じて増加する温度特性を有するので、設定した抵抗値を得ることが困難であるという未解決の課題がある。

【0008】

さらに、前記特許文献３に記載された従来例にあっては、高温になるほど抵抗値が小さくなる負性抵抗特性を有するサーミスタを使用する必要があり、このサーミスタのみではゲート抵抗に必要な抵抗特性を得ることは困難であるためサーミスタと抵抗の直列回路とこの直列回路と並列な抵抗を配置して合成抵抗でゲート抵抗に必要な抵抗特性を得る必要があり、抵抗構成が複雑となるという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、ゲート抵抗を設けるのみで複数の半導体チップの温度を平均化することができる半導体装置を提供することを目的としている。

【課題を解決するための手段】

【0009】

上記目的を達成するために、本発明に係る半導体装置の第１の態様は、ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された回路基板を複数並列に配置した半導体モジュールを備えている。そして、前記半導体チップの温度に基づいて前記ゲート抵抗の前記半導体チップとの配置距離を設定している。

【0010】

また、本発明に係る半導体装置の第２の態様は、前記ゲート抵抗及び前記半導体チップとの配置距離が、当該半導体チップの温度が高い場合に長く設定し、当該半導体チップの温度が低い場合に短く設定されている。
また、本発明に係る半導体装置の第３の態様は、前記回路基板の配置方向に対して交差する方向に冷媒流を供給する場合に、両端部の回路基板に対して中央部の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離を長く設定されている。

【0011】

また、本発明に係る半導体装置の第４の態様は、前記回路基板の配置方向に冷媒流を供給する場合に、上流側の回路基板の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離に対して下流側の回路基板の前記ゲート抵抗の前記半導体チップとの配置距離を長く設定している。
また、本発明に係る半導体装置の第５の態様は、前記回路基板が、前記半導体チップの近傍の前記ゲート抵抗配設領域に、ディスクリート抵抗を接続する接続パッドを前記配置距離の選択を可能とするように複数有する並列配線パターンを形成している。
また、本発明に係る半導体装置の第６の態様は、前記ゲート抵抗が縦方向の電流経路を形成する縦型拡散構造を有している。
また、本発明に係る半導体装置の第７の態様は、前記半導体チップが絶縁ゲートバイポーラトランジスタで構成されている。

【発明の効果】

【0012】

本発明によれば、ゲート端子を有する半導体チップの温度状態に応じてゲート抵抗の半導体チップに対する配置距離を設定するので、抵抗値の等しいゲート抵抗を使用して簡易な構成で半導体チップの温度を平均化することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第１の実施の形態に係る半導体装置の外観斜視図である。

【図2】図１の半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図3】ゲート抵抗の温度特性を示す特性線図である。

【図4】半導体装置の等価回路を示す回路図である。

【図5】ハーフブリッジ回路のターンオン時の動作を説明する波形図である。

【図6】ハーフブリッジ回路のターンオン次のゲート抵抗とスイッチング損失との関係を示す特性線図である。

【図7】本発明の第２の実施の形態に係る半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図8】本発明の第３の実施の形態に係る半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

【図9】ディスクリート抵抗を配置する配線パターンを示す平面図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態を示す半導体装置の外観斜視図、図２（ａ）及び（ｂ）は第１の実施形態を示す回路構成の概略構成図及び温度分布を示す特性線図である。
半導体装置１は、側面から見て凸形状を有するケース体２内にケース体の長手方向（図１における左右方向）に延長する例えば８個の半導体回路ＣＳ１〜ＣＳ８が並列に配置され、これら半導体回路ＣＳ１〜ＣＳ８をモールド成型して構成されるパワー半導体モジュール３を備えている。これら半導体回路ＣＳ１〜ＣＳ８のそれぞれは、図２（ａ）で特に明らかなように、絶縁基板４上に半導体チップ５Ａ，５Ｂを実装している。

【0015】

半導体チップ５Ａは、例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ）またはパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のゲート端子を有する電圧制御型の半導体素子で構成されている。また、半導体チップ５Ｂは例えばフリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）で構成されている。

【0016】

ここで、奇数の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７では、前端側に半導体チップ５Ａを実装し、後端側に半導体チップ５Ｂを実装している。逆に、偶数の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８では、前端側に半導体チップ５Ｂを実装し、後端側に半導体チップ５Ａを実装している。
そして、奇数の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７の各半導体チップ５Ａのゲート端子Ｇはゲート抵抗Ｒｇ１、Ｒｇ３、Ｒｇ５及びＲｇ７を個別に介して図示しないゲート信号形成回路からのゲート信号が入力される共通のゲート信号入力端子ｔｇ１に接続されている。

【0017】

また、偶数の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８の各半導体チップ５Ａのゲート端子Ｇは縦型拡散品で構成されるゲート抵抗Ｒｇ２、Ｒｇ４、Ｒｇ６及びＲｇ８を個別に介して図示しないゲート信号形成回路からのゲート信号が入力される共通のゲート信号入力端子ｔｇ２に接続されている。
ここで、各ゲート抵抗Ｒｇ１〜Ｒｇ８のそれぞれは、図３に示すように、温度の上昇に応じて抵抗値が上昇する正の温度特性を有する抵抗で構成されている。

【0018】

そして、半導体装置１には、図１及び図２（ａ）において矢印Ａで示すように例えば冷却ファン（図示せず）からの冷媒流としての冷却風がパワー半導体モジュール３の長手方向と直交する方向すなわち後方側から前方側へ供給される。このため、パワー半導体モジュール３には、図１に示すように、下面側に冷却風を通過させる流路を形成するように前後方向に延長する冷却フィン１０が形成されている。

【0019】

このようにパワー半導体モジュール３に、その長手方向と直交する前後方向の冷却風を供給する場合には、ゲート抵抗Ｒｇ１〜Ｒｇ８の抵抗値を等しくするとともに半導体チップ５Ａからの配置距離を等しくしたときには、パワー半導体モジュール３の長手方向の温度分布が、図２（ｂ）で破線図示のようになる。すなわち、パワー半導体モジュールの長手方向の中央部の温度が高く、中央部から両端部に行くに従い温度が放物線状に低下する温度分布となる。このため、各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５Ａに通電する電流値は、中央部に配置された温度の高い半導体回路ＣＳ４及びＣＳ５を基準として過熱状態を回避する電流値に設定する必要があり、各半導体チップ５Ａに供給する電流値を抑制せざるを得ない。

【0020】

このため、本発明では、ゲート抵抗Ｒｇ１〜Ｒｇ８が前述した図３に示す温度上昇に応じて抵抗値が上昇する正の温度特性を有することに着目して、ゲート抵抗Ｒｇ１〜Ｒｇ８の抵抗値を等しくするが、ゲート抵抗Ｒｇ１〜Ｒｇ８の半導体チップ５Ａに対する配置距離を異なる値に設定している。
すなわち、温度が一番高い（冷却性能が低い）中央部の半導体回路ＣＳ４及びＣＳ５におけるゲート抵抗Ｒｇ４及びＲｇ５の半導体チップ５Ａに対する配置距離を一番長く設定している。そして、この中央部の半導体回路ＣＳ４及びＣＳ５から外側に行くに従いゲート抵抗の半導体チップに対する配置距離を温度に応じた短い距離に設定している。

【0021】

つまり、中央部の半導体回路ＣＳ４及びＣＳ５についてはゲート抵抗Ｒｇ４及びＲｇ５の半導体チップ５Ａに対する配置距離が一番長い距離Ｌ１に設定されている。そして、半導体回路ＣＳ４及びＣＳ５の外側の半導体回路ＣＳ３及びＣＳ６についてはゲート抵抗Ｒｇ３及びＲｇ６の半導体チップ５Ａに対する配置距離が二番目に長い距離Ｌ２に設定されている。さらに、半導体回路ＣＳ３及びＣＳ６の外側の半導体回路ＣＳ２及びＣＳ７についてはゲート抵抗Ｒｇ２及びＲｇ７の半導体チップ５Ａに対する配置距離が三番目に長い距離Ｌ３に設定されている。なおさらに、一番外側の発熱温度の低い半導体回路ＣＳ１及びＣＳ８についてはゲート抵抗Ｒｇ１及びＲｇ８の半導体チップ５Ａに対する配置距離が一番短い距離Ｌ４に設定されている。

【0022】

そして、パワー半導体モジュール３に配置された半導体回路ＣＳ１〜ＣＳ８の等価回路は、図４に示すようになる。すなわち、半導体回路ＣＳ１及びＣＳ２で直列に接続した上下アームを有するハーフブリッジ回路を構成する。つまり、半導体回路ＣＳ１の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタＱ１とこれに逆並列接続された半導体チップ５Ｂを構成するフリー・ホイーリング・ダイオードＤ１とで上アームを構成する。また、半導体回路ＣＳ２の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタＱ２とこれに逆並列接続された半導体チップ５Ｂを構成するフリー・ホイーリング・ダイオードＤ２とで下アームを構成する。同様に、半導体回路ＣＳ３及びＣＳ４、ＣＳ５及びＣＳ６、ＣＳ７及びＣＳ８でそれぞれ直列に接続した上下アームを形成する。
そして、各上下アームを正極側電源ラインＬｐ及び負極側電源ラインＬｎに並列に接続して、電力変換装置を構成するインバータの一相分が構成されている。

【0023】

次に、上記第１の実施形態の動作を説明する。
前述したように、パワー半導体モジュール３の長手方向に対して直交する方向に冷却風を供給して冷却する。この状態で、各半導体回路ＣＳ１〜ＣＳ８のゲート端子に異なる所定タイミングで例えばパルス幅変調（ＰＷＭ）信号でなるゲート信号をゲート信号入力端子ｔｇ１及びｔｇ２に供給する。このゲート信号は各ゲート抵抗Ｒｇを介して半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子に供給される。

【0024】

このため、絶縁ゲートバイポーラトランジスタは、図５に示すように、ターンオン動作を開始する。図５（ａ）〜（ｄ）においては、横軸が時間、縦軸が電圧を示している。ここで、ゲート抵抗Ｒｇｉ（ｉ＝１〜８）の抵抗値が小さい場合には、所定電圧のゲート電圧をゲートに印加すると、絶縁ゲートバイポーラトランジスタのゲート−エミッタ間電圧Ｖ_ＧＥが上昇し始める。そして、ゲート−エミッタ間電圧Ｖ_ＧＥが０Ｖを超えて所定閾値電圧に達した時点で、コレクタ電流Ｉｃが図５（ｃ）で実線図示のように比較的急峻に増加し始める。このとき、コレクタ−エミッタ間電圧Ｖ_ＣＥは図５（ｂ）で実線図示のように僅かに減少するが略所定電圧を維持し、ゲート−エミッタ間電圧Ｖ_ＧＥは所定閾値電圧を維持する。

【0025】

その後、コレクタ電流Ｉｃが図５（ｃ）で実線図示のようにピーク電流に達してから減少を開始すると、これに応じてコレクタ−エミッタ間電圧Ｖ_ＣＥは減少を開始して比較的急激に減少する。このとき、絶縁ゲートバイポーラトランジスタのミラー容量（ゲート・コレクタ容量）が増大して、ゲート−エミッタ間電圧Ｖ_ＧＥは所定閾値電圧を維持する。
そして、コレクタ−エミッタ間電圧Ｖ_ＣＥが十分低い定常状態のオン電圧になった時点で、ターンオンを完了するとともに、ミラー容量の変化はなくなり、ゲート−エミッタ間電圧Ｖ_ＧＥは再び上昇し、ゲート電圧に達して一定になる。

【0026】

このターンオン期間のコレクタ電流Ｉｃ及びコレクタ−エミッタ間電圧Ｖ_ＣＥの乗算値は図５（ｄ）に示すようにコレクタ電流Ｉｃがピークとなった時点で最大となる。
このように、ゲート抵抗Ｒｇｉが小さい抵抗値であるときには、ターンオン時間が短くスイッチング速度が速いので、スイッチング損失は小さくなる。
これに対して、ゲート抵抗Ｒｇの抵抗値が大きい場合には、図５（ａ）〜（ｄ）で点線図示のように、コレクタ電流Ｉｃの増加勾配が緩やかになるとともにコレクタ−エミッタ間電圧Ｖ_ＣＥの減少も遅れることになり、ターンオン時間が長くなる。このため、スイッチング速度が遅くなり、スイッチング損失が大きくなる。

【0027】

このターンオン時のゲート抵抗Ｒｇとスイッチング損失との関係は、図６で２次曲線の特性曲線Ｌｇで示すように、ゲート抵抗Ｒｇが大きくなるとスイッチング損失も増加する。
ところで、本実施形態では、パワー半導体モジュール３の冷却風による冷却効果が低く発熱温度が高くなる長手方向の中央部における半導体チップ５Ａ及びゲート抵抗Ｒｇ４，Ｒｇ５間の配置距離が長く設定され、中央部から外側に行くに従い半導体チップ５Ａ及びゲート抵抗Ｒｇ間の配置距離が短く設定されている。

【0028】

このため、各半導体回路ＣＳ１〜ＣＳ８のゲート抵抗Ｒｇ１〜Ｒｇ８の抵抗値が互いに等しい値に設定されていても、ゲート抵抗Ｒｇ１〜Ｒｇ８と半導体チップ５Ａとの配置距離が異なる。このため、パワー半導体モジュール３の中央部では、ゲート抵抗Ｒｇ４，Ｒｇ５の配置距離が長いことにより、この配置距離が短い場合に比較して半導体チップ５Ａの発熱温度に対してゲート抵抗Ｒｇ４，Ｒｇ５に達する温度が低くなり、抵抗値が小さくなる。したがって、パワー半導体モジュール３の中央部の半導体回路ＣＳ４，ＣＳ５のスイッチング速度が早められてスイッチング損失が抑制される。この結果、半導体回路ＣＳ４，ＣＳ５の半導体チップ５Ａの発熱が抑制される。

【0029】

また、中央部から外側に行くに従いゲート抵抗Ｒｇと半導体チップ５Ａとの配置距離が短くなるので、半導体チップ５Ａの発熱が伝わり易くなる。このため、ゲート抵抗の抵抗値が大きくなり、これに応じてスイッチング速度が低下されてスイッチング損失が増加する。この結果、一番外側の半導体回路ＣＳ１及びＣＳ８の半導体チップ５Ａの発熱が促進される。

【0030】

このため、パワー半導体モジュール３の長手方向の温度分布は、図２（ｂ）で実線図示のように前述したゲート抵抗の配置位置を等しくした場合の点線図示の温度分布に対して中央部側の温度が低下され、逆に両端側の温度が上昇される。この結果、パワー半導体モジュール３の長手方向の温度差が少なくなるとともに、最高温度が低下するので、パワー半導体モジュール３の各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタの許容通電量を増加させることができる。
なお、上記第１の実施形態では、冷却風の供給方向がパワー半導体モジュール３の長手方向と直交する後側から前側へ供給する場合について説明したが、前側から後方側へ冷却風を供給する場合でも上記と同様の作用効果を得ることができる。

【0031】

次に、本発明の第２の実施形態を図７について説明する。
この第２の実施形態では、冷却風の供給方向をパワー半導体モジュール３の長手方向に沿って供給するようにしたものである。これに応じてパワー半導体モジュール３の下面に装着する冷却フィンの延長方向をパワー半導体モジュール３の長手方向に一致させる。
すなわち、第２の実施形態では、図７（ａ）に示すように、前述した第１の実施形態と同様の構成を有するパワー半導体モジュール３の長手方向に沿って例えば右側から左側へ冷却風を供給するようにしている。この場合には、各半導体回路ＣＳ１〜ＣＳ８のゲート抵抗Ｒｇ１〜Ｒｇ８の抵抗値を等しく設定するとともに、ゲート抵抗Ｒｇ１〜Ｒｇ８と半導体チップ５Ａとの間の配置距離を等しくした場合には、図７（ｂ）で点線図示のように、冷却風が供給される上流側すなわち右側の温度が低く、下流側に行くに従い温度が上昇する温度分布となる。

【0032】

このため、第２の実施形態では、各半導体回路ＣＳ１〜ＣＳ８の同一温度での抵抗値を等しく設定した状態で、右端側の半導体回路ＣＳ８におけるゲート抵抗Ｒｇ８の半導体チップ５Ａに対する接地距離Ｌ１１を最小に設定し、この右端側から左端側に行くに従いすなわち半導体回路ＣＳ７、ＣＳ６、ＣＳ５、……の順にゲート抵抗Ｒｇ７、Ｒｇ６、Ｒｇ５、……の半導体チップ５Ａに対する配置距離が長くなるように設定されている。

【0033】

この第２の実施形態によると、冷却効率が良く、発熱温度の低い上流側の半導体回路ＣＳ８ではゲート抵抗Ｒｇ８の半導体チップ５Ａに対する配置距離を短く設定しているので、半導体チップ５Ａの発熱がゲート抵抗Ｒｇ８に伝わり易く、抵抗値が大きくなる。このため、前述した第１の実施形態と同様に、スイッチング速度を遅らせてスイッチング損失を増加させて半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタの発熱量を、図７（ｂ）で実線図示のように、半導体チップ５Ａ及びゲート抵抗間の配置距離を一定した点線図示の温度に対して増加させることができる。

【0034】

一方、半導体回路ＣＳ８より左側の半導体回路ＣＳ７、ＣＳ６、ＣＳ５、……では、ゲート抵抗Ｒｇ７、Ｒｇ６、Ｒｇ５、……Ｒｇ１と半導体チップ５Ａとの配置距離が順次長くなる。このため、左側の半導体回路に行くに従いスイッチング速度が速くなってスイッチング損失が低下されることになり、半導体チップ５Ａの発熱量が抑制される。このため、パワー半導体モジュール３の中央部よりの半導体回路ＣＳ５から左側の半導体回路の温度を、図７（ｂ）で実線図示のように、半導体チップ５Ａ及びゲート抵抗間の配置距離を一定した点線図示の温度に対して減少させることができる。

【0035】

この結果、冷却風がパワー半導体モジュール３に沿って供給する場合のパワー半導体モジュール３の長手方向の温度分布を平均化することができるとともに、半導体チップとゲート抵抗間の距離を一定にした場合に比較して半導体回路の最高温度を低下させることができる。半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタの許容通電量を増加させることができる。

【0036】

なお、第２の実施形態においては、パワー半導体モジュール３の長手方向の右側から左側に冷却風を供給する場合について説明したが、これに限定されるものではない。すなわち、パワー半導体モジュール３の長手方向の左側から右側に冷却風を供給する場合には、上流側となる左側の半導体回路ＣＳ１のゲート抵抗Ｒｇ１と半導体チップ５Ａとの間の配置距離を最小とし、これから右側に行くに従いゲート抵抗と半導体チップ５Ａとの配置距離を順次図７（ｂ）で点線図示の温度に応じて長くなるように設定すればよい。

【0037】

次に、本発明の第３の実施形態を図８について説明する。
この第３の実施形態では、図８（ａ）に示すように、前述した第１の実施形態において、パワー半導体モジュール３の中央部の半導体回路ＣＳ４及びＣＳ５のゲート抵抗Ｒｇ４及びＲｇ５と半導体チップ５Ａとの配置距離を最小とし、これら半導体回路ＣＳ４及びＣＳ５から外側に行くに従いゲート抵抗及び半導体チップ５Ａ間の配置距離を順に長くなるように設定している。

【0038】

これと同時に、中央部の半導体回路ＣＳ４及びＣＳ５の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端側の半導体回路ＣＳ１及びＣＳ８に形成したゲート抵抗Ｒｇ１及びＲｇ８を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。
また、半導体回路ＣＳ３及びＣＳ６の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端より内側の半導体回路ＣＳ２及びＣＳ７に形成したゲート抵抗Ｒｇ２及びＲｇ７を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。

【0039】

さらに、半導体回路ＣＳ２及びＣＳ７の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端より内側の半導体回路ＣＳ３及びＣＳ６に形成したゲート抵抗Ｒｇ３及びＲｇ６を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。
さらにまた、両端側の半導体回路ＣＳ１及びＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を中央部の半導体回路ＣＳ４及びＣＳ５に形成したゲート抵抗Ｒｇ４及びＲｇ５を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。

【0040】

この第３の実施形態によると、冷却性能が低く温度の高い中央部の半導体回路ＣＳ４及びＣＳ５のゲート抵抗として冷却能力が高く温度の低い両側部の半導体回路ＣＳ１及びＣＳ８に形成した半導体チップ５Ａとの配置距離が一番長いゲート抵抗Ｒｇ１及びＲｇ８を通じてゲート信号入力端子ｔｇ１及びｔｇ２に接続されている。このため、中央部の半導体回路ＣＳ４及びＣＳ５の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗値を前述した第１の実施形態よりも低く設定することができ、スイッチング損失をより低下させて発熱温度を十分に抑制することができる。

【0041】

しかも、中央部から両端側に行くに従いゲート抵抗値が第１の実施形態の場合より大きくなるので、両端側に行くに従いゲート抵抗値を第１の実施形態よりも大きく設定することができ、スイッチング損失をより増加させて発熱温度を増加させることができる。
この結果、パワー半導体モジュール３の長手方向の温度分布は、図８（ｂ）に示すように、第１の実施形態に比較してより平均化することができるとともに、最高温度をより低下することができ、各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５Ａの許容電流量をより増加させることができる。

【0042】

なお、上記第１〜第３の実施形態においては、ゲート抵抗Ｒｇ１〜Ｒｇ８を縦型拡散品とする場合について説明したが、これに限定されるものではなく、ディスクリート抵抗を使用するようにしてもよい。この場合には、ディスクリート抵抗の配置距離を設定するために、各半導体回路ＣＳ１〜ＣＳ８に図９に示すように、パワー半導体モジュール３の長手方向と直交する前後方向に延長する一対の配線パターン２１を形成し、この配線パターン２１に前後方向に所定間隔を保って互いに対向する複数の接続パッド２２を形成することが好ましい。この場合には、半導体回路ＣＳ１〜ＣＳ８の温度分布に応じた半導体チップ５Ａとの配置距離に応じた接続パッド２２を選択してディスクリート抵抗２３を接続するようにすればよい。

【0043】

また、上記第１〜第３の実施形態においては、半導体チップ５Ａを絶縁ゲートバイポーラトランジスタで構成する場合について説明したが、これに限定されるものではなく、パワー電界効果トランジスタなどのゲート端子を有する他の電圧制御型半導体素子を適用することができる。
さらに、上記第１〜第３の実施形態においては、半導体回路ＣＳ１〜ＣＳ８に１組の半導体チップ５Ａ及び５Ｂを実装した場合について説明したが、これに限定されるものではなく、２組以上の半導体チップ５Ａ及び５Ｂを実装するようにしてもよい。

【0044】

また、上記第１〜第３の実施形態においては、パワー半導体モジュール３に８個の半導体回路ＣＳ１〜ＣＳ８を並列配置した場合について説明したが、これに限定されるものではなく、任意数の半導体回路を並列配置することができる。
また、上記第１〜第３の実施形態においては、冷却媒体として冷却風を適用した場合について説明したが、これに限定されるものではなく、冷却水等の他の冷却媒体を適用することができる。
また、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。

【符号の説明】

【0045】

１…半導体装置、２…ケース体、３…パワー半導体モジュール、ＣＳ１〜ＣＳ８…半導体回路、４…絶縁基板、５Ａ，５Ｂ…半導体チップ、Ｒｇ１〜Ｒｇ８…ゲート抵抗、１０…冷却フィン、２１…配列パターン、２２…接続バッド、２３…ディスクリート抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】