特許 6044441 電子装置の製造方法およびこれに用いられる多層基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6044441

(24)【登録日】2016年11月25日

(45)【発行日】2016年12月14日

(54)【発明の名称】電子装置の製造方法およびこれに用いられる多層基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20161206BHJP

   H05K 3/34 20060101ALI20161206BHJP

   H05K 3/28 20060101ALI20161206BHJP

   H05K 3/46 20060101ALI20161206BHJP

【ＦＩ】

   H01L23/12 F

   H05K3/34 502D

   H05K3/28 G

   H05K3/46 B

   H01L23/12 N

   H01L23/12 501W

【請求項の数】4

【全頁数】13

(21)【出願番号】特願2013-94374(P2013-94374)

(22)【出願日】2013年4月26日

(65)【公開番号】特開2014-216563(P2014-216563A)

(43)【公開日】2014年11月17日

【審査請求日】2015年8月28日

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110001128

【氏名又は名称】特許業務法人ゆうあい特許事務所

(72)【発明者】

【氏名】藪田 英二

(72)【発明者】

【氏名】柏崎 篤志

【審査官】 豊島 洋介

(56)【参考文献】

【文献】 特開２００６−１１４７３５（ＪＰ，Ａ）

【文献】 特開２００２−３３４８９５（ＪＰ，Ａ）

【文献】 特開２００９−２０８２５９（ＪＰ，Ａ）

【文献】 特開２０１２−２０９４１８（ＪＰ，Ａ）

【文献】 特開２０１１−２２８６３２（ＪＰ，Ａ）

【文献】 特開２００４−１１９５４４（ＪＰ，Ａ）

【文献】 国際公開第２０１１／００７５１９（ＷＯ，Ａ１）

【文献】 特開２００９−１１１２９９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２３／１２−２３／１５

Ｈ０５Ｋ ３／２８

３／３２− ３／３４

３／４６

(57)【特許請求の範囲】

【請求項1】

表面（２０ａ）を有するコア層（２０）の表面に内層配線（５１）を形成したのち、前記コア層の表面に前記内層配線を覆う状態で配置されるビルドアップ層（３０）を形成し、さらに前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に、電子部品（１２１〜１２３）が搭載されるランド（６１）を含めて、前記内層配線と少なくとも一部が電気的に接続される表層配線（６１〜６３）をパターニングすることで多層基板（１０）を用意する工程と、
前記ランドの外縁部を覆いつつ、前記ビルドアップ層のうち前記表層配線から露出させられている部分をマスキングインク（１８０）で覆う工程と、
前記マスキングインクにて覆った部分を保護しつつ、該マスキングインクで覆われていない前記ランドの内周位置にはんだ（１３０）を形成する工程と、
前記マスキングインクから露出させられた前記はんだの上に前記電子部品を搭載し、前記ランドのうちの内周位置に配置された前記はんだにより、前記電子部品を前記ランドと接続する工程と、
前記マスキングインクを除去する工程と、を含んでいることを特徴とする電子装置の製造方法。

【請求項2】

前記マスキングインクで覆う工程では、前記ランドの中心から見て、該ランドの周囲のうち前記内層配線が形成されている方向において、前記マスキングインクで前記ランドの外縁部を覆うことを特徴とする請求項１に記載の電子装置の製造方法。

【請求項3】

表面（２０ａ）を有するコア層（２０）と、
前記コア層の表面に形成された内層配線（５１）と、
前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層（３０）と、
前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に形成され、はんだ（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）を含む表層配線（６１〜６３）と、を備え、
前記電子部品および前記ランドがモールド樹脂（１５０）にて封止される電子装置の製造に適用される多層基板であって、
前記ビルドアップ層の上に形成され、前記はんだを前記ランドの一面に配置する際に、前記はんだを配置する位置を露出させつつ前記はんだが配置される位置の外側の領域を覆うことで保護するマスキングインク（１８０）を備え、
前記マスキングインクは、前記ランドの外縁部を覆いつつ、該ランドの内周位置を露出させていることを特徴とする多層基板。

【請求項4】

前記ランドの中心から見て、該ランドの周囲のうち前記内層配線が形成されている方向において、前記マスキングインクが前記ランドの外縁部を覆っていることを特徴とする請求項３に記載の多層基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品がはんだを介して搭載されるランドを有する多層基板を用いた電子装置の製造方法およびこれに用いられる多層基板に関するものである。

【背景技術】

【0002】

従来より、この種の電子装置として、次のものが提案されている（例えば、特許文献１参照）。

【0003】

具体的には、この電子装置は、樹脂等で構成されるコア層とビルドアップ層とが積層され、コア層とビルドアップ層との間に内層配線が形成されていると共にビルドアップ層のうちコア層と反対側の一面にランドが形成された多層基板を備えている。ランドは、板状とされた金属膜と、金属膜よりはんだ濡れ性が高く、金属膜のうちビルドアップ層と反対側の一面および側面の全面に形成された金属メッキとを有する構成とされている。このランド上に、はんだを介してパワー素子や制御素子等の電子部品が搭載されている。そして、耐環境（耐腐食）性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われることにより、電子装置が構成されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開昭６１−１３５１９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、図９に示すように、モールド樹脂Ｊ１によって電子部品Ｊ２が覆われる上記電子装置では、金属膜Ｊ３の一面Ｊ３ａおよび側面Ｊ３ｂに金属メッキＪ４が形成されており、ランドＪ５の側面まではんだＪ６が濡れ広がる。また、モールド樹脂Ｊ１とはんだＪ６との密着力は、通常モールド樹脂Ｊ１とランドＪ５（金属）との密着力より弱い。このため、上記電子装置では、モールド樹脂Ｊ１がはんだＪ６との界面から剥離し易く、モールド樹脂Ｊ１がはんだＪ６から剥離するとビルドアップ層Ｊ７にクラックＪ８が発生する。

【0006】

すなわち、モールド樹脂Ｊ１がはんだＪ６から剥離することによって生じる応力がビルドアップ層Ｊ７に伝播してビルドアップ層Ｊ７にクラックＪ８が発生する。

【0007】

また、モールド樹脂Ｊ１が剥離することにより、モールド樹脂Ｊ１にてランドＪ５の変位を抑制できなくなるため、使用環境に応じてランドＪ５の膨張および収縮が可能となる。そして、ランドＪ５とビルドアップ層Ｊ７とは熱膨張係数が異なるため、ビルドアップ層Ｊ７に応力が印加される。特に、低温使用環境では、ランドＪ５が収縮することにより、ビルドアップ層Ｊ７のうちランドＪ５との界面の端部に多大な引張応力が印加され、ビルドアップ層Ｊ７にクラックＪ８が発生する。

【0008】

そして、ビルドアップ層Ｊ７に発生したクラックＪ８が内層配線に到達すると、当該クラックＪ８に水等の異物が浸入した場合、ランドＪ５と内層配線とがショートするという問題が発生する。

【0009】

本発明は上記点に鑑みて、ビルドアップ層にクラックが発生することを抑制できる電子装置の製造方法およびこれに用いられる多層基板を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するため、請求項１または２に記載の発明では、コア層（２０）、内層配線（５１）、ビルドアップ層（３０）、ランド（６１）を含む表層配線（６１〜６３）を有する多層基板（１０）を用意する工程と、ランドの外縁部を覆いつつ、ビルドアップ層のうち表層配線から露出させられている部分をマスキングインク（１８０）で覆う工程と、マスキングインクにて覆った部分を保護しつつ、該マスキングインクで覆われていないランドの内周位置にはんだ（１３０）を形成する工程と、マスキングインクから露出させられたはんだの上に電子部品を搭載し、ランドのうちの内周位置に配置されたはんだにより、電子部品をランドと接続する工程と、マスキングインクを除去する工程と、を含んでいることを特徴としている。

【0011】

このように、ランドにおける外縁部をマスキングインクによって覆っておき、はんだがランドの内周位置にのみ接合され、ランドの外縁部や側面にははんだが濡れ広がらないようにしている。これにより、はんだがランドの一面上のみに形成されるようにでき、側面にモールド樹脂が密着した構造を実現できる。

【0012】

このような構造では、はんだとモールド樹脂との密着力と比較して、ランドとモールド樹脂との密着力の方が強いため、ランドの側面とモールド樹脂との間の界面から剥離が生じ難くなる。このため、モールド樹脂とはんだとの界面において剥離が生じたとしても、モールド樹脂とランドの一面における外縁部もしくは側面との間において剥離が停止し、剥離の進展を抑制することが可能となる。したがって、モールド樹脂とはんだとの界面における剥離による応力がビルドアップ層に伝播されることを抑制でき、ビルドアップ層にクラックが発生することを抑制できる。

【0013】

ただし、マスキングインクを形成する工程では必ずしもランドの外縁部全部を覆う必要はなく、請求項２に記載したように、ランドの中心から見て、該ランドの周囲のうち内層配線が形成されている方向において、マスキングインクでランドの外縁部を覆っていれば良い。

【0014】

請求項３または４に記載の発明では、ビルドアップ層の上に形成され、はんだをランドの一面に配置する際に、はんだを配置する位置を露出させつつはんだが配置される位置の外側の領域を覆うことで保護するマスキングインク（１８０）を備え、マスキングインクは、ランドの外縁部を覆いつつ、該ランドの内周位置を露出させていることを特徴としている。

【0015】

このように、マスキングインクでランドのうちの外縁部を覆いつつ、内周位置を露出させた多層基板とすれば、その後のはんだをランドの上に形成する工程の際に、必然的にはんだがランドの内周位置に形成されるようにできる。したがって、マスキングインクがランドの外縁部を覆うように形成された多層基板は、はんだをランドの内周位置に形成する際に好適なものであるということができる。

【0016】

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

【図面の簡単な説明】

【0017】

【図1】本発明の第１実施形態における電子装置の断面図である。

【図2】図１中の領域Ａの拡大図である。

【図3】受動素子１２３が接続されるランド６１および剥離誘導ランド６４を基板表面に対する垂直方向から視たときのレイアウト図である。

【図4】図１に示す多層基板の製造工程を示す断面図である。

【図5】図４に続く多層基板の製造工程を示す断面図である。

【図6】図５に続く多層基板の製造工程を示す断面図である。

【図7】図４〜図６とは別断面において、図６に続く多層基板の製造工程を示した断面図である。

【図8】図７に続く多層基板の製造工程を示した断面図である。

【図9】多層基板にクラックが発生した様子を示す電子装置の拡大図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0019】

（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。

【0020】

図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。

【0021】

多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０と、内層配線５１、５２などを備える積層基板である。

【0022】

なお、コア層２０およびビルドアップ層３０、４０は、ガラスクロスの両面を樹脂で封止してなるプリプレグ等で構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。

【0023】

そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。

【0024】

また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。

【0025】

同様に、ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。

【0026】

なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。

【0027】

内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。

【0028】

また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。具体的には、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。

【0029】

なお、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。

【0030】

そして、各ビルドアップ層３０、４０の表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。

【0031】

電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。

【0032】

なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。

【0033】

モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。

【0034】

なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。

【0035】

以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点であるランド６１とはんだ１３０との接続構造について説明する。なお、各ランド６１と電子部品１２１〜１２３との接続構造については同様になっているが、ここでは図２に示すようように受動素子１２３におけるはんだ１３０とランド６１との接続構造を例に挙げて説明する。

【0036】

受動素子１２３が搭載されるランド６１は、図２に示されるように、はんだ１３０を介して受動素子１２３の電極１２３ａと電気的および物理的に接続される。本実施形態では、受動素子１２３として抵抗やコンデンサ等を想定しているため、受動素子１２３の両端に電極１２３ａが備えられ、受動素子１２３の両端において、各電極１２３ａと対応する位置に形成された各ランド６１と各電極１２３ａとが接続されている。

【0037】

ランド６１は、ビルドアップ層３０側と反対側の一面６１ａ、ビルドアップ層３０側の他面６１ｂ、これら一面６１ａと他面６１ｂとを繋ぐ側面６１ｃを有する板状とされている。このランド６１の一面６１ａ側における内周位置、つまりランド６１の端部から所定距離離間した位置においてはんだ１３０が終端しており、はんだ１３０が一面６１ａのうちの外縁部および側面６１ｃに形成されていない構造になっている。また、基板垂直方向において、はんだ１３０は電極１２３ａからランド６１に向かうに連れて広がるように濡れ広がっているが、その終端部は、ランド６１の一面６１ａに対して垂直面になっている。本実施形態の場合、図３に示すように、電子装置を基板表面に対する垂直方向から視た場合において、ランド６１を四角形で構成してあり、はんだ１３０はランド６１が構成する四角形の各辺から所定距離以上離間した位置で終端するようにしてある。

【0038】

例えば、ランド６１は、ビルドアップ層３０の表面に形成した金属膜６４の表面を金属メッキ６５により覆った構成とされている。金属膜６４は、銅等で構成され、ビルドアップ層３０側と反対側の一面６４ａ、ビルドアップ層３０側の他面６４ｂ、これら一面６４ａと他面６４ｂとを繋ぐ側面６４ｃを有する板状とされている。金属メッキ６５は、金属膜６４よりはんだ濡れ性が高い金等で構成され、金属膜６４の一面６４ａや側面６４ｃに形成されているが、一面６４ａのみに形成されていても良い。

【0039】

以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図４〜図７を参照しつつ説明する。なお、図４〜図６は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。また、図７は、図６に続く製造工程を示した断面図であるが、多層基板１０のうち制御素子１２２および受動素子１２３が搭載される部分近傍の断面図である。

【0040】

まず、図４（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図４（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。

【0041】

その後、図４（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。

【0042】

続いて、図４（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。

【0043】

その後、図５（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。

【0044】

次に、図５（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。

【0045】

なお、次の図５（ｃ）以降では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。

【0046】

その後、図５（ｃ）に示されるように、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。

【0047】

続いて、図５（ｄ）に示されるように、積層体１６８の積層方向から加圧しつつ加熱することにより積層体１６８を一体化する。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０を構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０を構成する樹脂を流動させて内層配線５２の間を埋め込む。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。

【0048】

次に、図６（ａ）に示されるように、レーザ等により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。同様に、図６（ａ）とは別断面において、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する貫通孔１０１ａを形成する。

【0049】

そして、図６（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０、４０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図６（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。

【0050】

続いて、図６（ｃ）に示されるように、金属板１６６、１６７上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板１６６、１６７をパターニングする。

【0051】

次に、図６（ｄ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングする。なお、図６（ｄ）に示される範囲内において、表面３０ａ上のソルダーレジスト１１０がすべて除去されているが、図１に示すように他の領域においてソルダーレジスト１１０が残された状態になっている。

【0052】

その後、金属メッキ６５を形成するためのメッキ処理やはんだ付け処理を行う。これらの処理については、図４〜図６とは別断面を示した図７を参照して説明する。

【0053】

まず、上記のように、ソルダーレジスト１１０のパターニングを行うことで、図７（ａ）に示すように、必要箇所がソルダーレジスト１１０によって覆われ、金属板１６６のうちランド６１、６２となる部分や金属板１６７などは露出させられた状態になる。その後、図７（ｂ）に示されるように、無電解メッキや電気メッキによって金属メッキ１７０を形成することにより、表層配線６１〜６３および表層配線７１、７２を形成する。つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９、１７０を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９、１７０を有する構成とされている。そして、表層配線６１〜６３における金属膜６４は金属板１６６によって構成され、金属メッキ６５は金属メッキ１６９、１７０によって構成される。

【0054】

次に、図７（ｃ）に示されるように、ボンディング用のランド６２や表面パターン６３の保護やこれらへのはんだ飛散防止のために、ソルダーレジスト１１０から露出した部分のうちはんだ１３０を塗布する部分以外の部分をマスキングインク１８０で覆う。すなわち、マスキングインク１８０により、モールド樹脂１５０にて覆われる予定の部分において、ビルドアップ層３０のうち表層配線６１〜６３から露出している部分、ランド６２、表面パターン６３およびランド６１の外縁部を覆う。例えば、マスキングインク１８０は、ポリアクリル系などの樹脂材料によって構成され、１０〜１００μｍの厚みとされる。このとき、マスキングインク１８０によってランド６１のうちの外縁部、具体的には各ランド６１の端部から所定距離内側まで覆われるようにしている。

【0055】

そして、図７（ｄ）に示されるように、各ランド６１のうちマスキングインク１８０から露出させられている部分にはんだ１３０を塗布する。これにより、はんだ１３０が受動素子１２３のランド６１の上に塗布される。このとき、はんだ１３０はランド６１の外縁部には形成されず内周位置にのみ形成された状態になる。

【0056】

この後、図８（ａ）に示されるように、マスキングインク１８０にてランド６１を覆った状態ではんだ１８０の上に受動素子１２３を配置し、リフロー処理を行うことで、はんだ１３０により受動素子１２３とランド６１とを電気的および物理的に接続する。このとき、はんだ１３０がランド６１の内周位置にのみ形成されるようにしていることから、リフロー処理で受動素子１２３とランド６１とを接続した後も、はんだ１３０は各ランド６１の端部から所定距離離間した位置において終端した状態になる。この後、図８（ｂ）に示されるように、マスキングインク１８０を除去したのち、図８（ｃ）に示されるように、他の電子部品１２１、１２２についてもはんだ１３０を介して各ランド６１とを電気的および物理的に接続する。

【0057】

この後、パワー素子１２１および制御素子１２２とランド６２との間をボンディングワイヤ４２で接続することで、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。

【0058】

その後は、特に図示しないが、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。これにより、モールド樹脂１５０がランド６１の側面６１ｃに密着した上記電子装置が製造される。

【0059】

以上説明したように、本実施形態では、ランド６１における外縁部をマスキングインク１８０によって覆っておき、はんだ１３０がランド６１の内周位置にのみ接合され、ランド６１の外縁部や側面６１ｃにははんだ１３０が濡れ広がらないようにしている。これにより、はんだ１３０が一面６１ａ上のみに形成されるようにでき、側面６１ｃにモールド樹脂１５０が密着した構造を実現できる。

【0060】

このような構造では、はんだ１３０とモールド樹脂１５０との密着力と比較して、ランド６１とモールド樹脂１５０との密着力の方が強いため、側面６１ｃとモールド樹脂１５０との間の界面から剥離が生じ難くなる。このため、モールド樹脂１５０とはんだ１３０との界面において剥離が生じたとしても、モールド樹脂１５０とランド６１の一面６１ａにおける外縁部もしくは側面６１ｃとの間において剥離が停止し、剥離の進展を抑制することが可能となる。したがって、モールド樹脂１５０とはんだ１３０との界面における剥離による応力がビルドアップ層３０に伝播されることを抑制でき、ビルドアップ層３０にクラックが発生することを抑制できる。

【0061】

さらに、モールド樹脂１５０がランド６１の側面６１ｃと密着しているため、ランド６１の変位をモールド樹脂１５０にて抑制でき、使用環境によってランド６１が膨張および収縮することを抑制できる。このため、ビルドアップ層３０にクラックが発生することを抑制できる。

【0062】

なお、多層基板１０は、マスキングインク１８０を配置した状態で商取引されることもある。マスキングインク１８０でランド６１のうちの外縁部を覆いつつ、内周位置を露出させた多層基板１０とすれば、その後のはんだ１３０をランド６１の上に形成する工程の際に、必然的にはんだ１３０がランド６１の内周位置に形成される。したがって、マスキングインク１８０がランド６１の外縁部を覆うように形成された多層基板は、はんだ１３０をランド６１の内周位置に形成するのに好適なものであると言える。また、このような多層基板は、はんだ１３０をランド６１の内周位置に形成するためにのみ用いられるものであるということができる。

【0063】

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

【0064】

例えば、上記第１実施形態では、図３に示したように、受動素子１２３の電極１２３ａが接続されるランド６１の内周位置にのみはんだ１３０が接続されるようにしたが、他のレイアウトとしても良い。

【0065】

例えば、受動素子１２３の両端に配置された両電極１２３ａの内側と対向する位置においては、ランド６１の外縁部まではんだ１３０が接続されていても良い。また、電極１２３ａの配列方向における外側や配列方向に対する垂直方向両側のいずれかにおいても、ランド６１の外縁部まではんだ１３０が接続されていても良い。すなわち、クラックが発生したときに下方に位置する内層配線５１にクラックが繋がってしまうことが問題となる。このため、ランド６１の中心から見て下方に内層配線５１が配置されている方向においてはんだ１３０がランド６１の端部から所定距離離間した位置までしか形成されないようにすればよい。

【0066】

また、上記実施形態では、電子部品として受動素子１２３が搭載されるランド６１について主に説明したが、他の電子部品１２１、１２２が搭載されるランド６１についても、はんだ１３０をランド６１の内周位置に形成すれば、上記と同様の効果が得られる。

【符号の説明】

【0067】

１０ 多層基板
２０ コア層
３０ ビルドアップ層
６１ ランド
６１ａ 一面
６１ｃ 側面
１２１〜１２３ 電子部品
１３０ はんだ
１５０ モールド樹脂
１８０ マスキングインク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】