特許 6044582 アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6044582

(24)【登録日】2016年11月25日

(45)【発行日】2016年12月14日

(54)【発明の名称】アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20161206BHJP

【ＦＩ】

   H02M3/28 H

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2014-92232(P2014-92232)

(22)【出願日】2014年4月28日

(65)【公開番号】特開2015-211566(P2015-211566A)

(43)【公開日】2015年11月24日

【審査請求日】2015年8月5日

(73)【特許権者】

【識別番号】000003218

【氏名又は名称】株式会社豊田自動織機

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】モイセエフ セルゲイ

【審査官】 松本 泰典

(56)【参考文献】

【文献】 特開平０９−０８４３３７（ＪＰ，Ａ）

【文献】 特開２００４−０８８９４１（ＪＰ，Ａ）

【文献】 米国特許第０５２８２１２３（ＵＳ，Ａ）

【文献】 特開２００９−１６５１１９（ＪＰ，Ａ）

【文献】 特開２０１０−２２６９３１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の絶縁トランスの一次側に設けられるスイッチング回路であって、
前記スイッチング回路は、
第１、第２のスイッチ素子が直列に接続される第１の回路と、
前記第１の回路に並列に接続され、第３、第４のスイッチ素子、第１、第２の蓄電素子が直列に接続される第２の回路と、
前記第１、第２のスイッチ素子の接続点にアノード側が接続され、前記第１、第２の蓄電素子の接続点にカソード側が接続される第１の整流素子と、
を備え、
前記第１、第２のスイッチ素子は同時にオン／オフ制御し、前記第３、第４のスイッチ素子は同時にオン／オフ制御する、
ことを特徴とするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路。

【請求項2】

請求項１に記載のアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路であって、
前記第１、第２のスイッチ素子の接続点と、前記第３、第４のスイッチ素子の接続点と、に第３の蓄電素子が接続される、ことを特徴とするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路。

【請求項3】

アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の絶縁トランスの一次側に設けられるスイッチング回路であって、
前記スイッチング回路は、
第１、第２のスイッチ素子が直列に接続される第１の回路と、
前記第１の回路に並列に接続され、第３、第４のスイッチ素子、第１、第２の蓄電素子が直列に接続される第２の回路と、
前記第３、第４のスイッチ素子の接続点にカソード側が接続され、前記第１第２の蓄電素子の接続点にアノード側が接続される第２の整流素子と、
を備え、
前記第１、第２のスイッチ素子は同時にオン／オフ制御し、前記第３、第４のスイッチ素子は同時にオン／オフ制御する、
ことを特徴とするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路。

【請求項4】

請求項３に記載のアクティブクランプ方式のフォワード形回路であって、
前記第１、第２のスイッチ素子の接続点と、前記第３、第４のスイッチ素子の接続点と、に第３の蓄電素子が接続される、ことを特徴とするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路に関する。

【背景技術】

【0002】

従来、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路（以降、ＡＣＦ回路と呼ぶ）として、例えば、絶縁トランスＴ１、蓄電素子Ｃ１（例えば、入力コンデンサ）、スイッチ素子Ｑ１１、Ｑ２１（例えば、ＮチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor））、蓄電素子Ｃｒ、整流素子Ｄ１、Ｄ２、インダクタＬ１、蓄電素子Ｃ２（例えば、出力コンデンサ）、制御部を備える回路が知られている。

【0003】

このようなＡＣＦ回路の絶縁トランスＴ１の一次側の構成は次のようになっている。電源入力端子ＩＮ１、ＩＮ２の間に蓄電素子Ｃ１が接続され、電源入力端子ＩＮ１と蓄電素子Ｃ１の一方の端子は絶縁トランスＴ１の一次側巻線の一方の端子に接続されている。絶縁トランスＴ１の一次側巻線の他方の端子は、スイッチ素子Ｑ１１のドレインとスイッチ素子Ｑ２１のソースの接続点に接続されている。また、スイッチ素子Ｑ２１のドレインと蓄電素子Ｃｒの一方の端子が接続される補助回路は、スイッチ素子Ｑ１１に並列に接続されている。スイッチ素子Ｑ１１のソースと蓄電素子Ｃｒの他方の端子の接続点は、蓄電素子Ｃ１の他方の端子と電源入力端子ＩＮ２に接続されている。ここで、スイッチ素子Ｑ２１のドレインと蓄電素子Ｃｒの一方の端子が接続される補助回路は、スイッチ素子Ｑ１１を補助するための回路で、スイッチ素子Ｑ１１がオフの期間にスイッチ素子Ｑ２１をオンにして、絶縁トランスＴ１の一次側をリセットするとともに、絶縁トランスＴ１の一次側に存在する励磁インダクタンスに起因するサージを抑える。なお、制御部はスイッチ素子Ｑ１１、Ｑ２１のゲートにオン／オフ信号を送り、スイッチ素子Ｑ１１、Ｑ２１のオン／オフ制御を行う。

【0004】

絶縁トランスＴ１の二次側の構成は次のようになっている。絶縁トランスＴ１の二次側巻線の一方の端子に整流素子Ｄ１のアノード側が接続され、絶縁トランスＴ１の二次側巻線の他方の端子には整流素子Ｄ２のアノード側が接続されている。整流素子Ｄ１、Ｄ２のカソード側はともにインダクタＬ１の一方の端子に接続され、インダクタＬ１の他方の端子は、蓄電素子Ｃ２の一方の端子と出力端子ＯＵＴ１に接続される。蓄電素子Ｃ２の他方の端子は、整流素子Ｄ２のアノード側と出力端子ＯＵＴ２に接続される。絶縁トランスＴ１の二次側では、整流素子Ｄ１、Ｄ２およびインダクタＬ１を用いてエネルギーを蓄積し、蓄電素子Ｃ２でリップルを平滑して出力する。

【0005】

ところが、このようなＡＣＦ回路に接続される電源の入力電圧が高い場合、スイッチ素子Ｑ１１、Ｑ２１に印加される電圧（印加電圧）が高くなるため、耐圧の高い高価なスイッチ素子を使用しなければならないことがある。そこで、耐圧の低いスイッチ素子を用いる方法として、スイッチ素子Ｑ１１、Ｑ２１を複数のスイッチ素子を用いて構成させる方法が知られている。すなわち、スイッチ素子Ｑ１１のドレインに新たに設けるスイッチ素子Ｑ１２のソースを接続させ、そのスイッチ素子Ｑ１２のドレインとスイッチ素子Ｑ２１のソースと絶縁トランスＴ１の一次側巻線の他方の端子を接続させ、スイッチ素子Ｑ２１のドレインと新たに設けるスイッチ素子Ｑ２２のソースを接続させ、スイッチ素子Ｑ２２のドレインと蓄電素子Ｃｒの一方の端子とを接続させる。このように、スイッチ素子を直列にして用いることで、スイッチ素子Ｑ１１、Ｑ２１に印加される電圧を、新たに設けたスイッチ素子Ｑ１２、Ｑ２２により分散できるので、スイッチ素子それぞれにかかる印加電圧が低くなり、耐圧の高い高価なスイッチ素子を使用しなくてもよくなる。

【0006】

しかしながら、上記方法によりスイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２それぞれに印加される電圧を低くすることはできるが、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２それぞれに特性のバラツキがある場合には、特性のバラツキにより、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２それぞれに印加される電圧がアンバランスになるという問題がある。

【0007】

なお、特許文献１の図１の共振コンバータ２には、第１の容量エネルギー蓄積部Ｃ１と、第１の容量エネルギー蓄積部Ｃ１と直列に接続されている第２の容量エネルギー蓄積部Ｃ２と、第３の容量エネルギー蓄積部Ｃ３と、第１、第２、第３及び第４の駆動可能な双方向電力半導体スイッチＳ１、Ｓ２、Ｓ３、Ｓ４とを持ち、駆動可能な双方向電力半導体スイッチＳ１、Ｓ２、Ｓ３、Ｓ４が、直列に接続されている回路が開示されている。また、第１の容量エネルギー蓄積部Ｃ１は、第１の駆動可能な双方向電力半導体スイッチＳ１に接続されており、第２の容量エネルギー蓄積部Ｃ２は、第４の駆動可能な双方向電力半導体スイッチＳ４に接続されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００９−１６５１１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路に用いる複数のスイッチ素子に掛かる印加電圧が所定電圧以上にならないようにすることで、より低い耐圧のスイッチ素子を使用可能にするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路を提供することを目的とする。

【課題を解決するための手段】

【0010】

実施の態様のひとつであるアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の絶縁トランスの一次側に設けられるスイッチング回路は、第１、第２のスイッチ素子が直列に接続される第１の回路と、第１の回路に並列に接続され、第３、第４のスイッチ素子、第１、第２の蓄電素子が直列に接続される第２の回路と、第１、第２のスイッチ素子の接続点にアノード側が接続され、第１、第２の蓄電素子の接続点にカソード側が接続される第１の整流素子と、を備え、第１、第２のスイッチ素子は同時にオン／オフ制御し、第３、第４のスイッチ素子は同時にオン／オフ制御する。

【0011】

また、他の実施の態様のひとつであるアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の絶縁トランスの一次側に設けられるスイッチング回路は、第１、第２のスイッチ素子が直列に接続される第１の回路と、第１の回路に並列に接続され、第３、第４のスイッチ素子、第１、第２の蓄電素子が直列に接続される第２の回路と、第３、第４のスイッチ素子の接続点にカソード側が接続され、第１、第２の蓄電素子の接続点にアノード側が接続される第２の整流素子と、を備え、第１、第２のスイッチ素子は同時にオン／オフ制御し、第３、第４のスイッチ素子は同時にオン／オフ制御する。

【0012】

また、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路のスイッチング回路には、第１、第２のスイッチ素子の接続点と、第３、第４のスイッチ素子の接続点と、に第３の蓄電素子を接続させてもよい。

【発明の効果】

【0013】

実施の態様によれば、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路に用いる複数のスイッチ素子に掛かる印加電圧が所定電圧以上にならないようにすることで、より低い耐圧のスイッチ素子を使用可能にすることができるという効果を奏する。

【図面の簡単な説明】

【0014】

【図1】図１は、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。

【図2】図２は、モード１の期間の動作を説明するための図である。

【図3】図３は、モード３、４の期間の動作を説明するための図である。

【発明を実施するための形態】

【0015】

以下図面に基づいて実施形態について詳細に説明する。
図１は、アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。図１に示すＡＣＦ回路１は、例えば、絶縁トランスＴ１、蓄電素子Ｃ１（例えば、入力コンデンサ）、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２（例えば、ＮチャネルＭＯＳＦＥＴ：第１、２、３、４のスイッチ素子）、蓄電素子Ｃｒ１、Ｃｒ２（第１、２の蓄電素子）、整流素子Ｄ１２、Ｄ２１（第１、２の整流素子）、蓄電素子Ｃａ（第３の蓄電素子）、整流素子Ｄ１、Ｄ２、インダクタＬ１、蓄電素子Ｃ２（例えば、出力コンデンサ）、制御部２を備える。

【0016】

ＡＣＦ回路１の絶縁トランスＴ１の一次側の構成について説明する。
絶縁トランスＴ１の一次側の構成は、電源入力端子ＩＮ１、ＩＮ２の間に蓄電素子Ｃ１が接続され、電源入力端子ＩＮ１と蓄電素子Ｃ１の一方の端子は絶縁トランスＴ１の一次側巻線の一方の端子に接続されている。

【0017】

絶縁トランスＴ１の一次側巻線の他方の端子は、スイッチ素子Ｑ１２のドレインとスイッチ素子Ｑ２１のソースとの接続点に接続されている。スイッチ素子Ｑ１１のドレインはスイッチ素子Ｑ１２のソースに接続されている（第１の回路）。スイッチ素子Ｑ２１のドレインはスイッチ素子Ｑ２２のソースに接続され、スイッチ素子Ｑ２２のドレインは蓄電素子Ｃｒ２の一方の端子と接続され、蓄電素子Ｃｒ２の他方の端子は蓄電素子Ｃｒ１の一方の端子と接続され、蓄電素子Ｃｒ１の他方の端子はスイッチ素子Ｑ１１のソースと接続されている（第２の回路）。

【0018】

蓄電素子Ｃｒ１の一方の端子と蓄電素子Ｃｒ２の他方の端子との接続点は、整流素子Ｄ１２のカソード側と整流素子Ｄ２１のアノード側との接続点に、接続されている。蓄電素子Ｃａの一方の端子は、整流素子Ｄ２１のカソード側と、スイッチ素子Ｑ２１のドレインとスイッチ素子Ｑ２２のソースとの接続点と、に接続されている。蓄電素子Ｃａの他方の端子は、整流素子Ｄ１２のアノード側と、スイッチ素子Ｑ１１のドレインとスイッチ素子Ｑ１２のソースとの接続点と、に接続されている。

【0019】

スイッチ素子Ｑ１１のソースと蓄電素子Ｃｒ１の他方の端子との接続点は、蓄電素子Ｃ１の他方の端子と電源入力端子ＩＮ２とに接続されている。
ここで、図１のスイッチング回路３（破線部内）は、スイッチ素子Ｑ１１、Ｑ１２と、スイッチ素子Ｑ１１、Ｑ１２を補助するための補助回路から構成されている。補助回路は、スイッチ素子Ｑ１１、Ｑ１２がオフの期間にスイッチ素子Ｑ２１、Ｑ２２をオンにさせて、絶縁トランスＴ１の一次側をリセットするとともに、絶縁トランスＴ１の一次側に存在する励磁インダクタンスに起因するサージを抑える。蓄電素子Ｃｒ１、Ｃｒ２は、従来のＡＦＣ回路に設けられている蓄電素子Ｃｒを分割したもので、スイッチ素子に掛かる印加電圧を分割する。蓄電素子Ｃｒ１、Ｃｒ２の容量は、蓄電素子Ｃｒの容量の１／２であることが望ましい。

【0020】

制御部２は、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２のゲートに、オン／オフ信号を送る信号線で接続されている。
なお、本例ではスイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２としてＮチャネルＭＯＳＦＥＴを用いているが、ＮチャネルＭＯＳＦＥＴに限定されるものではない。

【0021】

ＡＣＦ回路１の絶縁トランスＴ１の二次側の構成について説明する。
絶縁トランスＴ１の二次側の構成は、絶縁トランスＴ１の二次側巻線の一方の端子が整流素子Ｄ１のアノード側に接続され、絶縁トランスＴ１の二次側巻線の他方の端子は整流素子Ｄ２のアノード側に接続されている。整流素子Ｄ１、Ｄ２のカソード側はともにインダクタＬ１の一方の端子に接続され、インダクタＬ１の他方の端子は、蓄電素子Ｃ２の一方の端子と出力端子ＯＵＴ１に接続される。蓄電素子Ｃ２の他方の端子は、整流素子Ｄ２のアノード側と出力端子ＯＵＴ２に接続される。絶縁トランスＴ１の二次側では、整流素子Ｄ１、Ｄ２およびインダクタＬ１を用いてエネルギーを蓄積し、蓄電素子Ｃ２でリップルを平滑して出力する。

【0022】

ＡＣＦ回路１の動作について説明する。
ＡＦＣ回路１は、例えば、制御部２が所定周期Ｔにおいてスイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２をオン／オフ制御することにより、決められた出力電圧Ｖｏｕｔの電力を出力する。所定周期Ｔは、後述する期間Ｔ１＋期間Ｔ２＋期間Ｔ３＋期間Ｔ４で表すことができる。オン／オフ制御は、期間Ｔ１においてスイッチ素子Ｑ１１、Ｑ１２をオンにし、スイッチ素子Ｑ２１、Ｑ２２をオフにする（Ｑ１１、Ｑ１２：オン、Ｑ２１、Ｑ２２：オフ）。続いて、期間Ｔ２においてスイッチ素子Ｑ１１、Ｑ１２をオンからオフにする（Ｑ１１、Ｑ１２：オフ、Ｑ２１、Ｑ２２：オフ）。続いて、期間Ｔ３においてスイッチ素子Ｑ２１、Ｑ２２をオフからオンにする（Ｑ１１、Ｑ１２：オフ、Ｑ２１、Ｑ２２：オン）。期間Ｔ４においてスイッチ素子Ｑ２１、Ｑ２２をオンからオフにする（Ｑ１１、Ｑ１２：オフ、Ｑ２１、Ｑ２２：オフ）。

【0023】

期間Ｔ１（モード１の期間）では、絶縁トランスＴ１の一次巻線線からスイッチ素子Ｑ１１、Ｑ１２に電流が流れる。絶縁トランスＴ１の一次側に入力電圧Ｖｉｎが印加され、絶縁トランスＴ１の二次側巻線の入力電圧はＶｉｎ×巻線比Ｎになり、エネルギーが一次側から二次側に伝達される。モード１の期間は電力が出力されるモードである。

【0024】

期間Ｔ２（モード２の期間）では、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の有する容量ＣＱ１１、ＣＱ１２、ＣＱ２１、ＣＱ２２に充電がされる。モード２の期間はスイッチングモードである。

【0025】

期間Ｔ３（モード３、４の期間）では、モード３の期間において、絶縁トランスＴ１の一次巻線からの電流は、スイッチ素子Ｑ２１、Ｑ２２、蓄電素子Ｃｒ１、Ｃｒ２を流れ、蓄電素子Ｃｒ１、Ｃｒ２にエネルギーが伝達される。モード３の期間はリセットモードである。モード４の期間において、蓄電素子Ｃｒ１、Ｃｒ２の電圧が上昇することにより、蓄電素子Ｃｒ２、Ｃｒ１からスイッチ素子Ｑ２２、Ｑ２１と絶縁トランスＴ１の一次巻線線を介して、モード１の期間と反対方向に電流が流れる。

【0026】

期間Ｔ４（モード５、６の期間）では、モード５の期間において、蓄電素子Ｃｒ１、Ｃｒ２、スイッチ素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の有する容量ＣＱ１１、ＣＱ１２、ＣＱ２１、ＣＱ２２の放電がされる。モード６の期間において、スイッチ素子Ｑ１２、Ｑ１１から絶縁トランスＴ１の一次巻線へ電流が流れる。モード５、６の期間はスイッチングモードである。

【0027】

モード１の期間Ｔ１の動作について詳細に説明する。
図２は、モード１の期間の動作を説明するための図である。モード１の期間Ｔ１では、スイッチ素子Ｑ１１、Ｑ１２がオンになり、スイッチ素子Ｑ２１、Ｑ２２がオフになるので、絶縁トランスＴ１の一次巻線からスイッチ素子Ｑ１１、Ｑ１２に電流が流れる。そうすると、図１のスイッチング回路３は、図２に示す蓄電素子Ｃｒ１、Ｃｒ２、スイッチ素子Ｑ２１、Ｑ２２、整流素子Ｄ２１、蓄電素子Ｃａから構成される回路と等価となる。

【0028】

なお、図２ではスイッチ素子Ｑ２１、Ｑ２２を蓄電素子（容量ＣＱ２１、ＣＱ２２）と等価とみなして表している。スイッチ素子Ｑ２１、Ｑ２２の容量ＣＱ２１、ＣＱ２２は、例えば、スイッチ素子Ｑ２１、Ｑ２２がＭＯＳＦＥＴの場合、ゲート−ソース間の酸化膜により決まる静電容量Ｃｇｓと、ゲート−ドレイン間の酸化膜により決まる静電容量Ｃｇｄと、ソース−ドレイン間の内蔵ダイオードの接合容量により決まる静電容量Ｃｄｓと、により決まる寄生容量である。

【0029】

また、本例では容量ＣＱ２１、ＣＱ２２は寄生容量を用いて説明するが、実際の回路ではスイッチ素子Ｑ２１、Ｑ２２それぞれのドレイン−ソース間に外付けのスナバ回路など（コンデンサを有するＣＲスナバ回路、ＣＤＲスナバ回路）が接続されることがあるので、スナバ回路の容量を加味して容量ＣＱ２１、ＣＱ２２を決めることが望ましい。

【0030】

また、図２の電圧ＶＣＱ２１、ＶＣＱ２２は、スイッチ素子Ｑ２１、Ｑ２２のドレイン−ソース間の電圧である。図２の電圧ＶＣｒ１、ＶＣｒ２は、蓄電素子Ｃｒ１、Ｃｒ２の両端の電圧である。

【0031】

図２に示す回路において、蓄電素子Ｃｒ１、Ｃｒ２の容量が同じ場合には電圧ＶＣｒ１と電圧ＶＣｒ２は同じになり（ＶＣｒ１＝ＶＣｒ２）、スイッチ素子Ｑ２１、Ｑ２２に掛かる印加電圧は分割されて均等になる。

【0032】

また、図２の回路においてスイッチ素子Ｑ２１、Ｑ２２に特性のバラツキがある場合には、（１）容量ＣＱ２１＞容量ＣＱ２２の場合（蓄電素子Ｃａがなくてもよい場合）、（２）容量ＣＱ２１＜容量ＣＱ２２であるので、容量ＣＱ２１＋蓄電素子Ｃａの容量ＣＱａ＞容量ＣＱ２２とする場合（蓄電素子Ｃａを用いる場合）、が考えられる。

【0033】

（１）においては、蓄電素子Ｃａがなくても容量ＣＱ２１＞容量ＣＱ２２が成立しているので、ＶＣＱ２１／ＶＣＱ２２＝ＣＱ２２／ＣＱ２１が成り立ち、図２の接続点ＴＰ１、ＴＰ２の電圧はＶＴＰ１＞ＶＴＰ２となる。そうすると、整流素子Ｄ２１が導通してＶＣＱ２１は（ＶＣｒ１＋ＶＣｒ２）／２（所定電圧）となる（ＶＣＱ２１＝（ＶＣｒ１＋ＶＣｒ２）／２）。すなわち、スイッチ素子Ｑ２１、Ｑ２２に特性のバラツキがある場合でも、（１）の条件が成り立てば、スイッチ素子Ｑ２１、Ｑ２２に掛かる印加電圧が、電圧（ＶＣｒ１＋ＶＣｒ２）／２）以上にならないようにできる。また、従来のＡＣＦ回路より印加電圧を低減できるので、より低い耐圧のスイッチ素子を利用できるようになる。さらに、低い耐圧のスイッチ素子は一般に高い耐圧のスイッチ素子よりスイッチング特性がよいため、低い耐圧のスイッチ素子を使用することで、スイッチング損失も低減することができる。また、高い耐圧のスイッチ素子より、体格を小さくすることができる。

【0034】

（２）においては、容量ＣＱ２１＜容量ＣＱ２２であっても、スイッチ素子Ｑ２１に並列に蓄電素子Ｃａが接続されているので、容量ＣＱ２１＋容量ＣＱａ＞容量ＣＱ２２であるので、ＶＣＱ２１／ＶＣＱ２２＝ＣＱ２２／（ＣＱ２１＋ＣＱａ）が成り立ち、図２の接続点ＴＰ１、ＴＰ２の電圧はＶＴＰ１＞ＶＴＰ２となる。そうすると、整流素子Ｄ２１が導通してＶＣＱ２１は（ＶＣｒ１＋ＶＣｒ２）／２（所定電圧）となる（ＶＣＱ２１＝（ＶＣｒ１＋ＶＣｒ２）／２）。すなわち、スイッチ素子Ｑ２１、Ｑ２２に特性のバラツキがある場合でも、（２）の条件が成り立てば、スイッチ素子Ｑ２１、Ｑ２２に掛かる印加電圧が、電圧（ＶＣｒ１＋ＶＣｒ２）／２）以上にならないようにできる。また、従来のＡＣＦ回路より印加電圧を低減できるので、より低い耐圧のスイッチ素子を利用できるようになる。さらに、低い耐圧のスイッチ素子は一般に高い耐圧のスイッチ素子よりスイッチング特性がよいため、低い耐圧のスイッチ素子を使用することで、スイッチング損失も低減することができる。また、高い耐圧のスイッチ素子より、体格を小さくすることができる。

【0035】

モード３、４の期間Ｔ３の動作について詳細に説明する。
図３は、モード３、４の期間の動作を説明するための図である。モード３、４の期間Ｔ３では、スイッチ素子Ｑ２１、Ｑ２２がオンになり、スイッチ素子Ｑ１１、Ｑ１２がオフになるので、図１のスイッチング回路３は、図３に示す蓄電素子Ｃｒ１、Ｃｒ２、スイッチ素子Ｑ１１、Ｑ１２、整流素子Ｄ１２、蓄電素子Ｃａから構成される回路と等価となる。

【0036】

なお、図３ではスイッチ素子Ｑ１１、Ｑ１２を蓄電素子（容量ＣＱ１１、ＣＱ１２）と等価とみなして表している。スイッチ素子Ｑ１１、Ｑ１２の容量ＣＱ１１、ＣＱ１２は、例えば、スイッチ素子Ｑ１１、Ｑ１２がＭＯＳＦＥＴの場合、ゲート−ソース間の酸化膜により決まる静電容量Ｃｇｓと、ゲート−ドレイン間の酸化膜により決まる静電容量Ｃｇｄと、ソース−ドレイン間の内蔵ダイオードの接合容量により決まる静電容量Ｃｄｓと、により決まる寄生容量である。

【0037】

また、本例では容量ＣＱ１１、ＣＱ１２は寄生容量を用いて説明するが、実際の回路ではスイッチ素子Ｑ１１、Ｑ１２それぞれのドレイン−ソース間に外付けのスナバ回路（コンデンサを有するＣＲスナバ回路、ＣＤＲスナバ回路）が接続されることがあるので、スナバ回路の容量を加味して容量ＣＱ１１、ＣＱ１２を決めることが望ましい。

【0038】

また、図３の電圧ＶＣＱ１１、ＶＣＱ１２は、スイッチ素子Ｑ１１、Ｑ１２のドレイン−ソース間の電圧である。図３の電圧ＶＣｒ１、ＶＣｒ２は、蓄電素子Ｃｒ１、Ｃｒ２の両端の電圧である。

【0039】

図３に示す回路において、蓄電素子Ｃｒ１、Ｃｒ２の容量が同じ場合には電圧ＶＣｒ１と電圧ＶＣｒ２は同じになり（ＶＣｒ１＝ＶＣｒ２）、スイッチ素子Ｑ１１、Ｑ１２に掛かる印加電圧は分割されて均等になる。

【0040】

また、図３の回路においてスイッチ素子Ｑ１１、Ｑ１２に特性のバラツキがある場合には、（３）容量ＣＱ１１＞容量ＣＱ１２の場合（蓄電素子Ｃａがなくてもよい場合）、（４）容量ＣＱ１１＜容量ＣＱ１２であるので、容量ＣＱ１１＋蓄電素子Ｃａの容量ＣＱａ＞容量ＣＱ１２とする場合（蓄電素子Ｃａを用いる場合）、が考えられる。

【0041】

（３）においては、蓄電素子Ｃａがなくても容量ＣＱ１１＞容量ＣＱ１２が成立しているので、ＶＣＱ１１／ＶＣＱ１２＝ＣＱ１２／ＣＱ１１が成り立ち、図３の接続点ＴＰ３、ＴＰ４の電圧はＶＴＰ３＜ＶＴＰ４となる。そうすると、整流素子Ｄ１２が導通してＶＣＱ１１は（ＶＣｒ１＋ＶＣｒ２）／２（所定電圧）となる（ＶＣＱ１１＝（ＶＣｒ１＋ＶＣｒ２）／２）。すなわち、スイッチ素子Ｑ１１、Ｑ１２に特性のバラツキがある場合でも、（３）の条件が成り立てば、スイッチ素子Ｑ１１、Ｑ１２に掛かる印加電圧が、電圧（ＶＣｒ１＋ＶＣｒ２）／２）以上にならないようにできる。また、従来のＡＣＦ回路より印加電圧を低減できるので、より低い耐圧のスイッチ素子を利用できるようになる。さらに、低い耐圧のスイッチ素子は一般に高い耐圧のスイッチ素子よりスイッチング特性がよいため、低い耐圧のスイッチ素子を使用することで、スイッチング損失も低減することができる。また、高い耐圧のスイッチ素子より、体格を小さくすることができる。

【0042】

（４）においては、容量ＣＱ１１＜容量ＣＱ１２であっても、スイッチ素子Ｑ１１に並列に蓄電素子Ｃａが接続されているので、容量ＣＱ２１＋容量ＣＱａ＞容量ＣＱ２２であるので、ＶＣＱ１１／ＶＣＱ１２＝ＣＱ１２／（ＣＱ１１＋ＣＱａ）が成り立ち、図３の接続点ＴＰ３、ＴＰ４の電圧はＶＴＰ３＜ＶＴＰ４となる。そうすると、整流素子Ｄ１２が導通してＶＣＱ１１は（ＶＣｒ１＋ＶＣｒ２）／２（所定電圧）となる（ＶＣＱ１１＝（ＶＣｒ１＋ＶＣｒ２）／２）。すなわち、スイッチ素子Ｑ１１、Ｑ１２に特性のバラツキがある場合でも、（４）の条件が成り立てば、スイッチ素子Ｑ１１、Ｑ１２に掛かる印加電圧が、電圧（ＶＣｒ１＋ＶＣｒ２）／２）以上にならないようにできる。また、従来のＡＣＦ回路より印加電圧を低減できるので、より低い耐圧のスイッチ素子を利用できるようになる。さらに、低い耐圧のスイッチ素子は一般に高い耐圧のスイッチ素子よりスイッチング特性がよいため、低い耐圧のスイッチ素子を使用することで、スイッチング損失も低減することができる。また、高い耐圧のスイッチ素子より、体格を小さくすることができる。

【0043】

また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
以上実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記）
アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路の絶縁トランスの一次側に設けられるスイッチング回路であって、
前記スイッチング回路は、
第１、第２のスイッチ素子が直列に接続される第１の回路と、
前記第１の回路に並列に接続される、第３、第４のスイッチ素子、第１、第２の蓄電素子が直列に接続される第２の回路と、
前記第１、第２のスイッチ素子の接続点にアノード側が接続され、前記第１、第２の蓄電素子の接続点にカソード側が接続される第１の整流素子と、
前記第３、第４のスイッチ素子の接続点にカソード側が接続され、前記第１、第２の蓄電素子の接続点にアノード側が接続される第２の整流素子と、
前記第１、第２のスイッチ素子の接続点と、前記第３、第４のスイッチ素子の接続点と、に接続される第３の蓄電素子と、
を備える、
ことを特徴とするアクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路。

【符号の説明】

【0044】

１ アクティブクランプ方式のフォワード形ＤＣ−ＤＣコンバータ回路（ＡＣＦ回路）
２ 制御部、
３ スイッチング回路、
Ｃ１、Ｃ２、Ｃｒ１、Ｃｒ２、Ｃａ 蓄電素子、
Ｄ１、Ｄ２、Ｄ１２、Ｄ２１ 整流素子、
ＩＮ１、ＩＮ２ 電源入力端子、
Ｌ１ インダクタ、
ＯＵＴ１、ＯＵＴ２ 出力端子、
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２ スイッチ素子、
Ｔ１ 絶縁トランス、

【図1】

【図2】

【図3】