特許 6048249 デバイス更新装置、及びデバイス更新方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6048249

(24)【登録日】2016年12月2日

(45)【発行日】2016年12月21日

(54)【発明の名称】デバイス更新装置、及びデバイス更新方法

(51)【国際特許分類】

   G06F 11/00 20060101AFI20161212BHJP

【ＦＩ】

   G06F9/06 630A

【請求項の数】5

【全頁数】17

(21)【出願番号】特願2013-57379(P2013-57379)

(22)【出願日】2013年3月19日

(65)【公開番号】特開2014-182661(P2014-182661A)

(43)【公開日】2014年9月29日

【審査請求日】2015年11月6日

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】池田 和也

(72)【発明者】

【氏名】小林 真人

【審査官】 石川 亮

(56)【参考文献】

【文献】 特開２００５−２５９０５３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １１／００

(57)【特許請求の範囲】

【請求項1】

第１のデバイスを有するカードと、第２のデバイスとを有するデバイス更新装置であって、
前記第２のデバイスは、
前記第１のデバイスを有するカードから、前記第２のデバイスを更新するための第１の回路データを取得し、該第１の回路データを用いて、前記第２のデバイスを更新する制御部と、
前記カードから、前記第１のデバイスを更新するための第２の回路データを取得し、該第２の回路データを格納する格納部とを有し、
前記第２のデバイスの制御部は、更新された第２のデバイスから、前記第２のデバイスの格納部に格納された前記第２の回路データを取得し、該第２の回路データを用いて、前記第１のデバイスを更新することを特徴とするデバイス更新装置。

【請求項2】

前記デバイス更新装置は、複数のカードを有し、
前記複数のカードの内、１つのカードが、該カードと前記第２のデバイスとの間で前記第１及び第２の回路データの入出力を行うデータバスと接続することを特徴とする請求項１記載のデバイス更新装置。

【請求項3】

前記制御部は、前記格納部に格納された前記第２の回路データを、前記複数のカードに対し、並列的に出力すると共に、更新された第２のデバイスから、並列的に出力された前記第２の回路データを取得し、該第２の回路データを用いて、前記複数のカードの第１のデバイスを更新することを特徴とする請求項２記載のデバイス更新装置。

【請求項4】

前記複数のカードの内、１つのカードが、前記データバスとは異なる回路データ更新用の信号線を介して、前記第１の回路データを、前記第２のデバイスに出力することを特徴とする請求項２記載のデバイス更新装置。

【請求項5】

第１のデバイスを有するカードと、第２のデバイスとを有するデバイス更新装置が、
前記第１のデバイスを有するカードから、前記第２のデバイスを更新するための第１の回路データを取得し、該第１の回路データを用いて、前記第２のデバイスを更新し、
前記カードから、前記第１のデバイスを更新するための第２の回路データを取得して、前記第２のデバイスの格納部に格納させ、
更新された第２のデバイスから、前記格納部に格納された前記第２の回路データを取得し、該第２の回路データを用いて、前記第１のデバイスを更新する
ことを特徴とするデバイス更新方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デバイス更新装置、及びデバイス更新方法に関する。

【背景技術】

【0002】

従来、複数のカードがシェルフ内に実装された通信装置が利用されている。この様な通信装置のカード上には、通常、ＣＰＵ（Central Processing Unit）やＲＡＭ（Random Access Memory）の他に、オンボードでの回路データの書換えが可能な様に、各カード用の回路としてＰＬＤ（Programmable Logic Device）が設けられている。ＰＬＤは、上記回路データを保持するConfigメモリを内部に有する。通信装置は、Configメモリ内の回路データを書き換えることで、ＰＬＤを更新するが、該回路データの書換えは、一般的に、装置外部の書込みツールからケーブルを介して行われる。このため、通信装置が、顧客先等のフィールドにおいて、ＰＬＤの更新を行うことは困難であった。

【0003】

そこで、近年では、ＣＰＵ等のプロセッサによるソフトウェア処理により、上記回路データの書換えをフィールドで実現可能なカードを実装した通信装置が開発されている。ところが、この様なカードでは、通常、ＰＬＤが、上記プロセッサの動作に不可欠な役割を果たしていることから、回路データの書換え開始に伴ってＰＬＤの動作が停止すると、これに伴い、プロセッサが、ＲＡＭからのデータの読出しを停止してしまうこととなる。その結果、カード及び通信装置が正常に機能しないといった問題が懸念される。

【0004】

上記懸念を解消する策の１つとして、書換え対象の回路データをConfigメモリ内に保持するＰＬＤ（以下、「書換え対象ＰＬＤ」と記す。）とは別に、該ＰＬＤに対し、回路データの書換えを行う信号（Config信号）を出力する書換え用デバイスを新たに搭載したカードが知られている。かかるカードでは、ＣＰＵが、ソフトウェア処理により、ＲＡＭ内の回路データを上記書換え用デバイスに転送し、格納させる。次に、カード内の書換え対象ＰＬＤ、ＣＰＵ、及びＲＡＭが停止した状態で、書換え用デバイスが、自律的に、上記Config信号により、書換え対象ＰＬＤ内のConfigメモリに保持された回路データの書換えを行う。これにより、ＰＬＤの更新が完了する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平９−２１８７８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

上述したＰＬＤの更新方法は、ＰＬＤの用途に拘らず、フィールドでの更新を可能とする反面、通信装置は、書換え用デバイスをカード毎に有することとなる。その結果、カードの実装面積やコストが増大するという問題が新たに生じ得る。かかる問題は、多数のカードがシェルフに実装される通信装置において特に顕著となる。この様な問題の解決策として、通信装置は、書換え用デバイスを、シェルフの有する共通部に配置することで、書換え用デバイスの共通化を図り、各カードにおける実装面積やコストの増大を抑制することができる。

【0007】

しかしながら、書換え対象ＰＬＤは、製造元メーカやタイプによって、Configメモリ内のデータの書換え方法やインタフェースが異なる。このため、共通部に搭載される書換え用デバイスは、想定可能な全ての書換え対象ＰＬＤに対応したものであることが望ましい。ところが、通信装置の出荷後においても、随時、多数のメーカから、新しいタイプのカードが開発される。従って、例えば、通信装置の共通部の書換え用デバイスが、上記Config信号により、Ａ社製品及びＢ社製品のＰＬＤを更新可能な機能を有する場合であっても、以下の様な問題点が生じていた。すなわち、通信装置は、想定外のＣ社製品のＰＬＤを搭載したカードが自装置に実装された場合、プロセッサによるソフトウェア処理によって、上記カード内のＰＬＤ（Ｃ社製品のＰＬＤ）を更新することができなかった。

【0008】

開示の技術は、上記に鑑みてなされたものであって、プロセッサによるソフトウェア処理により、自装置に実装されたカード内のデバイスを簡易な構成で更新することのできるデバイス更新装置、及びデバイス更新方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上述した課題を解決し、目的を達成するために、本願の開示するデバイス更新装置は、制御部と格納部とを有する。前記制御部は、第１のデバイスを有するカードから、第２のデバイスを更新するための第１の回路データを取得し、該第１の回路データを用いて、前記第２のデバイスを更新する。前記格納部は、前記カードから、前記第１のデバイスを更新するための第２の回路データを取得し、該第２の回路データを格納する。前記制御部は、更新された第２のデバイスから、前記格納部に格納された前記第２の回路データを取得し、該第２の回路データを用いて、前記第１のデバイスを更新する。

【発明の効果】

【0010】

本願の開示するデバイス更新装置の一つの態様によれば、プロセッサによるソフトウェア処理により、自装置に実装されたカード内のデバイスを簡易な構成で更新することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、通信装置の構成を示す図である。

【図2】図２は、共通部と各カードとの間にて入出力されるConfig信号の構成例を示す図である。

【図3】図３は、Config信号として各信号線に割り当てられる信号の一例を示す図である。

【図4】図４は、Config信号として各信号線に割り当てられる信号の別の一例を示す図である。

【図5】図５は、通信装置の動作を説明するためのフローチャートである。

【図6】図６は、実施例１において、回路データＡが、カードのＲＡＭから、書換え用ＰＬＤのConfigメモリに送信される様子を示す図である。

【図7】図７は、実施例１において、回路データＸが、カードのＲＡＭから、書換え用ＰＬＤのＲＡＭに送信される様子を示す図である。

【図8】図８は、実施例１において、回路データＸが、書換え用ＰＬＤのＲＡＭから、書換え対象ＰＬＤに送信される様子を示す図である。

【図9】図９は、実施例１に係る別の書換え対象ＰＬＤに対して実行される回路データ更新処理を説明するための図である。

【図10】図１０は、実施例１に係る更に別の書換え対象ＰＬＤに対して実行される回路データ更新処理を説明するための図である。

【図11】図１１は、変形例１に係る通信装置において実行される回路データ更新処理を説明するための図である。

【図12】図１２は、変形例１において、共通部と複数のカードとが実装されたシェルフの外観図である。

【図13】図１３は、変形例２に係る通信装置において実行される回路データ更新処理を説明するための図である。

【図14】図１４は、変形例３に係る通信装置において実行される回路データ更新処理を説明するための図である。

【図15】図１５は、全ての変形例１〜３に係る通信装置において実行される回路データ更新処理の前半部分を説明するための図である。

【図16】図１６は、全ての変形例１〜３に係る通信装置において実行される回路データ更新処理の後半部分を説明するための図である。

【発明を実施するための形態】

【0012】

以下に、本願の開示するデバイス更新装置、及びデバイス更新方法の実施例を、図面を参照しながら詳細に説明する。なお、この実施例により、本願の開示するデバイス更新装置、及びデバイス更新方法が限定されるものではない。

【実施例1】

【0013】

まず、本願の開示する一実施例に係る通信装置の構成を説明する。図１は、通信装置１０の構成を示す図である。図１に示す様に、本実施例に係る通信装置１０は、共通部１１とｎ個（ｎは自然数）のカード１２−１、１２−２、…、１２−ｎとを有する。共通部１１と各カード１２−１、１２−２、…、１２−ｎとは、データバスＢ−１、Ｂ−２、…、Ｂ−ｎを介して接続されている。共通部１１は、書換え用デバイスとして、書換え用ＰＬＤ１１１を搭載する。書換え用ＰＬＤ１１１は、例えばＦＰＧＡ（Field-Programmable Gate Array）であるが、ＣＰＬＤ（Complex Programmable Logic Device）等であってもよい。

【0014】

書換え用ＰＬＤ１１１は、データバス終端部１１１ａとＰＬＤConfig制御部１１１ｂとＲＡＭ１１１ｃとConfigメモリ１１１ｄとを有する。これら各構成部分は、一方向又は双方向に、各種信号やデータの入出力が可能な様に接続されている。データバス終端部１１１ａは、各カード１２−１、１２−２、…、１２−ｎに対応するデータバスＢ−１、Ｂ−２、…、Ｂ−ｎを終端する。ＰＬＤConfig制御部１１１ｂは、Config信号により、各カード１２−１、１２−２、…、１２−ｎ上の書換え対象ＰＬＤの有するConfigメモリを書き換える。ＲＡＭ１１１ｃは、各カード１２−１、１２−２、…、１２−ｎから各データバスＢ−１、Ｂ−２、…、Ｂ−ｎ経由で入力された、書換え対象ＰＬＤ用の回路データを一時的に格納する。Configメモリ１１１ｄは、各カード１２−１、１２−２、…、１２−ｎから取得された、書換え用ＰＬＤ１１１を更新するための回路データを格納する。

【0015】

なお、上記書換え対象ＰＬＤ用の回路データは、共通部１１において一時的に使用されるものである。このため、共通部１１は、書換え対象ＰＬＤ用の回路データ（例えば、カード用の回路データＸ）を格納するメモリとして、揮発性のメモリ（例えば、ＲＡＭ１１１ｃ）を使用するものとし、不揮発性メモリは搭載しないものとしてもよい。

【0016】

カード１２−１は、書換え対象ＰＬＤ１２ａ−１とＲＡＭ１２ｂ−１とＣＰＵ１２ｃ−１とを有する。これら各構成部分は、一方向又は双方向に、信号やデータの入出力が可能なように接続されている。本実施例では、書換え対象ＰＬＤ１２ａ−１は、メーカＡ社により製造された製品Ｘである。書換え対象ＰＬＤ１２ａ−１は、製造後にユーザにより更新可能な集積回路であり、Configメモリを内蔵する。このConfigメモリには、書換え対象ＰＬＤ１２ａ−１用の回路データが格納される。この回路データは、ＰＬＤConfig制御部１１１ｂから入力されたConfig信号により、更新される。例えば、Config信号が、回路データＸと制御信号とを含む場合、上記Configメモリ内の回路データは、書換え用ＰＬＤ１１１を更新するための回路データＡから、書換え対象ＰＬＤ１２ａ−１を更新するための回路データＸに更新される。

【0017】

ＲＡＭ１２ｂ−１は、書換え用ＰＬＤ１１１の更新に際し、書換え用ＰＬＤ１１１へ出力される回路データＡを一時的に格納すると共に、書換え対象ＰＬＤ１２ａ−１の更新に際し、書換え用ＰＬＤ１１１へ出力される回路データＸを一時的に格納する。なお、回路データＡは、上記出力後、Configメモリ１１１ｄに格納され、回路データＸは、上記出力後、ＲＡＭ１１１ｃに格納される。ＣＰＵ１２ｃ−１は、カード１２−１を統括的に制御する。例えば、ＣＰＵ１２ｃ−１は、回路データＸにより更新された書換え対象ＰＬＤ１２ａ−１からの指示に従い、カード１２−１の用途に応じた各種機能を実現する。

【0018】

以上、通信装置１０のシェルフ内に実装された複数のカードの内、カード１２−１の構成を代表的に説明したが、他のカード１２−２、…、１２−ｎの構成は、カード１２−１の構成と同様である。従って、共通する構成要素には、末尾が同一の参照符号を用いると共に、その詳細な説明は省略する。

【0019】

次に、上記Config信号の構成を説明する。図２は、共通部１１と各カード１２−１、１２−２、…、１２−ｎとの間にて入出力されるConfig信号の構成例を示す図である。図２に示す様に、例えば、共通部１１の書換え用ＰＬＤ１１１と、カード１２−１の書換え対象ＰＬＤ１２ａ−１との間には、１６種類のSignalが双方向に入出力可能な様に、１６本の信号線が確保されている。これにより、共通部１１は、あらゆるメーカのカードへの対応が可能となる。

【0020】

各信号線は、書換え対象ＰＬＤに応じて、機能と入出力方向とを割り当てて使用される。図３は、Config信号として各信号線に割り当てられる信号の一例を示す図である。図３に示す信号は、ＩＥＥＥ（Institute of Electrical and Electronic Engineers）１１４９．１の規格（ＪＴＡＧ：Joint Test Action Group）で標準化されているバウンダリスキャンテスト用の信号群である。これらの信号はＴＡＰ（Test Access Port）と呼ばれ、図３に示す様に、書換え用ＰＬＤ１１１からの出力信号であるＴＣＫ、ＴＲＳＴ、ＴＭＳ、ＴＤＩと、書換え用ＰＬＤ１１１への入力信号であるＴＤＯとを含む。Ｒｅｓｅｔは、カード１２−１の有するリセット制御部１２ｄ−１に対するリセット信号である。カード１２−１は、書換え対象ＰＬＤ１２ａ−１の書換え後に、このリセット信号によりリセットされる。

【0021】

ＴＣＫ（Test ClocK）は、クロック入力信号であり、他の信号は、このＴＣＫ信号の立ち上がりエッジで取り込まれる。ＴＲＳＴ（Test ReSeT）は、ＴＭＳ信号により制御される１６状態のステートマシンであるＴＡＰコントローラに対するリセット信号である。ＴＭＳ（Test Mode Select）は、ＴＡＰコントローラの状態遷移を制御する信号である。ＴＤＩ（Test Data In）は、データ（例えば、回路データ）の入力信号である。ＴＤＯ（Test Data Out）は、データ（例えば、回路データ）の出力信号である。Ｒｅｓｅｔは、カード１２−１の有するリセット制御部１２ｄ−１に対するリセット信号である。カード１２−１は、書換え対象ＰＬＤ１２ａ−１の書換え後に、このリセット信号によりリセットされる。

【0022】

図４は、Config信号として各信号線に割り当てられる信号の別の一例を示す図である。図４に示す信号は、ＦＰＧＡの書換え方式の１つであるFast Passive Parallel Mode（８ビットパラレルデータ）において使用される信号群である。これらの信号は、図４に示す様に、書換え用ＰＬＤ１１１からの出力信号であるＣＬＫ、ＤＡＴＡ１〜８、ＣＯＮＦＩＧ、Ｒｅｓｅｔと、書換え用ＰＬＤ１１１への入力信号であるＳＴＡＴＵＳ、ＤＯＮＥ、ＥＲＲＯＲとを含む。

【0023】

ＣＬＫ（CLocK）は、クロック入力信号であり、他の信号は、このＣＬＫ信号の立ち上がりエッジで取り込まれる。ＤＡＴＡ１〜８は、８ビットのデータ（例えば、回路データ）信号である。ＣＯＮＦＩＧは、書換え対象ＰＬＤ１２ａ−１の書換え開始を制御する信号である。ＳＴＡＴＵＳは、書換え対象ＰＬＤ１２ａ−１におけるステータスの出力用信号であり、書換え準備が完了したこと等を書換え用ＰＬＤ１１１に通知する。ＤＯＮＥは、書換え完了出力用の信号であり、書換え対象ＰＬＤ１２ａ−１の書換えが完了したこと等を書換え用ＰＬＤ１１１に通知する。ＥＲＲＯＲは、ＣＲＣ（Cyclic Redundancy Check）エラー出力用の信号であり、上記データの正常性を監視するために割り当てられる。Ｒｅｓｅｔは、カード１２−１の有するリセット制御部１２ｄ−１に対するリセット信号である。カード１２−１は、書換え対象ＰＬＤ１２ａ−１の書換え後に、このリセット信号によりリセットされる。

【0024】

以上、カード１２−１、１２−２、…、１２−ｎの内、カード１２−１と書換え用ＰＬＤ１１１との間の信号構成について代表的に説明したが、他のカード１２−２、…、１２−ｎについても同様の構成を採ることができる。

【0025】

次に、動作を説明する。動作説明の前提として、本実施例では、通信装置１０が、カード１２−１の回路データＡを回路データＸに書き換えた後、カード１２−２、１２−ｎの回路データＢ、Ｃを、回路データＹ、Ｚにそれぞれ書き換える場合を想定する。この様な回路データの書換え処理の実行は、保守管理者によるコマンドや監視装置からの指示を契機として、開始される。

【0026】

図５は、通信装置１０の動作を説明するためのフローチャートである。Ｓ１では、ＰＬＤConfig制御部１１１ｂは、回路データＡを用いて、書換え用ＰＬＤ１１１を、回路データＡを保持するカード１２−１の書換え対象ＰＬＤ１２ａ−１に対応させる。図６は、回路データＡが、カード１２−１のＲＡＭ１２ｂ−１から、書換え用ＰＬＤ１１１のConfigメモリ１１１ｄに送信される様子を示す図である。図６に示す様に、回路データＡは、ＲＡＭ１２ｂ−１に格納されている。なお、回路データＡは、カード１２−１が予め保持するものとしてもよいし、書換えに先立ち外部装置から取得してもよい。

【0027】

具体的には、カード１２−１は、ＣＰＵ１２ｃ−１からの指示に基づき、ＲＡＭ１２ｂ−１内の回路データＡを、データバスＢ−１経由で、共通部１１の書換え用ＰＬＤ１１１に送信する。書換え用ＰＬＤ１１１は、回路データＡを受信すると、Configメモリ１１１ｄに格納する。次に、書換え用ＰＬＤ１１１のＰＬＤConfig制御部１１１ｂは、共通部１１側の書換え用ＰＬＤ１１１が、カード１２−１側の書換え対象ＰＬＤ１２ａ−１に対応する様に、書換え用ＰＬＤ１１１自身を更新する。これにより、書換え用ＰＬＤ１１１は、書換え対象ＰＬＤ１２ａ−１と同様の状態（Ａ社製品Ｘ対応）となる。

【0028】

Ｓ２では、共通部１１の書換え用ＰＬＤ１１１は、回路データＡに対応する新しい回路データＸを、カード１２−１から取得し、ＲＡＭ１１１ｃに格納させる。図７は、回路データＸが、カード１２−１のＲＡＭ１２ｂ−１から、書換え用ＰＬＤ１１１のＲＡＭ１１１ｃに送信される様子を示す図である。図７に示す様に、ＲＡＭ１２ｂ−１に格納されていた回路データＸは、データバスＢ−１及びデータバス終端部１１１ａを介して、書換え用ＰＬＤ１１１に入力された後、ＲＡＭ１１１ｃに格納される。

【0029】

Ｓ３では、書換え用ＰＬＤ１１１のＰＬＤConfig制御部１１１ｂは、Ｓ２においてＲＡＭ１１１ｃに格納された新しい回路データＸを、カード１２−１の書換え対象ＰＬＤ１２ａ−１に送信する。図８は、回路データＸが、書換え用ＰＬＤ１１１のＲＡＭ１１１ｃから、書換え対象ＰＬＤ１２ａ−１に送信される様子を示す図である。書換え対象ＰＬＤ１２ａ−１は、受信された回路データＸを用いて、書換え対象ＰＬＤ１２ａ−１の有するConfigメモリ内の回路データを書き換える。これにより、カード１２−１は、更新後の新しい回路データＸを使用して、機能を実現可能な状態となる。

【0030】

以上、カード１２−１を例にとり、書換え対象ＰＬＤ１２ａ−１の回路データが回路データＡから回路データＸに更新される動作を説明したが、他のカード１２−２、１２−ｎに関しても、同様の手順により、回路データの書換えが可能である。図９は、別の書換え対象ＰＬＤ１２ａ−２に対して実行される回路データ更新処理を説明するための図である。図１０は、更に別の書換え対象ＰＬＤ１２ａ−ｎに対して実行される回路データ更新処理を説明するための図である。これら各回路データ更新処理は、例えば、書換え対象ＰＬＤ１２ａ−２、１２ａ−ｎに対する回路データの書換えが、管理者や監視装置から指示された場合に実行される。

【0031】

図９、図１０は、書換え対象のカードが異なる点を除き、カード１２−１に係る動作の説明において参照した図６〜図８と同様である。従って、共通するステップには、末尾が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図９のステップＴ１〜Ｔ３の各処理は、図６〜図８に示したステップＳ１〜Ｓ３の各処理にそれぞれ対応する。また、図１０のステップＵ１〜Ｕ３の各処理は、図６〜図８に示したステップＳ１〜Ｓ３の各処理にそれぞれ対応する。

【0032】

以上説明した様に、通信装置１０は、書換え元ＰＬＤとして、書換え用ＰＬＤ１１１を共通部１１に有し、書換え先ＰＬＤとして、書換え対象ＰＬＤ１２ａ−１、１２ａ−２、…、１２ａ−ｎを、カード１２−１、１２−２、…、１２−ｎにそれぞれ有する。書換え用ＰＬＤ１１１は、ＰＬＤConfig制御部１１１ｂとＲＡＭ１１１ｃとConfigメモリ１１１ｄとを有する。Configメモリ１１１ｄは、書換え対象ＰＬＤ１２ａ−１を有するカード１２−１から、書換え用ＰＬＤ１１１を更新するための回路データＡを取得し、該回路データＡを用いて、書換え用ＰＬＤ１１１を更新する。ＲＡＭ１１１ｃは、カード１２−１から、書換え対象ＰＬＤ１２ａ−１を更新するための回路データＸを取得し、該回路データＸを格納する。ＰＬＤConfig制御部１１１ｂは、ＲＡＭ１１１ｃに格納された回路データＸを取得し、該回路データＸを用いて、書換え対象ＰＬＤ１２ａ−１を更新する。

【0033】

すなわち、通信装置１０は、対象デバイスを更新する際、従前の回路データＡにより他のデバイスを一旦更新した後、該デバイスから、新しい回路データＸを用いて対象デバイスを更新する。これにより、通信装置１０は、プロセッサによるソフトウェア処理により、自装置に実装されたカード内のデバイス（例えば、書換え対象ＰＬＤ１２ａ−１、１２ａ−２、…、１２ａ−ｎ）を簡易な構成で更新することができる。換言すれば、通信装置１０は、少ない実装面積、かつ、低コストで、機能上の制約で更新が困難なＰＬＤを、フィールド（顧客先）において更新可能となる。また、通信装置１０は、インタフェースや書換え方法が新規の書換え対象ＰＬＤにも対応することができる。すなわち、通信装置１０は、書換え用デバイスをＰＬＤとすることで、インタフェースや書換え方法を、新規の書換え対象ＰＬＤに合う様に変更することができる。その上で、通信装置１０は、新しい回路データでの更新を行うので、フィールドでの回路データの書換えが可能となる。

【0034】

（変形例１）
次に、図１１を参照し、上述した実施例１の変形態様である変形例１について説明する。図１１は、変形例１に係る通信装置１０において実行される回路データ更新処理を説明するための図である。図１１は、データバスが監視制御カードのみに接続される点を除き、カード１２−２に係る動作の説明において参照した図９と同様である。従って、共通するステップには、末尾が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図１１のステップＶ１〜Ｖ３の各処理は、図９に示したステップＴ１〜Ｔ３の各処理にそれぞれ対応する。

【0035】

図１１に示す様に、変形例１が実施例１と異なる点は、データバスを接続する方法である。具体的には、実施例１では、ｎ本（ｎは自然数）のデータバスＢ−１、Ｂ−２、…、Ｂ−ｎが、対応するカード１２−１、１２−２、…、１２−ｎにそれぞれ接続されるものとした。これに対し、変形例１では、カードの用途に応じて、データバスの接続の有無が異なる。すなわち、監視制御用のカード１２−１にのみデータバスＢ−１が接続され、その他の機能カード１２−２、…、１２−ｎは、データバスの接続先とならない。

【0036】

以下、実施例１との相違点を中心として、より詳細に説明する。通信装置１０は、複数のカード１２−１、１２−２、…、１２−ｎを実装するためのシェルフの２段目に、監視制御カード１２−１を実装する。図１２は、変形例１において、共通部１１と複数のカード１２−１、１２−２、…、１２−ｎとが実装されたシェルフＳの外観図である。図１２に示す様に、シェルフＳには、最上段に共通部１１が実装され、２段目に、通信インタフェースをもたない監視制御カード１２−１が実装される。更に、３段目以下には、通信装置１０が各種機能を実現するための機能カード１２−２、…、１２−ｎが実装される。

【0037】

変形例１では、シェルフＳに実装された複数のカード１２−１、１２−２、…、１２−ｎの内、特定のカードのみが、共通部１１の書換え用ＰＬＤ１１１に、データバスＢ−１を接続する。特定のカードには、通信装置１０の装置内の監視制御を司る監視制御カード１２−１が割り当てられる。そして、監視制御カード１２−１は、他の機能カード１２−２、…、１２−ｎの全ての回路データ（例えば、回路データＡ、Ｘ、Ｂ、Ｙ、Ｃ、Ｚ）を格納し、これらの回路データを用いて、共通部１１に対し、回路データ更新処理を実行させる制御を行う。これにより、監視制御カード１２−１は、書換え用ＰＬＤ１１１を介して、書換え対象ＰＬＤ１２ａ−２、…、１２ａ−ｎ内のConfigメモリに格納された回路データを更新する。

【0038】

実施例１に係る通信装置１０は、データバスＢ−１、Ｂ−２、…、Ｂ−ｎをカード毎に設ける構成（図１参照）のため、信号数やブリッジデバイスが増加するという問題点が生じ得る。そこで、変形例１に係る通信装置１０は、複数のカード１２−１、１２−２、…、１２−ｎを有し、これら複数のカードの内、１つのカード１２−１が、該カードと書換え用ＰＬＤ１１１との間で回路データＢ、Ｙの入出力を行うデータバスＢ−１と接続する。すなわち、変形例１に係る通信装置１０は、共通部１１の書換え機能に対する制御の主体を監視制御カード１２−１に集中させることで、データバスの数を減少させる。また、変形例１に係る通信装置１０では、データバスを接続しないカード１２−２、…、１２−ｎについては、データバス用のブリッジデバイスが不要となる。その結果、信号数やブリッジデバイスが減少する。

【0039】

更に、共通部１１の書換え用ＰＬＤ１１１に対する制御処理は、１つのカードによって一元的に管理されるので、複数のカードから制御を行う実施例１の場合と比較して、優先順位の決定等の調停処理が不要となる。従って、プロセッサによるソフトウェア処理の難易度が低くなる。その結果、実装面、部品点数、ソフトウェア等の様々な観点から、コストを低下することができる。

【0040】

（変形例２）
次に、図１３を参照し、上述した実施例１の更なる変形態様である変形例２について説明する。図１３は、変形例２に係る通信装置１０において実行される回路データ更新処理を説明するための図である。図１３は、複数のカードの回路データが同時に更新される点を除き、変形例１において参照した図１１と同様である。従って、共通するステップには、末尾が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図１３のステップＷ１、Ｗ２、Ｗ３、Ｗ４の各処理は、図１１に示したステップＶ１、Ｖ２、Ｖ３、Ｖ３の各処理にそれぞれ対応する。

【0041】

図１３に示す様に、変形例２が変形例１と異なる点は、書換え対象ＰＬＤを書き換える方法である。具体的には、変形例１では、各機能カード１２−２、…、１２−ｎの書換え対象ＰＬＤ１２ａ−２、…、１２ａ−ｎ内の回路データは、各々個別に更新されるものとした。これに対し、変形例２では、各機能カード１２−２、…、１２−ｎは、同一種類のカードであるため、書換え対象ＰＬＤ１２ａ−２、…、１２ａ−ｎ内の回路データは、同時に更新可能である。

【0042】

通信装置１０において、ＰＬＤConfig制御部１１１ｂは、ＲＡＭ１１１ｃに格納された回路データＺを、複数のカード１２−２、…、１２−ｎに対し、並列的に出力する。また、ＰＬＤConfig制御部１１１ｂは、ＰＬＤConfig制御部１１１ｂにより更新された書換え用ＰＬＤ１１１から、並列的に出力された回路データＸを取得し、該回路データＸを用いて、複数のカード１２−２、…、１２−ｎの書換え対象ＰＬＤ１２ａ−２、…、１２ａ−ｎを同時並行的に更新する。

【0043】

すなわち、通信装置１０は、複数の機能カード１２−２、…、１２−ｎ上の回路データを更新する際、機能カード１２−２から順次更新していくと、全てのカードの更新が完了するまでに長時間を要してしまう。かかる問題点は、通信装置１０が多数のカードを実装している場合に特に顕著となる。そこで、通信装置１０内に同種のカードが複数存在する場合には、通信装置１０は、監視制御カード１２−１からの制御により、同種の機能カード１２−２、…、１２−ｎに対する回路データ更新処理を並列的に実行する。これにより、機能カード１２−２、…、１２−ｎ上の書換え対象ＰＬＤ１２ａ−２、…、１２ａ−ｎの有するConfigメモリ内の回路データは全て、図１３に示す様に、回路データＺに同時に書き換えられる。従って、装置全体のＰＬＤの回路データの書換え時間が短縮される。

【0044】

（変形例３）
次に、図１４を参照し、上述した実施例１の変形態様である変形例３について説明する。図１４は、変形例３に係る通信装置１０において実行される回路データ更新処理を説明するための図である。図１４は、監視制御カード１２−１が、共通部１１に対してConfig信号（書換え信号）を出力するＰＬＤConfig制御部１２ｅ−１を有する点を除き、カード１２−２に係る動作の説明において参照した図９と同様である。従って、共通するステップには、末尾が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図１４のステップＸ１の処理は、図９に示したステップＴ１の処理に対応する。

【0045】

図１４に示す様に、変形例３が実施例１と異なる点は、監視制御カード１２−１の構成である。具体的には、実施例１では、Configメモリ１１１ｄ内の回路データの書換えは、カード１２−２と共通部１１とを接続するデータバスＢ−２を介して、行われるものとした（図９のＴ１参照）。これに対し、変形例３では、通信装置１０は、監視制御カード１２−１と共通部１１の書換え用ＰＬＤ１１１との間に、データバスＢ−１とは別に、Config信号専用の信号線Ｃ−１を接続する。信号線Ｃ−１は、回路データの授受に際し、データバスＢ−１の予備経路として機能する。これにより、通信装置１０は、該信号線Ｃ−１経由でのConfigメモリ１１１ｄの更新を可能とする。

【0046】

上述した様に、変形例３では、通信装置１０は、Configメモリ１１１ｄ内の回路データを、特定のカードからConfig信号により書き換えるが、該特定のカードには、装置内の監視制御を司る監視制御カード１２−１を割り当てることが望ましい。

【0047】

共通部１１の有する書換え用ＰＬＤ１１１のConfigメモリ１１１ｄの書換え途中に電源断等の障害が発生した場合、障害回復後に、書換え用ＰＬＤ１１１が正常に起動できなくなってしまうという問題が懸念される。そこで、変形例３に係る通信装置１０では、複数のカード１２−１、１２−２、…、１２−ｎの内、１つのカード１２−１が、データバスＢ−１とは異なる回路データ更新用の信号線Ｃ−１を介して、回路データＢを、書換え用ＰＬＤ１１１に出力する。すなわち、変形例３に係る通信装置１０は、監視制御カード１２−１にＰＬＤConfig制御部１２ｅ−１を新たに設けることで、ＰＬＤConfig制御部１２ｅ−１から出力されるConfig信号により、Configメモリ１１１ｄ内の回路データの書換えを行う。

【0048】

変形例３に係る通信装置１０は、この様な構成を採ることで、Configメモリ１１１ｄの書換え途中に電源断等の障害が発生した場合でも、障害の回復後に、書換え用ＰＬＤ１１１を正常な状態に速やかに復旧させることができる。従って、通信装置１０は、書換え対象ＰＬＤ１２ａ−１、１２ａ−２、…、１２ａ−ｎの更新処理を、復旧後においても、容易かつ迅速に再開することができる。その結果、通信装置１０の信頼性が向上する。また、変形例３に係る通信装置１０は、カードの種類や仕様に起因して、データバスＢ−１経由で回路データを送信することができないカードにも、対応することができる。

【0049】

上記説明では、個々の実施例及び変形例毎に個別の構成、及び動作を説明した。しかしながら、各実施例及び変形例に係る通信装置１０は、他の変形例に特有の構成要素を併せて有するものとしてもよい。また、実施例、変形例毎の組合せについても、２つに限らず、３つ以上の組合せ等、任意の形態を採ることが可能である。例えば、変形例２の同時書換え機能を、変形例１に限らず、実施例１や変形例３に適用してもよい。更に、１つの通信装置１０が、実施例１及び変形例１〜３において説明した全ての構成要素を併有するものとしてもよい。

【0050】

以下、図１５、図１６を参照しながら、全ての変形例１〜３に係る通信装置１０の動作を説明する。図１５は、全ての変形例１〜３に係る通信装置１０において実行される回路データ更新処理の前半部分を説明するための図である。監視制御カード１２−１は、共通部１１の書換え用ＰＬＤ１１１を制御する。図１５に示す様に、監視制御カード１２−１は、新規の構成要素として、イーサネット（登録商標）インタフェース１２ｆ−１と不揮発メモリ１２ｇ−１とパラレルシリアル変換部１２ｈ−１とを有する。

【0051】

イーサネットインタフェース１２ｆ−１は、外部装置２０から、回路データＡ、Ｂ、Ｃ、Ｘ、Ｙ、Ｚ等のデータを取得するためのインタフェースである。不揮発メモリ１２ｇ−１は、該インタフェースにより取得されたデータを格納する格納部であり、例えば、フラッシュメモリ、ＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive）等である。パラレルシリアル変換部１２ｈ−１は、監視制御カード１２−１の内部バスを流れるパラレル信号を、データバスＢ−１を流れるシリアル信号に変換する。

【0052】

他の機能カード１２−２、…、１２−ｎは、監視制御カード１２−１と異なり、イーサネットインタフェース１２ｆ−１と不揮発メモリ１２ｇ−１とパラレルシリアル変換部１２ｈ−１とを搭載しない。他の機能カード１２−２、…、１２−ｎは、共通部１１の書換え用ＰＬＤ１１１からのConfig信号を接続する。該Config信号は、双方向の信号線を１６本確保し、この内１本の信号線は、リセット制御部１２ｄ−２、…、１２ｄ−ｎに接続される。

【0053】

図１５のＹ１では、監視制御カード１２−１のイーサネットインタフェース１２ｆ−１は、書換え対象ＰＬＤ１２ａ−１用の回路データＡを外部装置２０から取得し、ＲＡＭ１２ｂ−１に格納させる。また、必要に応じて、不揮発メモリ１２ｇ−１にも格納させる。Ｙ２では、監視制御カード１２−１のＰＬＤConfig制御部１２ｅ−１は、Config信号により、書換え用ＰＬＤ１１１のConfigメモリ１１１ｄ内の回路データを、上記回路データＡに書き換える（図１１のＶ１参照）。Ｙ３では、監視制御カード１２−１のＰＬＤConfig制御部１２ｅ−１は、リセット信号により、書換え用ＰＬＤ１１１をリセットした後、上記回路データＡを用いて、ＰＬＤConfig制御部１１１ｂを、監視制御カード１２−１の書換え対象ＰＬＤ１２ａ−１（Ａ社製品Ｘ）に対応させる。

【0054】

次に、図１６に移る。図１６は、全ての変形例１〜３に係る通信装置１０において実行される回路データ更新処理の後半部分を説明するための図である。Ｙ４では、監視制御カード１２−１のイーサネットインタフェース１２ｆ−１は、書換え対象ＰＬＤ１２ａ−１用の新しい回路データＸを外部装置２０から取得し、ＲＡＭ１２ｂ−１に格納させる。また、必要に応じて、不揮発メモリ１２ｇ−１にも格納させる。Ｙ５では、ＣＰＵ１２ｃ−１は、Ｙ４でＲＡＭ１２ｂ−１に格納された回路データＸを、データバスＢ−１を介して、書換え用ＰＬＤ１１１に出力する。書換え用ＰＬＤ１１１に入力された回路データＸは、ＲＡＭ１１１ｃに格納される（図１１のＶ２参照）。

【0055】

Ｙ６では、ＰＬＤConfig制御部１１１ｂは、書換え用ＰＬＤ１１１から出力された回路データＸを取得すると、該回路データＸを用いて、監視制御カード１２−１の書換え対象ＰＬＤ１２ａ−１（Ａ社製品Ｘ）内のConfigメモリを書き換える（図１１のＶ３参照）。Ｙ７では、書換え用ＰＬＤ１１１のＰＬＤConfig制御部１１１ｂが、リセット信号を監視制御カード１２−１に出力すると、該リセット信号の入力を受けたリセット制御部１２ｄ−１は、書換え対象ＰＬＤ１２ａ−１をリセットする。これにより、監視制御カード１２−１の書換え対象ＰＬＤ１２ａ−１は、機能が更新される。

【0056】

上述したＹ１〜Ｙ７の一連の処理は、他のカード１２−２、…、１２−ｎについても同様に実行される。

【0057】

なお、上記各実施例では、通信装置１０の書換え用ＰＬＤ１１１は、ＲＡＭ１１１ｃを内部に有するものとしたが、外部に有するものとしてもよい。同様に、書換え用ＰＬＤ１１１は、Configメモリ１１１ｄを内部に有するものとしたが、外部に有するものとしてもよい。また、ＲＡＭ１１１ｃの容量は、将来的に追加されるカードの回路データを格納可能な様に、所定値以上の十分な容量であることが望ましい。

【0058】

更に、上記各実施例では、デバイス更新装置として通信装置１０を想定したが、通信機能を有さない装置にも、本発明を適用することができる。カード１２−１、１２−２、…、１２−ｎに関しても、通信カードに限らず、例えば、イーサセキュリティカード、ＷＤＭ（Wavelength Division Multiplexing）カード、パケットをＳＯＮＥＴ（Synchronous Optical NETwork）にマッピングするパケット処理専用のカード等であってもよい。

【符号の説明】

【0059】

１０ 通信装置
１１ 共通部
１２−１、１２−２、…、１２−ｎ カード
１２ａ−１、１２ａ−２、…、１２ａ−ｎ 書換え対象ＰＬＤ（Programmable Logic Device）
１２ｂ−１、１２ｂ−２、…、１２ｂ−ｎ ＲＡＭ（Random Access Memory）
１２ｃ−１、１２ｃ−２、…、１２ｃ−ｎ ＣＰＵ（Central Processing Unit）
１２ｄ−１、１２ｄ−２、…、１２ｄ−ｎ リセット制御部
１２ｅ−１ ＰＬＤConfig制御部
１２ｆ−１ イーサネットインタフェース
１２ｇ−１ 不揮発メモリ
１２ｈ−１ パラレルシリアル変換部
２０ 外部装置
１１１ 書換え用ＰＬＤ
１１１ａ データバス終端部
１１１ｂ ＰＬＤConfig制御部
１１１ｃ ＲＡＭ
１１１ｄ Configメモリ
Ａ、Ｂ、Ｃ、Ｘ、Ｙ、Ｚ 回路データ
Ｂ−１、Ｂ−２、…、Ｂ−ｎ データバス
Ｃ−１ Config信号専用の信号線
Ｓ シェルフ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】