ホーム > 特許ランキング > 株式会社ユニバーサルエンターテインメント > 特許6051179
2026年 特許公開件数ランキング 31位 461件(※)
2026年 特許取得件数ランキング 52位 336件(※)
公報発行日 2016年12月27
公報URL https://ipforce.jp/patent-jp-B9-6051179 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】本発明の実施の形態に係るパチスロ機の機能フローを示す図である。
【図2】本発明の実施の形態に係るパチスロ機の外部構造を示す全体斜視図である。
【図3】本発明の実施の形態に係るパチスロ機の前面パネルを外した状態の正面図で ある。
【図4】本発明の実施の形態に係るパチスロ機の前面パネルの構成を示す図である。
【図5】本発明の実施の形態に係るパチスロ機のリール下部表示器の構成を示す図で ある。
【図6】本発明の実施の形態に係るパチスロ機の主制御回路の構成を示すブロック図 である。
【図7】本発明の実施の形態に係るパチスロ機の外部集中端子板の配線構成図である 。
【図8】本発明の実施の形態に係るパチスロ機の副制御回路の構成を示すブロック図 である。
【図9】本発明の実施の形態に係るパチスロ機における主遊技状態の変移図である。
【図10】本発明の実施の形態に係るパチスロ機におけるART遊技状態の変移図で ある。
【図11】メインROMに記憶された図柄配置テーブルを示す図である。
【図12】メインROMに記憶された図柄コード表を示す図である。
【図13】メインROMに記憶された図柄組合せテーブル(ボーナス)を示す図であ る。
【図14】メインROMに記憶された図柄組合せテーブル(リプレイ)を示す図であ る。
【図15】メインROMに記憶された図柄組合せテーブル(小役)を示す図である。
【図16】メインROMに記憶された一般遊技状態用の内部抽籤テーブルを示す図で ある。
【図17】メインROMに記憶されたRT1遊技状態用の内部当籤役決定テーブルを 示す図である。
【図18】メインROMに記憶された小役・リプレイ用の内部当籤役決定テーブルを 示す図である。
【図19】メインROMに記憶されたボーナス用の内部当籤役決定テーブルを示す図 である。
【図20】メインROMに記憶されたリール停止初期設定テーブルを示す図である。
【図21】メインROMに記憶された引込優先順位テーブル選択テーブルを示す図で ある。
【図22】メインROMに記憶された引込優先順位テーブル示す図である。
【図23】メインROMに記憶された優先順序テーブルを示す図である。
【図24】メインROMに記憶されたMB遊技状態用の優先順序テーブルを示す図で ある。
【図25】内部当籤役と停止操作順序の別による入賞役との関係図である。
【図26】メインROMに記憶された内部当籤役格納領域を示す図である。
【図27】メインROMに記憶された表示役格納領域を示す図である。
【図28】メインROMに記憶された図柄コード格納領域を示す図である。
【図29】メインROMに記憶された作動ストップボタン格納領域を示す図である。
【図30】メインROMに記憶された押下順序格納領域を示す図である。
【図31】メインROMに記憶された持越役格納領域を示す図である。
【図32】メインROMに記憶された遊技状態フラグ格納領域を示す図である。
【図33】メインROMに記憶された引込優先順位データ格納領域を示す図である。
【図34】ART遊技状態において滞在する各モードの概要の説明図である。
【図35】メインROMに記憶されたモード1におけるモード移行抽籤テーブルを示 す図である。
【図36】メインROMに記憶されたモード2におけるモード移行抽籤テーブルを示 す図である。
【図37】メインROMに記憶されたモード3におけるモード移行抽籤テーブルを示 す図である。
【図38】メインROMに記憶されたモード4におけるモード移行抽籤テーブルを示 す図である。
【図39】メインROMに記憶されたモード5におけるモード移行抽籤テーブルを示 す図である。
【図40】メインROMに記憶されたモード6におけるモード移行抽籤テーブルを示 す図である。
【図41】メインROMに記憶されたモード7におけるモード移行抽籤テーブルを示 す図である。
【図42】メインROMに記憶されたモード8におけるモード移行抽籤テーブルを示 す図である。
【図43】メインROMに記憶されたモード9におけるモード移行抽籤テーブルを示 す図である。
【図44】メインROMに記憶されたモード1における解除ゲーム数抽籤テーブルを 示す図である。
【図45】メインROMに記憶されたモード2における解除ゲーム数抽籤テーブルを 示す図である。
【図46】メインROMに記憶されたモード3における解除ゲーム数抽籤テーブルを 示す図である。
【図47】メインROMに記憶されたモード4における解除ゲーム数抽籤テーブルを 示す図である。
【図48】メインROMに記憶されたモード5〜7における解除ゲーム数抽籤テーブ ルを示す図である。
【図49】メインROMに記憶されたモード8における解除ゲーム数抽籤テーブルを 示す図である。
【図50】メインROMに記憶された解除抽籤テーブルを示す図である。
【図51】メインROMに記憶されたART当籤状態移行時ショートフリーズ抽籤テ ーブルを示す図である。
【図52】メインROMに記憶されたART当籤状態移行時ロングフリーズ予約抽籤 テーブルを示す図である。
【図53】メインROMに記憶されたART当籤状態移行時告知モード抽籤テーブル を示す図である。
【図54】メインROMに記憶されたART中ロングフリーズ予約抽籤テーブルを示 す図である。
【図55】サブROMに記憶されたART種別報知振分抽籤テーブルを示す図である 。
【図56】サブROMに記憶された通常ナビ抽籤テーブルを示す図である。
【図57】サブROMに記憶された特殊ナビ抽籤テーブルを示す図である。
【図58】サブROMに記憶された告知態様抽籤テーブルを示す図である。
【図59】本発明の実施の形態に係るパチスロ機のメイン制御処理を示すフローチャ ートである。
【図60】図59に示したメイン制御処理において実行される電源投入時処理を示す フローチャートである。
【図61】図59に示したメイン制御処理において実行されるメダル受付・スタート チェック処理を示すフローチャートである。
【図62】図59に示したメイン制御処理において実行される内部抽籤処理を示すフ ローチャートである。
【図63】図59に示したメイン制御処理において実行されるART遊技状態抽籤処 理を示すフローチャートである。
【図64】図63に示したART遊技状態抽籤処理において実行されるART遊技中 処理を示すフローチャートである。
【図65】図63に示したART遊技状態抽籤処理において実行されるART当籤状 態中処理を示すフローチャートである。
【図66】図63に示したART遊技状態抽籤処理において実行されるART当籤状 態移行時処理を示すフローチャートである。
【図67】図59に示したメイン制御処理において実行されるリール停止初期設定処 理を示すフローチャートである。
【図68】図59に示したメイン制御処理において実行される遊技開始時フリーズ処 理を示すフローチャートである。
【図69】図59に示したメイン制御処理及び図72に示すリール停止制御処理にお いて実行される引込優先順位格納処理を示すフローチャートである。
【図70】図69に示した引込優先順位格納処理において実行される図柄コード格納 処理を示すフローチャートである。
【図71】図69に示した引込優先順位格納処理において実行される引込優先順位テ ーブル選択処理を示すフローチャートである。
【図72】図59に示したメイン制御処理において実行されるリール停止制御処理を 示すフローチャートである。
【図73】図72に示したリール停止制御処理で実行される優先引込制御処理を示す フローチャートである。
【図74】図59に示したメイン制御処理において実行されるART関連処理を示す フローチャートである。
【図75】図59に示したメイン制御処理において実行される遊技終了時ロック処理 を示すフローチャートである。
【図76】図59に示したメイン制御処理において実行されるボーナス終了チェック 処理を示すフローチャートである。
【図77】図59に示したメイン制御処理において実行されるボーナス作動チェック 処理を示すフローチャートである。
【図78】本発明の実施の形態に係るパチスロ機を構成するメインCPUの制御によ る割込処理を示すフローチャートである。
【図79】図78に示した割込処理において実行される入力ポートチェック処理を示 すフローチャートである。
【図80】図78に示した割込処理において実行される通信データ送信処理を示すフ ローチャートである。
【図81】本発明の実施の形態に係るパチスロ機を構成するサブCPUの電源投入処 理を示すフローチャートである。
【図82】図81に示した電源投入処理において起動されるランプ制御タスクを示す フローチャートである。
【図83】図81に示した電源投入処理において起動されるランプ制御タスクを示す フローチャートである。
【図84】図81に示した電源投入処理において起動されるマザータスクを示すフロ ーチャートである。
【図85】図84に示したマザータスクにおいて起動されるメインタスクを示すフロ ーチャートである。
【図86】図84に示したマザータスクにおいて起動される主基板通信タスクを示す フローチャートである。
【図87】図86に示した主基板通信タスクにおいて実行されるコマンド解析処理を 示すフローチャートである。
【図88】図84に示したマザータスクにおいて起動されるアニメタスクを示すフロ ーチャートである。
【図89】図87に示したコマンド解析処理において実行される演出内容決定処理を 示すフローチャートである。
【図90】図89に示した演出内容決定処理において実行されるスタートコマンド受 信時処理を示すフローチャートである。
【図91】図89に示した演出内容決定処理において実行される入賞作動コマンド受 信時処理を示すフローチャートである。
【図92】スタートレバーの操作タイミングがt1のときにおける各告知態様の別に よる告知ランプのタイムチャートを示す図である。
【図93】スタートレバーの操作タイミングがt2のときにおける各告知態様の別に よる告知ランプのタイムチャートを示す図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります