特許 6051544 画像処理回路、液晶表示装置、電子機器及び画像処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6051544

(24)【登録日】2016年12月9日

(45)【発行日】2016年12月27日

(54)【発明の名称】画像処理回路、液晶表示装置、電子機器及び画像処理方法

(51)【国際特許分類】

   G09G 3/36 20060101AFI20161219BHJP

   G09G 3/20 20060101ALI20161219BHJP

   G02F 1/133 20060101ALI20161219BHJP

【ＦＩ】

   G09G3/36

   G09G3/20 612U

   G09G3/20 641P

   G09G3/20 642A

   G02F1/133 505

【請求項の数】6

【全頁数】18

(21)【出願番号】特願2012-55393(P2012-55393)

(22)【出願日】2012年3月13日

(65)【公開番号】特開2013-190511(P2013-190511A)

(43)【公開日】2013年9月26日

【審査請求日】2014年11月19日

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100116665

【弁理士】

【氏名又は名称】渡辺 和昭

(74)【代理人】

【識別番号】100164633

【弁理士】

【氏名又は名称】西田 圭介

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100107261

【弁理士】

【氏名又は名称】須澤 修

(72)【発明者】

【氏名】西村 陽彦

(72)【発明者】

【氏名】若林 淳一

【審査官】 西島 篤宏

(56)【参考文献】

【文献】 特開２００９−１０４０５５（ＪＰ，Ａ）

【文献】 特開２００９−２３７３６６（ＪＰ，Ａ）

【文献】 特開２００９−１０４０５３（ＪＰ，Ａ）

【文献】 特開２０１１−１７０２３５（ＪＰ，Ａ）

【文献】 特開２００８−２８１９４７（ＪＰ，Ａ）

【文献】 特開２０１１−０５３３９０（ＪＰ，Ａ）

【文献】 特開２００８−０４６６１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／３６

Ｇ０２Ｆ １／１３３

Ｇ０９Ｇ ３／２０

(57)【特許請求の範囲】

【請求項1】

第１画素、前記第１画素の一方の側に配置された第２画素および前記第１画素の他方の側に配置された第３画素が設けられた表示領域と、各々の前記画素で表示する階調を指定する表示データに基づいて各々の前記画素を駆動する駆動回路と、を有する液晶表示装置の画像処理回路であって、
前記第１画素に対応する第１の表示データ、前記第２画素に対応する第２の表示データ、及び、前記第３画素に対応する第３の表示データに基づき、前記第１の画素に対応する第１の階調と前記第２の画素に対応する第２の階調との間の第１の階調差と、前記第１の階調と前記第３の画素に対応する第３の階調との間の第２の階調差とを検出する検出部と、
前記検出部により前記第１の階調差と前記第２の階調差とが閾値以上となる場合、前記前記第１の表示データ、前記第２の表示データ、及び、前記第３の表示データを補正する補正部とを備え、
前記補正部は、
前記第１の階調、前記第２の階調、及び、前記第３の階調が、前記第３の階調＞前記第１の階調＞前記第２の階調の関係、又は、前記第３の階調＜前記第１の階調＜前記第２の階調の関係となり、且つ、前記第１の階調差が、前記第２の階調差より大きい場合、
前記第１の階調差と前記第２の階調差がそれぞれ小さくなり、且つ、前記第１画素と前記第２画素の間の補正後の階調差が、前記第１画素と前記第３画素の間の補正後の階調差より大きくなるように、前記第１の表示データ、前記第２の表示データ及び第３の表示データを補正すること
を特徴とする画像処理回路。

【請求項2】

前記補正部は、前記第１の階調差と、前記第２の階調差とのうち、値の小さい階調差に基づいて前記第１画素の補正を行うこと
を特徴とする請求項１に記載に画像処理回路。

【請求項3】

前記補正部は、
前記第２の階調差が前記第１の階調差より小さい場合には、前記第２の階調差を用いて前記第１画素と前記第３画素を補正し、且つ、前記第１の階調差を用いて前記第２画素を補正し、
前記第１の階調差が前記第２の階調差より小さい場合には、前記第１の階調差を用いて前記第１画素と前記第２画素を補正し、且つ、前記第２の階調差を用いて前記第３画素を補正すること
を特徴とする請求項２に記載の画像処理回路。

【請求項4】

前記請求項１から請求項３のいずれかに記載の画像処理回路を備えたことを特徴とする液晶表示装置。

【請求項5】

前記請求項４に記載の液晶表示装置を備えたことを特徴とする電子機器。

【請求項6】

第１画素、前記第１画素の一方の側に配置された第２画素および前記第１画素の他方の側に配置された第３画素が設けられた表示領域と、各々の前記画素で表示する階調を指定する表示データに基づいて各々の前記画素を駆動する駆動回路とを有する液晶表示装置の画像処理方法であって、
前記画像処理方法は、
前記第１画素に対応する第１の表示データ、前記第２画素に対応する第２の表示データ、及び、前記第３画素に対応する第３の表示データに基づき、前記第１の画素に対応する第１の階調と前記第２の画素に対応する第２の階調との間の第１の階調差と、前記第１の階調と前記第３の画素に対応する第３の階調との間の第２の階調差とを検出する検出ステップと、
前記検出ステップにより前記第１の階調差と前記第２の階調差とが閾値以上となる場合、前記前記第１の表示データ、前記第２の表示データ、及び、前記第３の表示データを補正する補正ステップとを備え、
前記補正ステップは、
前記第１の階調、前記第２の階調、及び、前記第３の階調が、前記第３の階調＞前記第１の階調＞前記第２の階調の関係、又は、前記第３の階調＜前記第１の階調＜前記第２の階調の関係となり、且つ、前記第１の階調差が、前記第２の階調差より大きい場合、
前記第１の階調差と前記第２の階調差がそれぞれ小さくなり、且つ、前記第１画素と前記第２画素の間の補正後の階調差が、前記第１画素と前記第３画素の間の補正後の階調差より大きくなるように、前記第１の表示データ、前記第２の表示データ及び第３の表示データを補正すること
を特徴とする画像処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディスクリネーションの発生を抑える技術に関する。

【背景技術】

【0002】

液晶パネルにおいては、隣り合う画素間の電位差に起因して、隣り合う画素電極の方向に向かう横電界が発生し、液晶分子が所期の配向方向とは異なる方向に配向する、所謂、ディスクリネーションが発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位の低下の原因となるため、例えば特許文献１〜５に開示されているように、ディスクリネーションの発生を抑える発明がなされている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９−２５４１７号公報

【特許文献2】特開２００９−１０４０５３号公報

【特許文献3】特開２００９−１０４０５５号公報

【特許文献4】特開２００９−２３７３６６号公報

【特許文献5】特開２００９−２３７５２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生を抑えられる。しかしながら、ある画素について、隣接する一方の画素との間で電位差が小さくなるように補正した場合、隣接する他方の画素との間で電位差が大きくなり、ディスクリネーションが悪化する場合がある。

【0005】

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、補正をした場合に、隣り合う画素との間で補正前より電位差が大きくならないようにすることである。

【課題を解決するための手段】

【0006】

上記目的を達成するため、本発明に係る画像処理回路にあっては、第１画素、前記第１画素の一方の側に配置された第２画素および前記第１画素の他方の側に配置された第３画素が設けられた表示領域と、各々の前記画素で表示する階調を指定する表示データに基づいて各々の前記画素を駆動する駆動回路と、を有する液晶表示装置の画像処理回路であって、前記第１画素に対応する第１の表示データ、前記第２画素に対応する第２の表示データ、及び、前記第３画素に対応する第３の表示データに基づき、前記第１の画素に対応する第１の階調と前記第２の画素に対応する第２の階調との間の第１の階調差と、前記第１の階調と前記第３の画素に対応する第３の階調との間の第２の階調差とを検出する検出部と、前記検出部により前記第１の階調差と前記第２の階調差とが閾値以上となる場合、前記前記第１の表示データ、前記第２の表示データ、及び、前記第３の表示データを補正する補正部とを備え、前記補正部は、前記第１の階調、前記第２の階調、及び、前記第３の階調が、前記第３の階調＞前記第１の階調＞前記第２の階調の関係、又は、前記第３の階調＜前記第１の階調＜前記第２の階調の関係となり、且つ、前記第１の階調差が、前記第２の階調差より大きい場合、前記第１の階調差と前記第２の階調差がそれぞれ小さくなり、且つ、前記第１画素と前記第２画素の間の補正後の階調差が、前記第１画素と前記第３画素の間の補正後の階調差より大きくなるように、前記第１の表示データ、前記第２の表示データ及び第３の表示データを補正することを特徴とする。
この構成によれば、補正後の画素間の階調差は、補正前より小さくなるため、隣り合う画素との間で補正前より電位差が大きくならないようにすることができる。

【0007】

本発明においては、前記補正部は、前記第１画素と、前記第１画素を挟んで前記第２画素と反対側にある第３画素との階調差が、補正後のほうが補正前より小さくなるように補正する構成としてもよい。
この構成によれば、階調差が小さくなるように補正されるので、補正後に境界が発生するのを抑えることができる。

【0008】

また、本発明において、前記補正部は、前記第１画素と前記第３画素との間が前記境界である場合、前記第３画素の入力表示データを補正する構成としてもよい。
この構成によれば、画素が隣り合う画素に対して高階調側と低階調側の両方になり得る場合に両隣の画素の階調が補正され、補正前と補正後とで境界の移動を抑えることができる。

【0009】

また、本発明においては、前記補正部は、前記第１画素の階調、前記第２画素の階調及び前記第３画素の階調の関係が、前記第３画素の階調＞前記第１画素の階調＞前記第２画素の階調の関係、又は、前記第３画素の階調＜前記第１画素の階調＜前記第２画素の階調の関係にある場合に前記入力表示データの補正をする構成としてもよい。
この構成によれば、隣り合う画素に対して高階調側と低階調側の両方になり得る画素について、画素の階調が補正され、補正前と補正後とで境界の移動を抑えることができる。

【0010】

また、本発明において、前記補正部は、前記第１画素と前記第３画素との階調差Δ１と、前記第１画素と前記第２画素との階調差Δ２とのうち、値の小さい階調差に基づいて前記第１画素の補正を行う構成としてもよい。
この構成によれば、隣り合う画素との間で補正前より電位差が大きくならないようにすることができ、補正前と補正後とで境界の移動を抑えることができる。

【0011】

また、本発明において、前記補正部は、前記階調差Δ１が前記階調差Δ２より小さい場合には、前記階調差Δ１を用いて前記第１画素と前記第３画素を補正し、且つ、前記階調差Δ２を用いて前記第２画素を補正し、前記階調差Δ２が前記階調差Δ１より小さい場合には、前記階調差Δ２を用いて前記第１画素と前記第２画素を補正し、且つ、前記階調差Δ１を用いて前記第３画素を補正する構成としてもよい。
この構成によれば、隣り合う画素との間で補正前より電位差が大きくならないようにすることができ、補正前と補正後とで境界の移動を抑えることができる。

【0012】

なお、本発明は、画像処理回路のほか、画像処理方法、電気光学装置を含む電子機器としても概念することが可能である。

【図面の簡単な説明】

【0013】

【図1】実施形態に係る電気光学装置の構成を示したブロック図。

【図2】実施形態に係る液晶パネルの構成を示した図。

【図3】実施形態に係る液晶パネルの等価回路を示した図。

【図4】ノーマリーブラックモードにおけるＶ−Ｔ特性を示した図。

【図5】ディスクリネーション発生領域を説明する図。

【図6】実施形態に係る補正処理を説明するための図。

【図7】実施形態に係る補正処理を説明するための図。

【図8】電子機器の一例を示した図。

【図9】変形例に係る補正処理を説明するための図。

【図10】変形例に係る補正処理を説明するための図。

【図11】変形例に係る補正処理を説明するための図。

【発明を実施するための形態】

【0014】

［実施形態］
図１は、本発明の一実施形態に係る電気光学装置１の全体構成を示したブロック図である。図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル１００と、画像処理回路２０とに大別される。
タイミング制御回路１０は、図示せぬ外部装置から与えられる同期信号Ｓｙｎｃに同期して各種の制御信号を生成し、電気光学装置１の各部を制御する。
画像処理回路２０は、電気光学装置１の表示を制御する回路である。画像処理回路２０には、同期信号Ｓｙｎｃに同期して外部装置から入力表示データＤａ−ｉｎが入力される。入力表示データＤａ−ｉｎは、液晶パネル１００が有する複数画素（後述する、表示領域１０１）の各画素の階調値を指定するデジタルデータである。階調値は、画素の明るさを規定するパラメーターである。ここでは、入力表示データＤａ−ｉｎを８ビットとして、画素で表現すべき階調を、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。入力表示データＤａ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。画像処理回路２０は、入力表示データＤａ−ｉｎを処理して表示データＤａ−ｏｕｔを液晶パネル１００に出力する。

【0015】

液晶パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置（表示部）である。液晶パネル１００は、画像処理回路２０から供給される表示データＤａ−ｏｕｔに基づいて画像を表示する。なお、入力表示データＤａ−ｉｎは液晶パネル１００の各画素（後述する画素１１０）の階調値を指定するものであるが、階調値に応じて液晶素子の印加電圧が定まるので、入力表示データＤａ−ｉｎは液晶素子の印加電圧を指定するものといって差し支えない。

【0016】

図２は、液晶パネル１００の構成を示す図である。図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、１、２、３、・・・、ｍ行の走査線１１２が、一方向（図中横方向）に延在するように設けられる。また、表示領域１０１では、１、２、３、・・・、ｎ列のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これらｍ行の走査線１１２とｎ列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦ｍ行×横ｎ列でマトリクス状に配列される。

【0017】

表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置される。
走査線駆動回路１３０は、タイミング制御回路１０から供給される選択信号Ｙｃｔｒによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨ（Ｈｉｇｈ）レベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬ（Ｌｏｗ）レベルとする。図２においては、１、２、３、・・・、ｍ行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、・・・、Ｇｍと表記している。
データ線駆動回路１４０は、表示データＤａ−ｏｕｔに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘｃｔｒに従って１〜ｎ列目のデータ線１１４に、それぞれ表示データＤａ−ｏｕｔに応じた大きさの電圧のデータ信号を供給する。
画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。
以上の構成を有する走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、電気光学装置１における駆動回路が実現される。

【0018】

図３は、液晶パネル１００の等価回路を示した図である。図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列された構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられている。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。なお、容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ（Thin Film Transistor）１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、階調に応じた大きさの電圧のデータ信号がデータ線１１４に供給されると、そのデータ信号は、オンとなったＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフとなるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとなっている。

【0019】

図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係を表した曲線（以下、「Ｖ−Ｔ特性」という。）を表すグラフである。図４に示すグラフにおいて、横軸が液晶素子１２０の印加電圧の大きさに対応し、縦軸が液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を表示データＤａ−ｏｕｔで指定された階調値に応じた透過率とさせるには、その階調値に応じた大きさの電圧が液晶素子１２０に印加されればよい。ノーマリーブラックモードでは、階調値が高い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。

【0020】

なお、液晶１０５の劣化を防止するため、液晶パネル１００においては液晶素子１２０を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合、ある階調を表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電位差である。液晶素子１２０に階調に応じた電圧を保持させる際、書込極性が正極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が高くなり、書込極性が負極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が低くなる。

【0021】

ところで、液晶素子１２０に対する印加電圧の差が大きい画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。これらの画素のうち、低階調（低電位側）の画素（第１画素）は、最小階調付近の黒状態又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。一方、高階調（高電位側）の画素（第２画素）は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。このように、ディスクリネーションは隣り合う画素間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。

【0022】

図５は、ディスクリネーション発生領域を説明する図である。図５の（ａ）に示したように、白状態の（又は白状態に近い）画素１１０ａに画素１１０ａより黒に近い画素１１０ｂが隣り合い、画素１１０ｂより黒に近い画素１１０ｃが画素１１０ｂに隣り合った場合、本来、各画素は均一の透過率となるべきである。しかしながら、画素１１０ａと画素１１０ｂとの境界付近及び画素１１０ｂと画素１１０ｃとの境界付近において、横電界に起因するディスクリネーションが発生すると、実際には、図５の（ｂ）に示すように画素１１０ａ〜画素１１０ｃは表示される。すなわち、画素１１０ａと画素１１０ｂとの間では、高電位側の画素１１０ａのうち、画素１１０ａと画素１１０ｂとの境界側の一部の領域が、ディスクリネーション発生領域となり、画素１１０ｂと画素１１０ｃとの間では、高電位側の画素１１０ｂのうち、画素１１０ｂと画素１１０ｃとの境界側の一部の領域が、ディスクリネーション発生領域となる。

【0023】

ここで、画素１１０ａと画素１１０ｂとの間のディスクリネーションの発生を抑えるためには、画素１１０ａと画素１１０ｂとの階調差（電位差）を小さくする必要があり、また、画素１１０ｂと画素１１０ｃとの間のディスクリネーションの発生を抑えるためには、画素１１０ｂと画素１１０ｃとの階調差（電位差）を小さくする必要がある。そこで、本実施形態に係る電気光学装置１は、画素の両隣にディスクリネーションが発生し得る場合、一方の画素に対してだけでなく、両隣の画素との間で階調差（電位差）が小さくなるように、画素に印加する電圧を補正し、この補正を画像処理回路２０にて行う。

【0024】

ここで、画像処理回路２０の構成について図１を参照して説明する。画像処理回路２０は、フレームメモリー２１、境界検出部２２、階調差演算部２３、補正値演算部２４、及び補正部２５を備える。
フレームメモリー２１は、表示領域１０１に対応して縦ｍ行×横ｎ列の画素配列に対応した記憶領域を有し、１コマ（１フレーム分）の入力表示データＤａ−ｉｎを記憶する。各記憶領域は、それぞれに対応する画素１１０の階調値を指定する入力表示データＤａ−ｉｎを記憶する。ここで、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
なお、入力表示データＤａ−ｉｎは、外部装置から供給されてフレームメモリー２１の記憶領域に書き込まれる。また、フレームメモリー２１に対する入力表示データＤａ−ｉｎの書き込み、及びフレームメモリー２１からの表示データＤａ−ｄの読み出しは、例えば、タイミング制御回路１０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。入力表示データＤａ−ｉｎと表示データＤａ−ｄとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー２１に書き込まれるものであるか、フレームメモリー２１から読み出されるものであるかという点で区別される。

【0025】

境界検出部２２は、フレームメモリー２１から読み出された表示データＤａ−ｄを解析し、入力表示データＤａ−ｉｎで指定される階調（印加電圧）の差が閾値以上となる、低階調（低電位）側の画素（第２画素）と高階調（高電位）側の画素（第１画素）との境界を検出する（境界検出ステップ）。具体的には、境界検出部２２は、表示データＤａ−ｄに基づいて、隣り合う第１画素と第２画素の画素間の階調値の差が予め定められた閾値以上となる境界を検出する。境界検出部２２は、境界を検出したときは、出力するフラグＱの値を「１」とし、それ以外のときは、出力するフラグＱの値を「０」とする。なお、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、ひとつの画素に４つの画素が隣り合っている。また、ディスクリネーションの発生の条件となる、隣り合う画素間の印加電圧（階調差）に対する閾値については、例えば試験的に算出された値が画像処理回路２０に対して設定される。
また、境界検出部２２は、複数の境界を検出した場合、検出した境界に隣り合う画素間の階調差が最小となる境界の位置を特定し、注目画素に対する当該境界の位置を信号Ｄｉｒとして出力する。

【0026】

階調差演算部２３は、フレームメモリー２１から読み出された表示データＤａ−ｄに基づいて、境界検出部２２により検出された境界に接する２つの画素の階調差Δを算出する。ここでは、階調差演算部２３は、高階調（高電位）側の画素の階調値から、低階調（低電位）側の画素の階調値を減じて階調差Δを算出する。なお、階調差Δは、画素間の印加電圧の差に対応している。よって、階調差Δが大きいほど、画素間の液晶素子１２０に対する印加電圧の差も大きいことになる。

【0027】

補正値演算部２４は、第１補正係数α及び第２補正係数βを記憶するメモリーを有し、階調差演算部２３により算出された階調差Δに補正係数を作用させて、補正値ΔＲＥ１，ΔＲＥ２を算出する。なお、本実施形態においては、各補正係数は、０≦第１補正係数α≦０．５、０≦第２補正係数β≦０．５という関係を満たし、α＝０．５、β＝０．２５である。補正値演算部２４は、階調差演算部２３で算出された階調差Δに（１−第１補正係数α）を乗じて、補正値ΔＲＥ１を算出する。例えば、階調差Δが「４０」であれば、補正値ΔＲＥ１＝４０×（１−０．５）＝２０である。また、補正値演算部２４は、階調差Δに第２補正係数βを乗じて補正値ΔＲＥ２を算出する。例えば、階調差Δが「４０」であれば、補正値ΔＲＥ２＝４０×０．２５＝１０である。

【0028】

補正部２５は、画素の表示データＤａ−ｄに補正処理を施し、表示データＤａ−ｏｕｔを液晶パネル１００に出力するものである（補正ステップ）。補正部２５は、境界検出部２２から出力されたフラグＱの値が「１」であり、以下の（１）と（２）の条件に合致した場合、表示データＤａ−ｄを補正する。
（１）高階調側の階調値−低階調側の階調値≧最低階調差ΔＮ（高階調側の電圧−低階調側の電圧≧最低電圧差ΔＶｍｉｎ）
（２）注目画素の右側に境界がある。
なお、最低階調差ΔＮは、設計により予め設定された値である。
補正部２５は、高階調側の画素については、高階調側の画素の階調値から補正値ΔＲＥ１を減算した結果を補正後の階調値とする。また、補正部２５は、低階調側の画素については、低階調側の画素の階調値に補正値ΔＲＥ２を加算した結果を補正後の階調値とする。

【0029】

続いて、補正部２５による補正処理の具体例について説明する。図６，７は、補正処理の具体例を説明する図である。図６，７は、走査線１１２が伸びた方向に並んだ画素１１０ａ〜１１０ｃの階調値と、各画素に印加される印加電圧との対応関係を示した図であり、図６，７の（ａ）は、補正前の関係を示し、図６，７の（ｂ）は、補正後の関係を示している。図６，７のＶ１１は、補正前の画素１１０ａの階調（２５０）にするために画素に印加する電圧を示したものであり、Ｖ３１は、補正前の画素１１０ｃの階調（１５０）にするために画素に印加する電圧を示したものである。また、図６のＶ２１は、補正前の画素１１０ｂの階調（１９０）にするために画素に印加する電圧を示したものであり、図７のＶ４１は、補正前の画素ｂの階調（２１０）にするために画素に印加する電圧を示したものである。また、Ｖ１２とＶ１３は、補正後の画素１１０ａの階調に基づいて画素に印加される電圧を示し、Ｖ３２とＶ３３は、補正後の画素１１０ｃの階調に基づいて画素に印加される電圧を示し、Ｖ２２とＶ４２は、補正後の画素１１０ｂの階調に基づいて画素に印加される電圧を示している。
また、図６，７においては、画素１１０ａの階調値が画素１１０ｂの階調値より大きく、画素１１０ｃの階調値が画素１１０ｂの階調値より小さくなっている。なお、図６においては、補正前の画素１１０ａと画素１１０ｂとの間の階調差Δ１が、補正前の画素１１０ｂと画素１１０ｃとの間の階調差Δ２より大きくなっている。また、図７においては、補正前の画素１１０ａと画素１１０ｂとの間の階調差Δ１が、補正前の画素１１０ｂと画素１１０ｃとの間の階調差Δ２より小さくなっている。

【0030】

補正前の状態が図６の（ａ）の状態の場合、まず、画像処理回路２０は、注目画素を画素１１０ａとする。注目画素を画素１１０ａとすると、画素１１０ａと、画素１１０ａに隣り合う画素の表示データＤａ−ｄがフレームメモリー２１から読み出される。境界検出部２２は、画素１１０ａの表示データＤａ−ｄが指定する階調値（２５０）と、画素１１０ｂの表示データＤａ−ｄが指定する階調値（１９０）とを取得する。

【0031】

ここで、高階調側の画素１１０ａ（第１画素）の階調値と低階調側の画素１１０ｂ（第２画素）の階調値との階調差Δ１が、最低階調差ΔＮ以上である場合、境界検出部２２は、ディスクリネーションが発生する境界があると判断し、フラグＱの値を「１」として出力する。また、境界検出部２２は、階調差が最小となる境界の位置を特定し、注目画素に対する当該境界の位置を信号Ｄｉｒとして出力する。ここでは、境界の位置は注目画素である画素１１０ａの右側になるため、信号Ｄｉｒの内容は、右側を表す内容となる。

【0032】

一方、階調差演算部２３は、注目画素である画素１１０ａの表示データＤａ−ｄが指定する階調値（２５０）と、注目画素の右隣りの画素１１０ｂの表示データＤａ−ｄが指定する階調値（１９０）とを取得し、両画素間の階調差Δ１を算出する。階調差演算部２３は、算出した階調差を補正値演算部２４へ出力する。

【0033】

補正値演算部２４は、境界検出部２２から出力されたフラグＱの値が１であるため、階調差演算部２３から得られた階調差を基に補正値ΔＲＥ１，ΔＲＥ２を演算する。ここで、階調差Δ１は「６０」であるため、補正値ΔＲＥ１＝６０×（１−０．５）＝３０となり、補正値ΔＲＥ２＝６０×０．２５＝１５となる。補正値演算部２４は、算出したΔＲＥ１，ΔＲＥ２を補正部２５へ出力する。

【0034】

次に、補正部２５は、フラグＱの値が１であり、上記の（１）と（２）の条件に合致した場合、表示データＤａ−ｄを補正する。階調差Δ１が、最低階調差ΔＮ以上であり、境界が注目画素の右側にある場合、境界検出部２２は、画素１１０ａと画素１１０ｂの表示データＤａ−ｄを補正する。
なお、ここで信号Ｄｉｒの内容は右側となっているため、注目画素に対して階調差が最小となる境界は、注目画素の右側（画素１１０ｂ側）である。補正部２５は、注目画素に対して階調差が最小となる境界が右側にある場合、境界を挟んで高階調側の画素の階調値については、高階調側の画素の階調値−ΔＲＥ１とする。ここでは、高階調側の画素１１０ａの階調値が２５０であり、ΔＲＥ１が３０であるため、補正後の画素１１０ａの階調値は、２２０（印加電圧がＶ１２）となる。また、境界を挟んで低階調側の画素の階調値については、低階調側の画素の階調値＋ΔＲＥ２とする。ここでは、低階調側の画素１１０ｂの階調値が１９０であり、ΔＲＥ２が１５であるため、補正後の画素１１０ｂの階調値は、２０５となる。

【0035】

次に画像処理回路２０は、注目画素を画素１１０ｂとする。注目画素を画素１１０ｂとすると、注目画素である画素１１０ｂの表示データＤａ−ｄと、画素１１０ｂに隣り合う画素１１０ａ，１１０ｃの表示データＤａ−ｄがフレームメモリー２１から読み出される。境界検出部２２は、画素１１０ａ〜１１０ｃの表示データＤａ−ｄが指定する階調値を取得し、各画素間が、ディスクリネーションが発生する境界であるか判断する。ここで、画素１１０ａと画素１１０ｂとの間は、上述したように境界であると判断される。また、画素１１０ｂと画素１１０ｃとの間についても、階調差Δ２が最低階調差ΔＮ以上である場合、境界検出部２２は、画素１１０ｂと画素１１０ｃとの間が境界であると判断する。境界検出部２２は、注目画素に対して境界があると判断したため、フラグＱの値を「１」として出力する。

【0036】

また、境界検出部２２は、ディスクリネーションの発生し得る境界のうち、階調差が最小となる境界の位置を特定し、注目画素に対する当該境界の位置を信号Ｄｉｒとして出力する。ここでは、画素１１０ａと画素１１０ｂとの階調差Δ１が６０、画素１１０ｂと画素１１０ｃとの間の階調差Δ２が４０であり、階調差が最小である境界の位置は注目画素である画素１１０ｂの右側になるため、信号Ｄｉｒの内容は、右側を表す内容となる。

【0037】

一方、階調差演算部２３は、注目画素である画素１１０ｂの表示データＤａ−ｄが指定する階調値（１９０）と、注目画素の右隣りの画素１１０ｃの表示データＤａ−ｄが指定する階調値（１５０）とを取得し、両画素間の階調差Δ（Δ２＝４０）を算出する。階調差演算部２３は、算出した階調差を補正値演算部２４へ出力する。

【0038】

補正値演算部２４は、境界検出部２２から出力されたフラグＱの値が１であるため、階調差演算部２３から出力された階調差に基づいて補正値ΔＲＥ１，ΔＲＥ２を演算する。ここでは、画素１１０ｂと画素１１０ｃとの間の階調差に基づいて補正値ΔＲＥ１，ΔＲＥ２が算出され、補正値ΔＲＥ１＝４０×（１−０．５）＝２０、補正値ΔＲＥ２＝４０×０．２５＝１０となる。

【0039】

次に、補正部２５は、フラグＱの値が１であり、上記の（１）と（２）の条件に合致した場合、表示データＤａ−ｄを補正する。なお、ここで信号Ｄｉｒの内容は右側となっているため、注目画素に対して階調差が最小となる境界は、注目画素の右側（画素１１０ｃ側）である。
補正部２５は、注目画素に対して階調差が最小となる境界が右側にある場合、境界を挟んで高階調側の画素の階調値については、高階調側の画素の階調値−ΔＲＥ１とする。ここでは、高階調側の画素１１０ｂの階調値が１９０であり、ΔＲＥ１が２０であるため、補正後の画素１１０ｂの階調値は、１７０（印加電圧がＶ２２）となる。また、境界を挟んで低階調側の画素の階調値については、低階調側の画素の階調値＋ΔＲＥ２とする。ここでは、低階調側の画素１１０ｃの階調値が１５０であり、ΔＲＥ２が１０であるため、補正後の画素１１０ｃの階調値は１６０（印加電圧がＶ３２）となる。
つまり、図６の場合、境界に対して低階調側と高階調側の両方になる画素１１０ｂにおいては、階調差Δ２が階調差Δ１より小さいため、階調差Δ２を用いて求めた補正値であるΔＲＥ１を使用して補正がなされ、階調差Δ１を用いて算出されたΔＲＥ２を使用しない補正がなされる。

【0040】

このような補正処理がなされると、補正後の画素１１０ａと画素１１０ｂとの間の階調差Δ１ａは５０である。補正前の階調差Δ１は６０であったため、補正前より階調差が小さい、即ち、画素間の階調差が小さくなっている。また、補正後の画素１１０ｂと画素１１０ｃとの間の階調差Δ２ａは１０である。補正前の階調差Δ２は４０であったため、補正前より階調差が小さく、即ち、画素間の階調差が小さくなっている。
本実施形態で画素の階調（電圧）の補正を行うと、補正前と比較して画素間の電位差が小さくなるように補正されるため、ディスクリネーションの発生を抑えることができる。

【0041】

ところで、Δ１＞Δ２の場合、階調差Δ１の補正後の階調差Δ１ａは、Δ１ａ＝Δ１−Δ１×（１−α）＋Δ２×（１−α）である。よって、Δ１−Δ１ａ＝Δ１×（１−α）−Δ２×（１−α）＝（Δ１−Δ２）×（１−α）となる。図６の（ａ）の場合、Δ１＞Δ２であるため、Δ１−Δ１ａ＞０、つまり、Δ１ａ＜Δ１となる。また、図６の例の場合、Δ２ａ＝Δ２−Δ２×（１−α）−Δ２×βである。よって、Δ２−Δ２ａ＝Δ２×（１−α）＋Δ２×βとなる。ここで、α及びβは、０以上、且つ、０．５以下の値であるため、Δ２−Δ２ａ＞０、つまり、Δ２ａ＜Δ２となる。即ち、Δ１＞Δ２の場合、補正後の階調差は補正前の階調差より小さくなる。

【0042】

ここで、β＝０の場合、Δ１ａ＝Δ１−Δ１×（１−α）＋Δ２×（１−α）＝Δ１×α＋Δ２×（１−α）であり、Δ２ａ＝Δ２−Δ２×（１−α）＝Δ２×αである。Δ１＞Δ２であるため、Δ１×α＞Δ２×αとなり、Δ１ａ＞Δ２ａが成立する。次にβが０以外である場合、Δ２ａは、Δ２×βの分だけさらに小さくなるため、常にΔ１ａ＞Δ２ａが成立することとなる。つまり、補正後においても、画素１１０ｂに対して左側の画素との階調差が大きいという関係が維持されることとなる。

【0043】

次に、補正前の状態が図７の（ａ）の状態の場合の補正処理例について説明する。まず、画像処理回路２０は、注目画素を画素１１０ａとする。注目画素を画素１１０ａとすると、画素１１０ａと、画素１１０ａに隣り合う画素の表示データＤａ−ｄがフレームメモリー２１から読み出される。境界検出部２２は、画素１１０ａの表示データＤａ−ｄが指定する階調値（２５０）と、画素１１０ｂの表示データＤａ−ｄが指定する階調値（２１０）とを取得する。

【0044】

ここで、高階調側の画素１１０ａの階調値と低階調側の画素１１０ｂの階調値との階調差Δ１が、最低階調差ΔＮ以上である場合、境界検出部２２は、ディスクリネーションが発生する境界があると判断し、フラグＱの値を「１」として出力する。また、境界検出部２２は、階調差が最小となる境界の位置を特定し、注目画素に対する当該境界の位置を信号Ｄｉｒとして出力する。ここでは、境界の位置は注目画素である画素１１０ａの右側になるため、信号Ｄｉｒの内容は、右側を表す内容となる。

【0045】

一方、階調差演算部２３は、注目画素である画素１１０ａの表示データＤａ−ｄが指定する階調値（２５０）と、注目画素の右隣りの画素１１０ｂの表示データＤａ−ｄが指定する階調値（２１０）とを取得し、両画素間の階調差Δ（Δ１）を算出する。階調差演算部２３は、算出した階調差を補正値演算部２４へ出力する。

【0046】

補正値演算部２４は、境界検出部２２から出力されたフラグＱの値が１であるため、階調差演算部２３から得られた階調レベル差を基に補正値ΔＲＥ１，ΔＲＥ２を演算する。ここで、階調差Δ１は「４０」であるため、補正値ΔＲＥ１＝４０×（１−０．５）＝２０となり、補正値ΔＲＥ２＝４０×０．２５＝１０となる。補正値演算部２４は、算出したΔＲＥ１，ΔＲＥ２を補正部２５へ出力する。

【0047】

次に、補正部２５は、フラグＱの値が１であり、上記の（１）と（２）の条件に合致した場合、表示データＤａ−ｄを補正する。階調差Δ１が、最低階調差ΔＮ以上である場合、境界検出部２２は、画素１１０ａと画素１１０ｂの表示データＤａ−ｄを補正する。
なお、ここで信号Ｄｉｒの内容は右側となっているため、注目画素に対して階調差が最小となる境界は、注目画素の右側（画素１１０ｂ側）である。補正部２５は、注目画素に対して階調差が最小となる境界が右側にある場合、境界を挟んで高階調側の画素の階調値については、高階調側の画素の階調値−ΔＲＥ１とする。ここでは、高階調側の画素１１０ａの階調値が２５０であり、ΔＲＥ１が２０であるため、補正後の画素１１０ａの階調値は２３０（印加電圧がＶ１３）となる。また、境界を挟んで低階調側の画素の階調値については、低階調側の画素の階調値＋ΔＲＥ２とする。ここでは、低階調側の画素１１０ｂの階調値が２１０であり、ΔＲＥ２が１０であるため、補正後の画素１１０ｂの階調値は２２０となる。

【0048】

次に画像処理回路２０は、注目画素を画素１１０ｂとする。注目画素を画素１１０ｂとすると、注目画素である画素１１０ｂの表示データＤａ−ｄと、画素１１０ｂに隣り合う画素１１０ａ，１１０ｃの表示データＤａ−ｄがフレームメモリー２１から読み出される。境界検出部２２は、画素１１０ａ〜１１０ｃの表示データＤａ−ｄが指定する階調値を取得し、各画素間が、ディスクリネーションが発生する境界であるか判断する。ここで、画素１１０ａと画素１１０ｂとの間は、上述したように境界であると判断される。また、画素１１０ｂと画素１１０ｃとの間についても、階調差Δ２が最低階調差ΔＮ以上である場合、境界検出部２２は、画素１１０ｂと画素１１０ｃとの間が境界であると判断する。境界検出部２２は、注目画素に対して境界があると判断したため、フラグＱの値を「１」として出力する。

【0049】

また、境界検出部２２は、ディスクリネーションの発生し得る境界のうち、階調差が最小となる境界の位置を特定し、注目画素に対する当該境界の位置を信号Ｄｉｒとして出力する。ここでは、画素１１０ａと画素１１０ｂとの階調差Δ１が４０、画素１１０ｂと画素１１０ｃとの間の階調差Δ２が６０であり、階調差が最小である境界の位置は注目画素である画素１１０ｂの左側になるため、信号Ｄｉｒの内容は、左側を表す内容となる。

【0050】

一方、階調差演算部２３は、注目画素である画素１１０ｂの表示データＤａ−ｄが指定する階調値（２１０）と、注目画素の右隣りの画素１１０ｃの表示データＤａ−ｄが指定する階調値（１５０）とを取得し、両画素間の階調差Δ（Δ２＝６０）を算出する。階調差演算部２３は、算出した階調差を補正値演算部２４へ出力する。

【0051】

補正値演算部２４は、境界検出部２２から出力されたフラグＱの値が１であるため、階調差演算部２３から出力された階調差に基づいて補正値ΔＲＥ１，ΔＲＥ２を演算する。ここでは、画素１１０ｂと画素１１０ｃとの間の階調差に基づいて補正値ΔＲＥ１，ΔＲＥ２を算出し、補正値ΔＲＥ１＝６０×（１−０．５）＝３０、補正値ΔＲＥ２＝６０×０．２５＝１５となる。

【0052】

次に、補正部２５は、フラグＱの値が１であり、上記の（１）と（２）の条件に合致した場合、表示データＤａ−ｄを補正する。なお、ここで信号Ｄｉｒの内容は左側となっているため、注目画素に対して階調差が最小となる境界は、注目画素の左側（画素１１０ａ側）である。
補正部２５は、注目画素に対して階調差が最小となる境界が左側にある場合、注目画素である画素１１０ｂについては補正せず、注目画素に隣り合う画素１１０ｃについては、補正値ΔＲＥ２を用いて補正する。具体的には、画素１１０ｂの階調値は、上記の補正により２２０となっているため、階調値を２２０のまま（印加電圧をＶ４２）とする。また、注目画素に対して低階調側の画素１１０ｃの階調値が１５０であり、ΔＲＥ２が１５であるため、補正後の画素１１０ｃの階調値は１６５（印加電圧がＶ３３）となる。
つまり、図７の場合、境界に対して低階調側と高階調側の両方になる画素１１０ｂにおいては、階調差Δ１が階調差Δ２より小さいため、階調差Δ１を用いて求めた補正値であるΔＲＥ２を使用し、Δ２に基づいて算出したΔＲＥ２を使用しない補正がなされる。

【0053】

このような補正処理がなされると、補正後の画素１１０ａと画素１１０ｂとの間の階調差Δ１ａは１０である。補正前の階調差Δ１は４０であったため、補正前より階調差が小さい、即ち、画素間の階調差が小さくなっている。また、補正後の画素１１０ｂと画素１１０ｃとの間の階調差Δ２ａは５５である。補正前の階調差Δ２は６０であったため、補正前より階調差が小さく、即ち、画素間の階調差が小さくなっている。
本実施形態で画素の階調（電圧）の補正を行うと、補正前と比較して画素間の電位差が小さくなるように補正されるため、ディスクリネーションの発生を抑えることができる。

【0054】

ところで、Δ１＜Δ２の場合、階調差Δ２の補正後の階調差Δ２ａは、Δ２ａ＝Δ２−Δ２×β＋Δ１×βである。よって、Δ２−Δ２ａ＝Δ２×β−Δ１×β＝（Δ２−Δ１）×βとなる。図７の（ａ）の場合、Δ２＞Δ１であるため、Δ２−Δ２ａ＞０、つまり、Δ２ａ＜Δ２となる。また、図７の例の場合、Δ１ａ＝Δ１−Δ１×（１−α）−Δ１×βである。よって、Δ１−Δ１ａ＝Δ１×（１−α）＋Δ１×βとなる。ここで、α及びβは、０以上、且つ、０．５以下の値であるため、Δ１−Δ１ａ＞０、つまり、Δ１ａ＜Δ１となる。即ち、Δ２＞Δ１の場合でも、補正後の階調差は補正前の階調差より小さくなる。

【0055】

ここで、α＝０の場合、Δ１ａ＝Δ１−Δ１×β＝Δ１×（１−β）であり、Δ２ａ＝Δ２−Δ２×β＋Δ１×β＝Δ２×（１−β）＋Δ１×βである。Δ１＜Δ２であるため、Δ２×（１−β）＞Δ１×（１−β）となり、Δ２ａ＞Δ１ａが成立する。次にαが０以外である場合、Δ１ａは、Δ１×（１−α）の分だけさらに小さくなるため、常にΔ２ａ＞Δ１ａが成立することとなり、補正後においても、画素１１０ｂに対して右側の画素との階調差が大きいという関係が維持されることとなる。

【0056】

［電子機器］
次に、上述した実施形態に係る電気光学装置１を用いた電子機器の例について説明する。図８は、上述した電気光学装置１の液晶パネル１００をライトバルブとして用いた３板式プロジェクターの構成を示す平面図である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を備えたランプユニット２１０２が設けられている。このプロジェクター２１００において、ランプユニット２１０２から射出された光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

【0057】

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、外部装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する表示データＤａ−ｏｕｔでそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

【0058】

ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とは左右反転の関係にある。

【0059】

なお、電子機器としては、プロジェクターの他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point Of Sales）端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対しても、本発明に係る電気光学装置が適用することができる。

【0060】

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態および以下の変形例は、各々を組み合わせてもよい。

【0061】

上述した実施形態においては、液晶パネル１００はノーマリーブラックのパネルとなっているが、ノーマリーホワイトのパネルであってもよい。ノーマリーホワイトの表示パネルの場合、液晶素子１２０に印加する電圧の関係が、ノーマリーブラックのパネルの場合とは逆となり、階調値が低い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。

【0062】

上述した実施形態において、注目画素と注目画素の左側の画素との階調差Δ１と、注目画素と注目画素の右側の画素との階調差Δ２とが同じであった場合、階調差Δ２＞階調差Δ１の場合と同様に補正処理を行うようにしてもよい。

【0063】

上述した実施形態においては、注目画素と、注目画素に対して走査線１１２が伸びる方向に隣り合う画素との階調差に基づいて、注目画素に対して走査線１１２が伸びる方向に隣り合う画素及び注目画素の階調値の補正を行なっているが、補正を行う画素は、これらの画素に限定されるものではなく、例えば、データ線１１４が伸びる方向に隣り合う画素についても、階調値を補正するようにしてもよい。また、注目画素に対して走査線１１２が伸びる方向に隣り合う画素についての階調値の補正処理と、注目画素に対してデータ線１１４が伸びる方向に隣り合う画素についての階調値の補正処理とを組み合わせてもよい。
例えば、α＝０．５、β＝０．２であり、画素の階調値が図９の（ａ）に示した状態であって、（１）の画素を注目画素とした場合、（１）と（２）の画素との階調差と、（１）と（４）の画素との階調差を演算し、階調値の補正を行う。ここでは、（１）と（２）の画素とは階調値が同じであり、（１）と（４）の画素とは階調差が最低階調差ΔＮ以上の場合、（１）と（４）の画素との階調差に基づいて補正が行われる。具体的には、階調差Δ＝２５０−１３０＝１２０であるため、ΔＲＥ１＝６０、ΔＲＥ２＝２４となる。低階調側の（１）の画素の補正後の階調は、（１）の画素の画素値＋ΔＲＥ２であるため、（１）の補正後の画素値は、１３０＋２４＝１５４となる。

【0064】

また、注目画素を（４）の画素とした場合、（４）と（１）の画素との階調差は１２０であり、（４）と（５）の画素との階調差は７０である。このため、ΔＲＥ１＝７０×（１−０．５）＝３５となり、高階調側の（４）の画素の補正後の階調は、（４）の画素の画素値−ΔＲＥ１であるため２１５となる。
また、注目画素を（５）の画素とした場合、（５）と（２）の画素との階調差は５０であり、（５）と（６）の画素との階調差は５０であり、（５）と（８）の画素との階調差は７０である。このため、ΔＲＥ１＝５０×（１−０．５）＝２５、ΔＲＥ２＝５０×０．２＝１０となる。高階調側の（５）の画素の補正後の階調は、（５）の画素の画素値−ΔＲＥ１＝１５５となり、低階調側の（６）の画素の補正後の階調は、（６）の画素値＋ΔＲＥ２＝１４０となる。

【0065】

上述した実施形態においては、注目画素と、注目画素の右隣りの画素について階調値の補正を行なっているが、例えば、液晶の明視方向が上述の実施形態と反対方向である場合、注目画素と、注目画素の左隣りの画素について階調値の補正を行うようにしてもよい。

【0066】

上記の動作説明においては、画素１１０ａの階調＞画素１１０ｂの階調＞画素１１０ｃとなっているが、補正がなされるのは、この場合に限定されるものではない。例えば、補正前の画素１１０ａ〜画素１１０ｃの階調の関係が、図１０の（ａ）に示したように、画素１１０ｂの階調＞画素１１０ａの階調＞画素１１０ｃの階調、という関係にあり、画素１１０ａと画素１１０ｂとの間の階調差が画素１１０ｂと画素１１０ｃとの間の階調差より小さい場合でも、各画素の階調の補正をするようにしてもよい。この場合、補正後の各画素の階調は、図１０の（ｂ）に示したようになる。ここで、補正後においても、画素１１０ｂの階調＞画素１１０ａの階調＞画素１１０ｃの階調となり、画素１１０ａと画素１１０ｂとの間の階調差が画素１１０ｂと画素１１０ｃとの間の階調差より小さいという関係が保たれる。
また、補正前の画素１１０ａ〜画素１１０ｃの階調の関係が、図１１の（ａ）に示したように、画素１１０ｂの階調＞画素１１０ｃの階調＞画素１１０ａの階調、という関係にあり、画素１１０ｂと画素１１０ｃとの間の階調差が画素１１０ａと画素１１０ｂとの間の階調差より小さい場合でも、各画素の階調の補正をするようにしてもよい。この場合、補正後の各画素の階調は、図１１の（ｂ）に示したようになる。ここで、補正後においても、画素１１０ｂの階調＞画素１１０ｃの階調＞画素１１０ｂの階調となり、画素１１０ｂと画素１１０ｃとの間の階調差が画素１１０ａと画素１１０ｂとの間の階調差より小さいという関係が保たれる。
また、補正前の画素１１０ａ〜画素１１０ｃの階調の関係が、画素１１０ａの階調＜画素１１０ｂの階調＜画素１１０ｃの階調、という関係にある場合にも画素の階調の補正を行うようにしてもよい。

【符号の説明】

【0067】

１…電気光学装置、１０…タイミング制御回路、２０…画像処理回路、２１…フレームメモリー、２２…境界検出部、２３…階調差演算部、２４…補正値演算部、２５…補正部、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…補助容量、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１２…ダイクロイックプリズム、２１１４…レンズユニット、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】