特許 6053235 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6053235

(24)【登録日】2016年12月9日

(45)【発行日】2017年1月11日

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20161226BHJP

【ＦＩ】

   H02M3/28 H

【請求項の数】4

【全頁数】12

(21)【出願番号】特願2015-550523(P2015-550523)

(86)(22)【出願日】2013年11月29日

(86)【国際出願番号】JP2013082264

(87)【国際公開番号】WO2015079580

(87)【国際公開日】20150604

【審査請求日】2015年9月24日

(73)【特許権者】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】100106909

【弁理士】

【氏名又は名称】棚井 澄雄

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100160093

【弁理士】

【氏名又は名称】小室 敏雄

(72)【発明者】

【氏名】若林 浩二

(72)【発明者】

【氏名】新田 甲之輔

【審査官】 柳下 勝幸

(56)【参考文献】

【文献】 特開２００２−１５３０５４（ＪＰ，Ａ）

【文献】 特開２００９−２９０９３２（ＪＰ，Ａ）

【文献】 特開２００７−８２３５４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００−３／４４

(57)【特許請求の範囲】

【請求項1】

電圧の変換を行うトランスの第１の二次巻線に誘起される電力を同期整流するスイッチング素子と、
前記トランスの第２の二次巻線に誘起される電流値を検出する第１電流検出回路と、
前記第２の二次巻線に誘起される電流の変化を検出する、前記電流の変換に対する応答速度が前記第１電流検出回路よりも速い第２電流検出回路と、
前記第２電流検出回路によって検出された電流の変化に基づいて、前記トランスの一次巻線側に逆流が発生しているか否かを判別して、前記判別した結果に応じて前記スイッチング素子を制御する制御部と、
を備え
前記第２電流検出回路は、電流値の極小値を検出し、
前記制御部は、前記第２電流検出回路によって前記極小値が検出されたとき逆流が発生していると判別する
ことを特徴とする電源装置。

【請求項2】

前記制御部は、
前記トランスの一次巻線側に逆流が発生していると判別したとき、前記スイッチング素子をオフ状態に制御し、前記トランスの一次巻線側に逆流が発生していないと判別したとき、前記スイッチング素子に同期整流を行わせるように制御することを特徴とする請求項１に記載の電源装置。

【請求項4】

前記トランスは、一次巻線側が、第１の一次巻線と第２の一次巻線とを備え、
前記第１の一次巻線と前記第２の一次巻線とが直列に接続され、
前記第１の一次巻線と前記第１の二次巻線とが磁気的に結合され、
前記第２の一次巻線と前記第２の二次巻線とが磁気的に結合され、
前記第２の二次巻線は、前記第１の二次巻線と電気的に非接続であり、
前記第１の二次巻線に前記スイッチング素子が接続され、
前記第２の二次巻線に、当該第２の二次巻線に誘起される電流を整流する整流器が接続され、
前記第２電流検出回路は、
前記整流器によって整流された電流の変化を検出することで、前記第２の二次巻線と磁気的に結合されている前記第２の一次巻線に流れる電流の変換を検出することを特徴とする請求項１または請求項２に記載の電源装置。

【請求項5】

前記第１の一次巻線の巻き数は、Ｎ１であり、
前記第２の一次巻線の巻き数は、前記Ｎ１未満のＮ２であり、
前記第１の二次巻線の巻き線数は、Ｎ３であり、
前記第２の二次巻線の巻き数は、前記Ｎ３未満のＮ４であることを特徴とする請求項４に記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源装置に関する。

【背景技術】

【0002】

同期整流方式を用いた電源装置として同期整流型ＤＣ−ＤＣコンバータが知られている。同期整流型ＤＣ−ＤＣコンバータでは、ＦＥＴ（電界効果トランジスタ）を使用し、クロックに同期させて必要なタイミングでＦＥＴのゲートをオン状態とオフ状態とを切り替えることで同期整流の動作をさせる。同期整流型ＤＣ−ＤＣコンバータには、逆流を防止するための逆流防止回路を有するものもある。逆流防止回路は、同期整流動作をさせるＦＥＴのターンオフ直後におけるスイッチング端子電圧を検出することで、逆流が発生しているか否かを判断する。そして、逆流防止回路は、逆流が発生していると判断した場合、ＦＥＴがオン状態とならないようにすることで逆流を防止する（例えば、特許文献１参照）。

【0003】

また、同期整流型ＤＣ−ＤＣコンバータを車両等に搭載する場合、同期整流型ＤＣ−ＤＣコンバータの出力端にバッテリ等の外部電源が接続される場合がある。また、同期整流型ＤＣ−ＤＣコンバータには、出力にチョークコイルが接続されるものもある。そして、出力端にバッテリが接続された場合、同期整流型ＤＣ−ＤＣコンバータの出力電圧より、バッテリの電圧が高くなることがある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９−２９０９８６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述した技術では、バッテリ等の外部電源の電圧が高くなった場合、チョークコイル及び同期整流動作をさせるＦＥＴを介して、同期整流型ＤＣ−ＤＣコンバータ側に逆流が流れる場合がある。この逆流によって発生するサージ電圧によっては、同期整流型ＤＣ−ＤＣコンバータが有する他の半導体素子などが破壊されるおそれがあるという課題があった。

【0006】

本発明は、上記の問題点に鑑みてなされたものであって、電源装置の部品が逆流によって受ける影響を低減することができる電源装置を提供することを目的とする。。

【課題を解決するための手段】

【0007】

上記目的を達成するため、本発明の一態様に係る電源装置は、電圧の変換を行うトランスの第１の二次巻線に誘起される電力を同期整流するスイッチング素子と、前記トランスの第２の二次巻線に誘起される電流値を検出する第１電流検出回路と、前記第２の二次巻線に誘起される電流の変化を検出する、前記電流の変換に対する応答速度が前記第１電流検出回路よりも速い第２電流検出回路と、前記第２電流検出回路によって検出された電流の変化に基づいて、前記トランスの一次巻線側に逆流が発生しているか否かを判別して、前記判別した結果に応じて前記スイッチング素子を制御する制御部と、を備え、前記第２電流検出回路は、電流値の極小値を検出し、前記制御部は、前記第２電流検出回路によって前記極小値が検出されたとき逆流が発生していると判別することを特徴とする。

【発明の効果】

【0008】

本発明によれば、電源装置の部品が逆流によって受ける影響を低減することができる。

【図面の簡単な説明】

【0009】

【図1】本実施形態に係る電源装置の構成例を示す図である。

【図2】本実施形態に係る第１電流検出回路の構成例と制御回路の一部の構成例を示す回路図である。

【図3】本実施形態に係る第２電流検出回路と制御回路の一部の構成例を示す回路図である。

【図4】比較例における同期整流制御回路を備えない電源装置の構成例を示す図である。

【図5】本実施形態の電源装置における逆流発生時の波形の一例の図である。

【図6】本実施形態に係る電源装置において負荷電圧が変化した場合の出力電圧と同期整流制御回路によって検出される検出結果の一例の図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して、本発明の実施形態を説明する。
図１は、本実施形態に係る電源装置１の構成例を示す図である。図１に示すように、電源装置１は、一次側回路２０、二次側回路４０、同期整流制御回路６０、及び制御回路７０を備える。電源装置１は、トランス３０によって一次側回路２０と二次側回路４０とが絶縁されて構成される。一次側回路２０には、バッテリ１０が接続され、二次側回路４０にはバッテリ５０が接続される。なお、図１に示した例では、負荷としてバッテリ５０が接続される例を示したが、負荷は、他の外部電源等であってもよい。また、バッテリ５０または外部電源等の負荷は、電源装置１に対して、例えばケーブルで接続されていてもよい。

【0011】

一次側回路２０は、第１の一次巻線３１、第２の一次巻線３２、スイッチング素子２１〜２４、及びコンデンサ２５を備える。
スイッチング素子２１〜２４は、それぞれ例えばＮチャネルのＭＯＳ型ＦＥＴ（電界効果トランジスタ）である。スイッチング素子２１〜２４は、不図示のＰＷＭ（パルス幅）制御回路の制御に応じて、各スイッチング素子に供給されるパルス信号の幅が制御される。スイッチング素子２１〜２４によって、フルブリッジ回路が構成されている。

【0012】

そして、正電圧の出力時において、スイッチング素子２１と２４とがＰＷＭ制御回路によってオン状態に制御され、スイッチング素子２２と２３とがオフ状態に制御される。一方、負電圧の出力時において、スイッチング素子２２と２３とがオン状態に制御され、スイッチング素子２１と２４とがオフ状態に制御される。ここで、ＰＷＭ制御回路はパルス信号の幅を制御することで、第１の一次巻線３１と第２の一次巻線３２とに供給される電圧値を制御する。ＰＷＭ制御回路は、例えば、電源装置１のグランドと出力端子間の電圧を検出し、検出した電圧が所定の電圧になるようにスイッチング素子２１〜２４のパルス信号の幅を制御する。

【0013】

スイッチング素子２１と２２とは直列に接続される。スイッチング素子２１のドレインは、スイッチング素子２３のドレインと、コンデンサ２５の一端と、バッテリ１０の正極とに接続される。スイッチング素子２１のソースは、スイッチング素子２２のドレインと、第２の一次巻線３２の他端とに接続される。スイッチング素子２１のゲートは、ＰＷＭ制御回路に接続される。
スイッチング素子２２のソースは、スイッチング素子２４のソースと、コンデンサ２５の他端と、バッテリ１０の負極とに接続される。スイッチング素子２２のゲートは、ＰＷＭ制御回路に接続される。

【0014】

スイッチング素子２３と２４とは直列に接続される。スイッチング素子２３のソースは、スイッチング素子２４のドレインと、第１の一次巻線３１の一端とに接続される。スイッチング素子２３のゲートは、ＰＷＭ制御回路に接続される。
スイッチング素子２４のゲートは、ＰＷＭ制御回路に接続される。

【0015】

トランス３０において、第１の一次巻線３１が、第１の二次巻線３３及び３４に磁気結合される。また、第２の一次巻線３２が、第２の二次巻線３５に磁気結合され、カレントトランスを形成している。ここで、第２の一次巻線３２の巻き数Ｎ２は、第１の一次巻線３１の巻き数Ｎ１未満である。また、第２の二次巻線３５の巻き数Ｎ４は、第１の二次巻線３３及び３４の巻き数の合計巻き数Ｎ３未満である。

【0016】

第１の二次巻線３３の一端には、スイッチング素子４１のドレインが接続される。第１の二次巻線３４の一端には、スイッチング素子４２のドレインが接続される。また、第１の二次巻線３３の他端と第１の二次巻線３４の他端との接続点には、一端がバッテリ５０に接続されたコイル４３の他端が接続される。
第２の二次巻線３５の一端と他端とには、整流回路６１の入力端子が接続される。

【0017】

二次側回路４０は、第１の二次巻線３３及び３４、スイッチング素子４１及び４２、コイル４３、及びコンデンサ４４を備える。
ここで、一次側回路２０の第１の一次巻線３１及び第２の一次巻線３２、二次側回路４０の第１の二次巻線３３、第１の二次巻線３４及び３５は、トランス３０を構成する。
スイッチング素子４１及び４２は、例えばＮチャネルのＭＯＳ型ＦＥＴ（電界効果トランジスタ）である。スイッチング素子４１及び４２は、第１の二次巻線３３及び３４に発生する電力に対して、制御回路の制御に応じて同期整流を行う。
スイッチング素子４１及び４２のそれぞれのソースは接地され、それぞれのゲートは制御回路７０に接続される。

【0018】

同期整流制御回路６０は、第２の二次巻線３５、整流回路６１、整流器６２、分圧回路６３、第１電流検出回路６４、及び第２電流検出回路６５を備える。
第２の二次巻線３５の両端には、整流回路６１の入力端子が接続される。
整流回路６１の出力端子の一端は、整流器６２の入力端子（例えばアノード）と、第１電流検出回路６４の入力端子と、第２電流検出回路６５の入力端子とに接続される。また、整流回路６１の出力端子の他端は、接地される。

【0019】

整流器６２の出力端子（例えばカソード）は、分圧回路６３の入力端子に接続される。整流器６２は、例えばダイオードである。整流器６２は、後述する第１電流検出回路６４の整流器６４１（図２）、第２電流検出回路６５の整流器６５１（図３）の順電圧Ｖｆの補償用ダイオードである。
分圧回路６３の出力端子は、制御回路７０の入力端子に接続される。なお、分圧回路６３の基準電圧端子は接地される。分圧回路６３は、例えば全波整流回路である。

【0020】

第１電流検出回路６４の出力端子は、制御回路７０の入力端子に接続される。なお、第１電流検出回路６４の基準電圧端子は接地される。
第２電流検出回路６５の出力端子は、制御回路７０の入力端子に接続される。なお、第２電流検出回路６５の基準電圧端子は接地される。

【0021】

制御回路７０は、第２電流検出回路６５が検出した結果に基づいて一次側回路２０に逆流が発生しているか否かを判別する。制御回路７０は、一次側回路２０に逆流が発生していると判別した場合、スイッチング素子４１及び４２のゲートに制御信号を供給することで同期整流の動作を停止させるように制御する。

【0022】

次に、第１電流検出回路６４、第２電流検出回路６５、及び制御回路７０の構成について、図２と図３を用いて説明する。
図２は、本実施形態に係る第１電流検出回路６４の構成例と制御回路７０の一部の構成例を示す回路図である。図３は、本実施形態に係る第２電流検出回路６５と制御回路７０の一部の構成例を示す回路図である。

【0023】

まず、制御回路７０の構成について説明する。
図２に示すように、制御回路７０は、ＡＤＣ（アナログ信号−デジタル信号変換回路）７１、処理部７２を備える。図３に示すように、制御回路７０は、処理部７２、コンパレータ７３、及び基準電圧源７４を備える。なお、ＡＤＣ７１は、第１電流検出回路６４が備えてもよい。また、コンパレータ７３及び基準電圧源７４は、第２電流検出回路６５が備えてもよい。
ＡＤＣ７１の入力端子には、第１電流検出回路６４の出力端子が接続される。ＡＤＣ７１は、第１電流検出回路６４が出力した電流値をデジタル値に変換し、変換した値を示す情報を検出結果として制御回路７０の処理部７２に出力する。

【0024】

コンパレータ７３の一方の入力端子には、第２電流検出回路６５の出力端子が接続され、他方の入力端子には基準電圧源７４が接続される。すなわちコンパレータ７３は、基準電圧源７４の出力電圧値と第２電流検出回路６５の出力値とを比較し、比較した結果を検出結果として、制御回路７０の処理部７２に出力する。
基準電圧源７４の出力電圧値は、後述するように、第２電流検出回路６５によって検出される電流値の極小値を検出できるように、例えば実験によって決定された電圧値に応じて設定されている。

【0025】

処理部７２は、このようにコンパレータ７３の検出結果を用いて一次側回路２０に発生する逆流を検出し、検出した結果に応じてスイッチング素子４１及び４２のゲートを制御する。また、制御回路７０は、ＡＤＣ７０の検出結果と、分圧回路６３の出力に基づいて、一次側回路２０のスイッチング素子２１〜２４を制御することで、例えば電源装置１の出力電圧、及び出力電流を制御する。

【0026】

次に、第１電流検出回路６４について説明する。
図２に示すように、第１電流検出回路６４は、整流器６４１、コンデンサ６４２、抵抗６４３、抵抗６４４、コンデンサ６４５、及び抵抗６４６を備える。

【0027】

整流器６４１の入力端子（例えばアノード）は、第１電流検出回路６４の入力端子である。整流器６４１の出力端子（例えばカソード）は、抵抗６４３の一端とコンデンサ６４２の一端とに接続される。整流器６４１は、例えばダイオードである。整流器６４１は、電流のピークを検出する働きをする。

【0028】

抵抗６４３の他端は、抵抗６４４の一端とコンデンサ６４５の一端と抵抗６４６の一端とに接続される。
コンデンサ６４２の他端、抵抗６４４の他端、及びコンデンサ６４５の他端は、接地される。
コンデンサ６４２、コンデンサ６４５、抵抗６４３、抵抗６４４、及び抵抗６４６によって、第１の応答速度で電流を検出する回路が構成される。
抵抗６４６の他端は、制御回路７０のＡＤＣ７１に接続される。

【0029】

次に、第２電流検出回路６５について説明する。
図３に示すように、第２電流検出回路６５は、整流器６５１、コンデンサ６５２、抵抗６５３、抵抗６５４、コンデンサ６５５、及び抵抗６５６を備える。
図３に示すように、第２電流検出回路６５の構成は、図２に示した第１電流検出回路６４の構成と同じである。整流器６５１は整流器６４１、コンデンサ６５２はコンデンサ６４２、抵抗６５３は抵抗６４３、抵抗６５４は抵抗６４４、コンデンサ６５５はコンデンサ６４５、抵抗６５６は抵抗６４６にそれぞれ対応する。そして、抵抗６５６の他端は、制御回路７０のコンパレータ７３の一方の入力端子に接続される。

【0030】

第２電流検出回路６５は、コンデンサ６５２、コンデンサ６５５、抵抗６５３、抵抗６５４、及び抵抗６５６によって、第２の応答速度で電流を検出する回路が構成される点が第１電流検出回路６４と異なっている。なお、第２の応答速度は、第１の応答速度よりも速い。
第１の応答速度は、第２の応答速度より遅く設定されているため、電流値の平均値に近い値が第１電流検出回路６４によって検出される。一方、第２の応答速度は、第１の応答速度より速く設定されている。このため、第２電流検出回路６５は、入力される電流信号とほぼ同じ電流信号をコンパレータ７３に出力する。コンパレータ７４は、第２電流検出回路６５から入力された電流信号と基準電圧源７４とを常に比較し、比較した結果を処理部７２に出力する。これにより、同期整流制御回路６０に流れる電流値を常に検出することができる。この結果、第２電流検出回路６５とコンパレータ７３と処理部７２とによって、逆流が発生したときや負荷に供給される電流の変化によって生じる第２電流検出回路６５に入力される電流の変化を検出することができる。
以上のように、第１電流検出回路６４は、過電流の検出を行う。一方、第２電流検出回路６５は、逆流の検出を行う。

【0031】

次に、バッテリ５０の電圧値が、二次側回路４０の出力電圧値より高くなり、電源装置１に逆流が発生し、その後サージ電圧が発生する原理を、図４と図５を用いて説明する。図４は、比較例における同期整流制御回路６０を備えない電源装置１’の構成例を示す図である。図５は、本実施形態の電源装置１’における逆流発生時の波形の一例の図である。

【0032】

図４に示すように、電源装置１’は、一次側回路９２０、二次側回路９４０、及び制御回路９７０を備える。電源装置１’の一次側には、バッテリ９１０が接続され、二次側にはバッテリ９６０が接続される。電源装置１’の構成は、図１に示した電源装置１が同期整流制御回路６０を備えていない構成である。一次側回路９２０が電源装置１の一次側回路２０、トランス９３０が電源装置１のトランス３０、二次側回路９４０が電源装置１の二次側回路４０、制御回路９７０が電源装置１の制御回路７０にそれぞれ対応する。

【0033】

一次側回路９２０は、一次巻線９３１、スイッチング素子９２１〜９２４、及びコンデンサ９２５を備える。スイッチング素子９２１〜９２４は電源装置１のスイッチング素子２１〜２４に対応し、コンデンサ９２５は電源装置１のコンデンサ２５に対応する。

【0034】

二次側回路９４０は、二次巻線９３２、二次巻線９３３、スイッチング素子９４１及び９４２、コイル９４３、及びコンデンサ９４４を備える。スイッチング素子９４１及び９４２は電源装置１のスイッチング素子４１及び４２に対応し、コイル９４３が電源装置１のコイル４３に対応し、コンデンサ９４４が電源装置１のコンデンサ４４に対応する。
ここで、一次側回路９２０の一次巻線９３１、二次側回路９４０の二次巻線９３２及び二次巻線９３３は、トランス９３０を構成する。一次巻線９３１は電源装置１の第１の一次巻線３１に対応し、二次巻線９３２が電源装置１の第１の二次巻線３３に対応し、二次巻線９３３が電源装置１の第１の二次巻線３４に対応する。
上述した一次側回路９２０、トランス９３０、二次側回路９４０、及び制御回路９７０における各部品、回路の接続関係は、図１の電源装置１と同様である。

【0035】

図５において、横軸は時刻であり、上段の波形の縦軸は出力電圧値であり、下段の波形の縦軸は出力電流値である。波形２１１は、時刻に対する出力電圧値の変化を示す波形であり、符号２１２で囲んだ領域の波形は、サージ電圧による波形を示す。また、波形２２１は、時刻に対する出力電圧値の変化を示す波形である。なお、図４における出力電圧は、図４のコンデンサ９４４の両端の電圧に等しい。

【0036】

図４において、時刻０〜ｔ１の期間、バッテリ９６０の電圧値と二次側回路９４０の出力電圧値が等しく、電圧値がＶ１である。この期間、出力電流値がＩ１である。
時刻ｔ１〜ｔ２の期間、波形２１１のようにバッテリ９６０の電圧がＶ１からＶ２に上昇する。なお、電圧値Ｖ２は、電圧値Ｖ１より大きい。
バッテリ９６０の電圧がＶ１からＶ２に上昇した場合、スイッチング素子９４１及び９４２が短絡し、バッテリ９６０からコイル９４３を介してトランス９３０における二次巻線９３４に電圧上昇に応じた電流が流れる。二次巻線９３４には、二次巻線９３３と二次巻線９３４との接続点から、スイッチング素子９４２のドレインに電流が流れる。この結果、図５に示す波形２２１のように、時刻ｔ１以降、電流値がＩ１から減少し、逆流が生じる。

【0037】

二次巻線９３４に電流が流れることによって、二次巻線９３４と磁気的に結合している一次巻線９３１にも電流が発生する。一次巻線９３１及び９３２には、スイッチング素子９２２のドレインが接続されている他端から、スイッチング素子９２３のソースが接続されている一端に電流が発生する。
そして、一次巻線９３１及び９３２に電流が発生したことによって、スイッチング素子９２３のソースからドレインに電流が流れ、さらにスイッチング素子２３のドレインからバッテリ１０の正極に電流が流れる。

【0038】

図５において、例えば出力電流値が−Ｉ２に達したとき、時刻ｔ３のタイミングで、同期整流動作が停止する。ここで、電流値−Ｉ２は、０［Ａ（アンペア）］より小さい。
この結果、時刻ｔ３〜ｔ４の期間、波形２２１に示したように電流値が−Ｉ２から０になる。これにより、電源装置１’では、時刻ｔ３〜ｔ４の期間、同期整流が停止しスイッチング素子９４１及び９４２がオフ状態になり、コイル９４３にチャージされていたエネルギーによって、スイッチング素子９４１及び９４２のソースとドレインとの間にサージ電圧が発生する（符号２１２）。発生するサージ電圧の最大値は、図４の符号２１２で示すように、例えばＶ３である。この、電圧値Ｖ３は、電圧値Ｖ２より大きい。

【0039】

このように発生したサージ電圧は、電源装置１’に接続される負荷やスイッチング素子９４１及び９４２に影響を与える場合もある。サージ電圧がスイッチング素子９４１及び９４２の耐圧を超える場合は、この逆流やサージ電圧によって、スイッチング素子９４１及び９４２が破壊されてしまう場合もある。

【0040】

次に、電源装置１において負荷電圧が変化した場合の動作を、図１と図６を用いて説明する。
図６は、本実施形態に係る電源装置１において負荷電圧が変化した場合の出力電圧と同期整流制御回路６０によって検出される検出結果の一例を説明する図である。図６において、横軸は時刻、左の縦軸は電流、右の縦軸は電圧である。

【0041】

図６の上段及び下段において、波形３１１は、負荷電圧が変動した場合をシミュレーションした波形である。
図６の上段において、波形３１２は、第１電流検出回路６４によって検出される電流波形であり、鎖線３２１は、第１電流検出回路６４によって検出される電流波形の平均値Ｉ_ｃ１を示している。
図６の下段において、波形３１３は、第２電流検出回路６５によって検出される電流波形である。

【0042】

まず、第１電流検出回路６４によって検出される電流波形について説明する。
図６の上段に示したように、時刻ｔ１１からｔ１２の期間、負荷電圧がＶ２からＶ３に増加する。これに伴って、第１電流検出回路６４によって検出される電流値はＩ_ｃ１ＬからＩ_ｃ１Ｈに増加する。なお、Ｖ３はＶ２より大きな電圧値であり、Ｉ_ｃ１ＨはＩ_ｃ１Ｌより大きな電流値である。

【0043】

時刻ｔ１２からｔ１３の期間、負荷電圧がＶ３からＶ１に減少する。また、時刻ｔ１２からｔ１４の期間、第１電流検出回路６４によって検出される電流値はＩ_ｃ１ＨからＩ_ｃ１Ｌに減少する。なお、Ｖ１はＶ２より小さな電圧値である。
そして、時刻ｔ１１からｔ１４の期間、制御回路７０のＡＤＣ７１は、第１電流検出回路６４によって検出されたＩ_ｃ１ＨとＩ_ｃ１Ｌとの平均値であるＩ_ｃ１の電流値を検出する。
なお、時刻ｔ１４からｔ１６は、時刻ｔ１１からｔ１３の繰り返しである。

【0044】

次に、第２電流検出回路６５によって検出される電流波形について説明する。
図６の下段に示したように、時刻ｔ１１からｔ１２の期間、負荷電圧がＶ２からＶ３に増加することに伴って、第２電流検出回路６５によって検出される電流値はＩ_ｃ２からＩ_ｃ２Ｈに増加する。なお、Ｉ_ｃ２ＨはＩ_ｃ２より大きな電流値である。

【0045】

時刻ｔ１２からｔ１３の期間、負荷電圧がＶ３からＶ１に減少する。また、時刻ｔ１２からｔ１４の期間、第２電流検出回路６５によって検出される電流値はＩ_ｃ２ＨからＩ_ｃ２に減少する。
そして、時刻ｔ１１からｔ１４の期間、制御回路７０は、第２電流検出回路６５によって検出された電流の変化を検出し、制御回路７０のコンパレータ７３が、第２電流検出回路６５によって検出された電流の極小値であるＩ_ｃ２を、時刻ｔ１４のタイミングで検出する。
また、時刻ｔ１４からｔ１６の動作は、図６の上段における時刻ｔ１１からｔ１３の動作と同様である。

【0046】

次に、図６に示したように負荷電圧が変化した場合の電源装置１の動作を説明する。
制御回路７０は、第２電流検出回路６５によって検出された電流の変化を検出し、電流値が極小値である時刻ｔ１３のタイミングで逆流が発生したことを検出する。そして、制御回路７０は、逆流が発生したことが検出されたとき、スイッチング素子４１及び４２の同期整流動作を停止させるように制御する。

【0047】

以上のように、電源装置１は、電圧の変換を行うトランス３０の第１の二次巻線（３３、３４）に誘起される電力を同期整流するスイッチング素子（４１または４２）と、トランス３０の第２の二次巻線３５に誘起される電流値を検出する第１電流検出回路６４と、第２の二次巻線３５に誘起される電流の変化を検出する、電流の変換に対する応答速度が第１電流検出回路６４よりも速い第２電流検出回路６５と、第２電流検出回路６５によって検出された電流の変化に基づいて、トランス３０の一次巻線側に逆流が発生しているか否かを判別して、判別した結果に応じてスイッチング素子（４１または４２）を制御する制御部（制御回路７０）と、を備える。

【0048】

この構成によって、本実施形態の電源装置１によれば、負荷電圧が変化して逆流が発生し始めるタイミング（時刻ｔ１４）で同期整流動作を瞬時に停止することができるので、逆流が流れる期間を、きわめてわずかな時間にすることができる。これにより、スイッチング素子４１、４２に流れる逆流を低減し、与える影響を少なくすることができる。従って、本実施形態の電源装置１によれば、逆流によるスイッチング素子４１、４２等の半導体素子の破壊等を防ぐことができる。

【0049】

また、従来の電源装置では、逆流が発生しても、例えば図５に示した時刻ｔ３のようなタイミングで同期整流動作が停止していた。このため、従来の電源装置において逆流やサージ電圧が発生するため、同期整流動作は、スイッチング素子などの部品の耐圧が高い、例えば５０Ａ（アンペア）等の高い電流以上の領域でしか使用できなかった。
一方、本実施形態の電源装置１によれば、逆流が発生し始めるタイミングで同期整流を停止させることができるので、従来の電源装置より部品の耐圧を低くすることができる。このため、低い電流値の領域（例えば１０Ａ）においても、同期整流動作を行うことが可能になる。この結果、本実施形態の電源装置１によれば、高負荷時に限らず広範囲の負荷領域において同期整流動作させることができるので、本発明の電源装置を搭載する製品の軽負荷時の効率を大幅に向上することができる。例えば、車両に搭載した場合は、車両の燃費を向上させることができる。

【0050】

上述した実施形態では、一次側回路２０の回路が、フルブリッジ回路で構成される場合の例について説明したが、フルブリッジ回路に限られるものではなく、二次側回路４０の整流回路が同期整流方式の回路で構成されていればよい。例えば、一次側回路２０の回路方式が、非共振型のＰＷＭ制御の回路方式であってもよく、また、フェーズシフト型のスイッチ回路で構成されるスイッチング電源装置であってもよい。

【0051】

なお、上述した電源装置１において、制御回路７０内の各処理部は専用のハードウェアにより実現されるものであってもよく、また、各処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりその機能を実現させるものであってもよい。
すなわち、上述の制御回路７０内に、ＣＰＵ、ＲＯＭ、及びＲＡＭ等を有するマイクロコントローラやマイクロコンピュータ等のコンピュータシステムを搭載し、ＣＰＵが、ソフトウェアプログラムを読み込み実行することにより、制御回路７０の一部又は全部の処理機能を実現してもよい。

【符号の説明】

【0052】

１…電源装置、１０、５０…バッテリ、２０…一次側回路、２１〜２４、４１、４２…スイッチング素子、２５、４４、６４２、６４５、６５２、６５６…コンデンサ、３０…トランス、４０…二次側回路、４３…コイル、６０…同期整流制御回路、６２、６４１、６５１…整流器、６３…分圧回路、６４…第１電流検出回路、６５…第２電流検出回路、７０…制御回路、７１…ＡＤＣ、７２…処理部、７３…コンパレータ、７４…基準電圧源、６４３、６４４、６４６、６５３、６５４、６５６…抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】