【図1】この発明の実施の形態１による電力変換装置の電源主回路部を示す回路ブロック図である。

【図2】この発明の実施の形態１による電力変換装置の電源制御部を示す回路ブロック図である。

【図3】この発明の実施の形態１による入出力電圧に対する昇圧制御、降圧制御、昇降圧制御の動作モードの説明図である。

【図4】この発明の実施の形態１によるピーク電流制御方式の説明図である。

【図5】実入力電圧波形とフィルタを設けた場合の入力電圧検出波形の概略図及び電圧変換装置の力率が低下する原因を示す概略図である。

【図6】この発明の実施の形態１による入力電圧波形の傾きを判断するための概略図である。

【図7】この発明の実施の形態１による入力電圧レベルの変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図8】この発明の実施の形態１による入力電圧レベルの変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図9】この発明の実施の形態１による目標とする出力電圧レベルの変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図10】この発明の実施の形態１による目標とする出力電圧レベルの変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図11】この発明の実施の形態１による入力電圧の周波数の変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図12】この発明の実施の形態１による入力電圧の周波数の変化に応じた制御切替指令電圧補正値の変化を示した概略図である。

【図13】この発明の実施の形態１による電源制御部の演算処理を示すフローチャートである。

【図14】この発明の実施の形態１による電源制御部の演算処理を示すフローチャートである。

【図15】この発明の実施の形態１によるヒステリシスコンパレータ制御方式の説明図である。

【図16】この発明の実施の形態１によるウインドウコンパレータ制御方式の説明図である。

【図17】この発明の実施の形態２による制御切替指令電圧とその補正値の関係を近似式で表した図である。

【図18】この発明の実施の形態３による電源制御部の演算処理を示すフローチャートである。

【図19】この発明の実施の形態３による電源制御部の演算処理を示すフローチャートである。

【図20】この発明の実施の形態４による電力変換装置の電源主回路部を示す回路ブロック図である。

【図21】この発明の実施の形態４による電力変換装置の電源制御部を示す回路ブロック図である。

【図22】この発明の実施の形態５による電力変換装置のリアクトル電流のピーク電流制御方式の説明図である。