特許 6054501 終端装置および終端方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6054501

(24)【登録日】2016年12月9日

(45)【発行日】2016年12月27日

(54)【発明の名称】終端装置および終端方法

(51)【国際特許分類】

   H01P 1/26 20060101AFI20161219BHJP

   H01P 3/12 20060101ALI20161219BHJP

【ＦＩ】

   H01P1/26

   H01P3/12 100

【請求項の数】11

【全頁数】20

(21)【出願番号】特願2015-246392(P2015-246392)

(22)【出願日】2015年12月17日

【審査請求日】2016年8月1日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000005186

【氏名又は名称】株式会社フジクラ

(74)【代理人】

【識別番号】110000338

【氏名又は名称】特許業務法人ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】上道 雄介

【審査官】 岸田 伸太郎

(56)【参考文献】

【文献】 国際公開第２００８／１４６５３５（ＷＯ，Ａ１）

【文献】 国際公開第２０１４／１０４３３６（ＷＯ，Ａ１）

【文献】 実開昭６２−１００７０４（ＪＰ，Ｕ）

【文献】 特開２００７−２２０５１２（ＪＰ，Ａ）

【文献】 M.Clenet,et al.，"Laminated waveguide as radiating element for array applications"，IEEE Transaction on Antennas and Propagation，２００６年 ５月，Vol.54,No.5，pp.1481 - 1487

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｐ １／００−１１／００

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

複数の導体ポストからなるポスト壁と当該ポスト壁とともに導波領域を形成する一対の広壁とを含むポスト壁導波路を有し、前記一対の広壁のうち何れか一方の広壁の表面に誘電体層を介してマイクロストリップ線路が設けられている終端装置において、
前記マイクロストリップ線路の一端部に接続され、前記導波領域の内部に挿入されているブラインドビアと、
前記マイクロストリップ線路の他端部に一端部が接続され、他端部が前記一方の広壁に接続されている抵抗器と、を備えており、
前記抵抗器は、前記ポスト壁で囲まれた領域上から領域外へ、前記ポスト壁を跨ぐように設けられている、
ことを特徴とする終端装置。

【請求項2】

前記抵抗器と前記広壁との間に、誘電体を含む材料によって構成された減衰層が設けられている、
ことを特徴とする請求項１に記載の終端装置。

【請求項3】

前記減衰層は、前記誘電体である樹脂と当該樹脂中に分散された導電性粒子とによって構成された異方性導電膜である、
ことを特徴とする請求項２に記載の終端装置。

【請求項4】

前記マイクロストリップ線路にはインピーダンス整合部が設けられている、
ことを特徴とする請求項１から３のいずれか１項に記載の終端装置。

【請求項5】

前記インピーダンス整合部は、コイル部、および前記コイル部の端部に接続された静電容量部を有し、前記静電容量部は、オープンスタブにより形成され、
前記コイル部に対する前記静電容量部の接続部は、前記マイクロストリップ線路に対する前記インピーダンス整合部の接続部となっている、
ことを特徴とする請求項４に記載の終端装置。

【請求項6】

前記インピーダンス整合部は、前記コイル部の一端部のみに前記静電容量部が接続されていることを特徴とする請求項５に記載の終端装置。

【請求項7】

前記インピーダンス整合部は、前記コイル部の両端部にそれぞれ前記静電容量部が接続されていることを特徴とする請求項５に記載の終端装置。

【請求項8】

前記インピーダンス整合部は、前記コイル部と前記静電容量部との組が複数段に接続されていることを特徴とする請求項５から７のいずれか１項に記載の終端装置。

【請求項9】

前記インピーダンス整合部の前記コイル部は、一端部と他端部との間にこれら一端部と他端部とを結ぶ直線に対して直交する方向の一方側および他方側へ蛇行するメアンダ形状を有し、
前記静電容量部は、前記コイル部の端部から前記直線に対して直交する方向へ延びる直線部を有していることを特徴とする請求項５から７のいずれか１項に記載の終端装置。

【請求項10】

前記静電容量部は、前記直線部の終端部から前記コイル部のメアンダ形状の領域に沿って折れ曲がった折曲部を有していることを特徴とする請求項９項に記載の終端装置。

【請求項11】

複数の導体ポストからなるポスト壁と当該ポスト壁とともに導波領域を形成する一対の広壁とを含むポスト壁導波路の前記一対の広壁のうち何れか一方の広壁の表面に誘電体層を介してマイクロストリップ線路を設ける工程を備えている終端方法において、
前記マイクロストリップ線路の一端部に接続され、前記導波領域の内部に挿入された状態のブラインドビアを設ける工程と、
前記マイクロストリップ線路の他端部に一端部が接続され、他端部が前記一方の広壁に接続されるように抵抗器を設ける工程であって、当該抵抗器を前記ポスト壁で囲まれた領域上から領域外へ、前記ポスト壁を跨ぐように設ける工程と、を備えている、
ことを特徴とする終端方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ポスト壁導波路を有する終端装置および終端方法に関する。

【背景技術】

【0002】

マイクロ波やミリ波の分野においては、ポスト壁導波路（Post-wall waveguide：ＰＷＷ）により構成されたパッシブデバイスが使用されている。方向性結合器やダイプレクサなどは、このようなパッシブデバイスの一例である。従来、これらパッシブデバイスに終端機能を付与した終端装置が知られている。

【0003】

上記終端装置に関し、例えば特許文献１には、ブラインドビアやスルーホールを用いた、平面線路とポスト壁導波路との間のモード変換器を介してポスト壁導波路の内部で終端する構成が開示されている。この構成では、ポスト壁導波路の広壁の一部を抵抗膜に置き換えるようになっている。

【0004】

特許文献１に記載の構成では、具体的には、マイクロ波パッケージが多層基板となる複数の金属パターンを有し、これら金属パターンが層間ビアにより電気的に接続されている。下部の金属パターンとその上部の一つの金属パターンとの間には、これら金属パターンを下部広壁および上部広壁とする疑似導波管が形成されている。マイクロ波パッケージの上面側の金属パターンの上には、誘電体層を介してマイクロストリップ線路が設けられ、このマイクロストリップ線路は、一端部が擬似同軸線路および導波管変換部等を介して擬似導波管と結合し、他端部がマイクロ波スイッチと接続されている。上記擬似導波管の下部広壁の一部は膜抵抗器にて形成されている。

【0005】

これにより、マイクロストリップ線路に入力されたマイクロ波信号は、擬似導波管に導かれ、下部広壁の膜抵抗器にて熱に変換されて散逸するようになっている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１２−２３１２９２号公報（２０１２年１１月２２日公開）

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、特許文献１のマイクロ波パッケージを実現するには、広壁およびポスト壁を形成する前に、所定のパターンの抵抗膜を成膜しておく方法が考えられる。

【0008】

この場合、基板に抵抗膜を成膜した後に、（１）貫通孔をエッチングあるいはドリル等により基板に形成する工程、（２）広壁をスパッタリングにより基板の表面に成膜する工程、および（３）貫通孔の内壁をメッキすることにより基板の内部に導体ポストを形成工程を実施形することになる。このため、抵抗膜は、エッチングに用いるエッチング溶液（例えばフッ酸溶液）や、スパッタリング時のプラズマなどに曝される。また、スパッタリング時には基板が高温になるため、抵抗膜も高温に曝される。その結果として、抵抗膜には熱履歴が残る。これらの影響を受けることによって、抵抗膜の特性（例えば導電特性）が成膜時の特性から変化する可能性がある。換言すれば、ポスト壁導波路の広壁の一部を抵抗膜に置き換えた終端装置において、所望の終端特性を得られない可能性がある。

【0009】

また、所定のパターンの抵抗膜を形成するための工程（例えばフォトリソグラフィーなど）を終端装置の製造工程に加える必要がある。このために、終端装置を製造するための工程数が増大し、結果として終端装置の製造コストが増大するといった問題点を有している。

【0010】

本発明は、上記の課題に鑑みてなされたものであり、その目的は、所望の終端特性を有し、容易にかつ安価に製造することができる終端装置および終端方法の提供を目的としている。

【課題を解決するための手段】

【0011】

上記の課題を解決するために、本発明の終端装置は、複数の導体ポストからなるポスト壁と当該ポスト壁とともに導波領域を形成する一対の広壁とを含むポスト壁導波路を有し、前記一対の広壁のうち何れか一方の広壁の表面に誘電体層を介してマイクロストリップ線路が設けられている終端装置において、前記マイクロストリップ線路の一端部に接続され、前記導波領域の内部に挿入されているブラインドビアと、前記マイクロストリップ線路の他端部に一端部が接続され、他端部が前記一方の広壁に接続されている抵抗器とを備えている、ことを特徴としている。

【0012】

上記の構成によれば、ポスト壁導波路内を進行する電磁波は、ブラインドビアにて高周波電流に変換され、マイクロストリップ線路を流れる。この高周波電流は、さらに抵抗器を介してポスト壁導波路の上壁へ流れ込み、抵抗器を流れることにより減衰する。

【0013】

このような終端装置は、特殊な製造方法を必要とせず、汎用の抵抗器等の部品を使用して、容易にかつ安価に製造することができる。

【0014】

上記の終端装置において、前記抵抗器は、前記ポスト壁で囲まれた領域上に収まるように設けられている構成としてもよい。

【0015】

上記の構成によれば、抵抗器は、ポスト壁で囲まれた領域上に収まるように設けられているので、終端装置の縦横の方向のサイズが増大せず、コンパクトな構成とすることができる。

【0016】

上記の終端装置において、前記抵抗器は、前記ポスト壁で囲まれた領域上から領域外へ、前記ポスト壁を跨ぐように設けられている構成としてもよい。

【0017】

上記の構成によれば、抵抗器は、ポスト壁で囲まれた領域上から領域外へ、ポスト壁を跨ぐように設けられているので、ポスト壁で囲まれた領域上からの抵抗器の配置領域のはみだし量、すなわち、ポスト壁で囲まれた領域上以外の抵抗器の配置に必要な領域を小さくすることができる。これにより、例えば、抵抗器をポスト壁で囲まれた領域上に収まるように設けることができない場合であっても、終端装置の大型化を抑制することができる。

【0018】

上記の終端装置は、前記抵抗器と前記広壁との間に、誘電体を含む材料によって構成された減衰層が設けられている構成としてもよい。

【0019】

上記の構成によれば、前記ブラインドビアにて電磁波から変換されて前記マイクロストリップ線路を流れる高周波電流は、抵抗器さらには減衰層により減衰させられる。これにより、さらに終端装置としての機能を高めることができる。

【0020】

上記の終端装置において、前記減衰層は、前記誘電体である樹脂と当該樹脂中に分散された導電性粒子とによって構成された異方性導電膜である構成としてもよい。

【0021】

上記の構成によれば、誘電体層およびマイクロストリップ線路の表面に導電性粒子が分散された樹脂を塗布したうえで抵抗器を配置し、抵抗器を加圧しながら樹脂を加熱硬化させることによって減衰層を形成することができる。なお、樹脂を加熱硬化させるときの温度が抵抗器を半田付けする場合の温度よりも低い場合には、熱がポスト壁導波路に与える影響を抑制することができる。

【0022】

上記の終端装置において、前記マイクロストリップ線路にはインピーダンス整合部が設けられている構成としてもよい。

【0023】

上記の構成によれば、終端装置としてさらに高い機能を備えることができる。すなわち、例えば数ＧＨｚ〜数十ＧＨｚといった高周波領域では、抵抗器は、構造に起因する寄生インダクタンスや寄生容量、電気長等の影響により虚数成分を含み、純抵抗として機能しなくなることがある。この場合には、抵抗器は、虚数成分が原因となって、電磁波を変換した高周波電流を十分に減衰できなくなる。

【0024】

そこで、マイクロストリップ線路にインピーダンス整合部を設けることにより、抵抗器に生じる虚数成分が無くなるようにする。これにより、終端装置は、マイクロストリップ線路を流れる上記高周波電流を十分に減衰させ、終端装置としての機能を高めることができる。

【0025】

上記の終端装置において、前記インピーダンス整合部は、コイル部、および前記コイル部の端部に接続された静電容量部を有し、前記静電容量部は、オープンスタブにより形成され、前記コイル部に対する前記静電容量部の接続部は、前記マイクロストリップ線路に対する前記インピーダンス整合部の接続部となっている構成としてもよい。

【0026】

上記の構成によれば、インピーダンス整合部は、コイル部と静電容量部との間に、これら以外の余計な成分が介在しないので、インピーダンス整合部として良好な動作を行うことができる。

【0027】

上記の導波路終端装置において、前記インピーダンス整合部は、前記コイル部の一端部のみに前記静電容量部が接続されている構成としてもよい。

【0028】

上記の構成によれば、簡単かつ小型の構成のインピーダンス整合部を実現することができる。

【0029】

上記の導波路終端装置において、前記インピーダンス整合部は、前記コイル部の両端部にそれぞれ静電容量部が接続されている構成としてもよい。

【0030】

上記の構成によれば、コイル部および並列の静電容量部を有する簡単かつ小型の構成のインピーダンス整合部を実現することができる。

【0031】

上記の導波路終端装置において、前記インピーダンス整合部は、前記コイル部と前記静電容量部との組が複数段に接続されている構成としてもよい。

【0032】

上記の構成によれば、インピーダンスを整合させる周波数帯域をより広帯域化することができる。

【0033】

上記の導波路終端装置において、前記インピーダンス整合部の前記コイル部は、一端部と他端部との間にこれら一端部と他端部とを結ぶ直線に対して直交する方向の一方側および他方側へ蛇行するメアンダ形状を有し、前記静電容量部は、前記コイル部の前記端部から前記直線に対して直交する方向へ延びる直線部を有している構成としてもよい。

【0034】

上記の構成によれば、静電容量部は、コイル部のメアンダ形状の領域に沿った直線部を有しているので、コイル部および静電容量部の形成領域を小さい領域とすることができる。したがって、インピーダンス整合部を小型化することができる。

【0035】

上記の導波路終端装置において、前記静電容量部は、前記直線部の終端部から前記コイル部のメアンダ形状の領域に沿って折れ曲がった折曲部を有している構成としてもよい。

【0036】

上記の構成によれば、インピーダンス整合部の静電容量部は、直線部の終端部からコイル部のメアンダ形状の領域に沿って折れ曲がった折曲部を有しているので、直線部および折曲部により大きい静電容量とする場合であっても、形成領域を小さい領域とすることができる。したがって、インピーダンス整合部を小型化することができる。

【0037】

上記の課題を解決するために、本発明の終端方法は、複数の導体ポストからなるポスト壁と当該ポスト壁とともに導波領域を形成する一対の広壁とを含むポスト壁導波路の前記一対の広壁のうち何れか一方の広壁の表面に誘電体層を介してマイクロストリップ線路を設ける工程を備えている終端方法において、前記マイクロストリップ線路の一端部に接続され、前記導波領域の内部に挿入された状態のブラインドビアを設ける工程と、前記マイクロストリップ線路の他端部に一端部が接続され、他端部が前記一方の広壁に接続されるように抵抗器を設ける工程とを備えている、ことを特徴としている。

【0038】

上記の構成によれば、上記終端装置と同様の作用効果を奏する。

【発明の効果】

【0039】

本発明の構成によれば、特殊な製造方法を必要とせず、汎用の抵抗器等の部品を使用して、容易にかつ安価に終端装置を製造することができる。

【図面の簡単な説明】

【0040】

【図1】本発明の実施形態の終端装置の導波路部材の構成を示す斜視図である。

【図2】図１におけるＡ−Ａ矢視断面図である。

【図3】本発明の実施形態の終端装置の構成を示す縦断面図である。

【図4】図３に示した終端装置の上面におけるマイクロストリップ線路およびＧＮＤパッドの配置状態を示す要部の平面図である。

【図5】図３に示した接続層が異方性導電膜である場合のチップ抵抗とＧＮＤパッドおよびマイクロストリップ線路のＲＦパッドとの接続状態を示す縦断面図である。

【図6】図１に示した終端装置の使用形態の一例を示す説明である。

【図7】本発明の他の実施形態の終端装置の構成を示す縦断面図である。

【図8】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図9】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図10】図９に示した終端装置の上面におけるマイクロストリップ線路およびＧＮＤパッドの配置状態を示す要部の平面図である。

【図11】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図12】本発明のさらに他の実施形態の終端装置の上面におけるマイクロストリップ線路およびＧＮＤパッドの配置状態、並びにマイクロストリップ線路の構成を示す要部の平面図である。

【図13】図１３の（ａ）は、本発明のさらに他の実施形態の終端装置のマイクロストリップ線路に設けられているインピーダンス整合部の構成を示す模式図である。図１３の（ｂ）は、図１３の（ａ）に示したインピーダンス整合部の回路図である。

【図14】図１４の（ａ）は、図１３の（ａ）に示したインピーダンス整合部の変形例のインピーダンス整合部の構成を示す模式図である。図１４の（ｂ）は、図１４の（ａ）に示したインピーダンス整合部の回路図である。

【図15】図１５の（ａ）は、図１３の（ａ）に示したインピーダンス整合部の他の変形例のインピーダンス整合部の構成を示す模式図である。図１５の（ｂ）は、図１５の（ａ）に示したインピーダンス整合部の回路図である。

【図16】図１６の（ａ）は、図１３の（ａ）に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す模式図である。図１６の（ｂ）は、図１６の（ａ）に示したインピーダンス整合部の回路図である。

【図17】図１３の（ｂ）に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す回路図である。

【発明を実施するための形態】

【0041】

〔第１の実施形態〕
本発明の実施形態を図面に基づいて以下に説明する。図１は、本発明の実施形態の終端装置の導波路部材の構成を示す斜視図である。図２は、図１におけるＡ−Ａ矢視断面図である。なお、図１では、終端装置１すなわち導波路部材１１の内部の構造の理解を容易にするため、ポスト壁２４は実線にて示し、ポスト壁２４以外の部材は二点鎖線にて示している。また、図２では、本来の線種を変更せずに、終端装置１の導波路部材１１をＡ−Ａ矢視断面図として示している。

【0042】

（導波路部材１１の構成）
図１および図２に示すように、終端装置１は、導波路部材１１を備えている。導波路部材１１は、厚膜の導波路部誘電体層２１、上部広壁２２、下部広壁２３、ポスト壁２４を備えている。なお、図１および図２では、導波路部材１１以外に、薄膜の上部誘電体層３１、マイクロストリップ線路３２およびブラインドビア３４を示している。

【0043】

導波路部誘電体層２１および上部誘電体層３１の材料には、石英ガラス等のガラス、ＰＴＦＥ等のフッ素系樹脂、液晶ポリマー、またはシクロオレフィンポリマーなどを用いることができる。

【0044】

上部広壁２２は、導電層からなり、導波路部誘電体層２１の上面に設けられている。下部広壁２３は、導電層からなり、導波路部誘電体層２１の下面に設けられている。上部広壁２２および下部広壁２３の材料には、銅などの金属を用いることができる。

【0045】

ポスト壁２４は、多数の導体ポスト２４ａを直方体状の領域の四方を取り囲むように短冊状に配列することにより形成され、導波路部誘電体層２１に埋設されている。各導体ポスト２４ａは、例えば円柱形の導体であり、上端部が上部広壁２２と電気的に接続され、下端部が下部広壁２３と電気的に接続されている。導体ポスト２４ａは、例えば、導波路部誘電体層２１に貫通孔を形成し、この貫通孔の壁面に導体メッキを施すことにより形成してもよい。

【0046】

導波路部材１１のうち、上部広壁２２、下部広壁２３およびポスト壁２４にて囲まれた領域は、ポスト壁導波路２６となっている。ポスト壁導波路２６の長手方向は、矢印Ｂにて示すＲＦ信号入射方向と一致している。ここで、図１に示すように、ポスト壁２４のうち、ポスト壁導波路２６の長手方向に延びる壁を側壁２４ｂとし、ポスト壁導波路２６の前端部（ＲＦ信号入射方向（Ｂ方向）の端部）に位置し、ポスト壁導波路２６の幅方向に延びる壁を前壁２４ｃとし、ポスト壁導波路２６の後端部（ＲＦ信号入射方向（Ｂ方向）とは反対方向の端部）に位置し、ポスト壁導波路２６の幅方向に延びる壁を後壁２４ｄとする。なお、前壁２４ｃおよび後壁２４ｄは、一般にショート壁と呼ばれる。

【0047】

（終端装置１の構成）
図３は、本発明の実施形態の終端装置１の構成を示す縦断面図である。図４は、終端装置１の上面におけるマイクロストリップ線路３２およびＧＮＤパッド３３の配置状態を示す要部の平面図である。なお、図４においては、マイクロストリップ線路３２およびＧＮＤパッド３３の配置状態の理解を容易にするため、チップ抵抗３６を除去した状態を示している。

【0048】

図３に示すように、終端装置１は、導波路部材１１の上部広壁２２の上に上部誘電体層３１が設けられ、上部誘電体層３１の上に、マイクロストリップ線路３２およびＧＮＤパッド３３が設けられている。

【0049】

図３および図４に示すように、マイクロストリップ線路３２は、ポスト壁導波路２６上であって、例えばポスト壁導波路２６の幅方向の中央部において、前壁２４ｃ側の端部（以下、前端部と称する）が前壁２４ｃ寄りの位置に配置され、この位置から後壁２４ｄ方向へ延びている。ＧＮＤパッド３３は、マイクロストリップ線路３２における後壁２４ｄ側の端部（以下、ＲＦパッド３２ｂと称する）と所定の間隔をおいて、マイクロストリップ線路３２に対する後壁２４ｄ側の位置に配置されている。ＧＮＤパッド３３は、任意の形状に形成することができる。

【0050】

マイクロストリップ線路３２の前端部の下面には、モード変換部として機能するブラインドビア３４が垂下状に設けられている。ブラインドビア３４は、例えば円筒形状を有し、上部誘電体層３１および上部広壁２２を貫通してポスト壁導波路２６内の導波路部誘電体層２１（ポスト壁２４、上部広壁２２および下部広壁２３にて囲まれた導波領域内）に挿入されている。ブラインドビア３４の下端部は下部広壁２３に達しない状態である。上部広壁２２には、ブラインドビア３４の挿入位置に開口部が形成され、ブラインドビア３４が上部広壁２２と短絡しないようになっている。

【0051】

ＧＮＤパッド３３の下面には接続ビア３５が設けられている。接続ビア３５は上部誘電体層３１を貫通し、下端部が上部広壁２２と接続されている。

【0052】

マイクロストリップ線路３２のＲＦパッド３２ｂおよびＧＮＤパッド３３の上には、チップ抵抗（抵抗器）３６が架設状態に設けられている。すなわち、チップ抵抗３６の一端部は、接続層３７を介してマイクロストリップ線路３２のＲＦパッド３２ｂと接続され、チップ抵抗３６の他端部は、接続層３７を介してＧＮＤパッド３３と接続されている。これにより、ポスト壁導波路２６内に挿入されたブラインドビア３４は、マイクロストリップ線路３２、チップ抵抗３６、ＧＮＤパッド３３および接続ビア３５を介して上部広壁２２と接続されている。すなわち、終端装置１では、マイクロストリップ線路３２から見てチップ抵抗３６による終端状態が形成されている。

【0053】

接続層３７は、例えば、一般的なＳｎＡｇＣｕ半田、あるいはＡｕＳｎ半田により接合を行うものである。または、接続層３７は、異方性導電膜より接合を行うものであってもよい。図５は、接続層３７が異方性導電膜３８である場合のチップ抵抗３６とＧＮＤパッド３３およびマイクロストリップ線路３２のＲＦパッド３２ｂとの接続状態を示す縦断面図である。

【0054】

図５に示すように、異方性導電膜３８は、樹脂層３８ａの内部に導電粒子３８ｂが分散したものである。異方性導電膜３８は、接続層として機能するとともに後述するフィリング層としても機能する。

【0055】

異方性導電膜３８を使用する場合には、チップ抵抗３６の接続端子とＲＦパッド３２ｂおよびＧＮＤパッド３３との間に異方性導電膜３８を配置する。この状態にて、チップ抵抗３６に対してＲＦパッド３２ｂおよびＧＮＤパッド３３方向の圧力を加え、かつ異方性導電膜３８を加熱することにより、チップ抵抗３６の接続端子とＲＦパッド３２ｂおよびＧＮＤパッド３３との間に存在する導電粒子３８ｂにて、チップ抵抗３６の接続端子とＲＦパッド３２ｂおよびＧＮＤパッド３３とが接続される。

【0056】

図６は、本実施形態の終端装置の使用形態の一例を示す説明である。図６の例では、終端装置１は、方向性結合器８１に接続して使用される。方向性結合器８１は、第１〜第３ポートＰ１〜Ｐ３、およびアイソレーションポートＰ４を有し、終端装置１は、アイソレーションポートＰ４に接続される。なお、方向性結合器８１にバンドパスフィルタ、およびもう一つの方向性結合器を組み合わせれば、ダイプレクサとして機能する。

【0057】

（終端装置１の動作）
上記の構成において、終端装置１の動作について説明する。終端装置１では、導波路部材１１のポスト壁導波路２６をＲＦ信号入射方向（Ｂ方向）に進行するＲＦ信号は、モード変換部として機能するブラインドビア３４により、高周波電流に変換される。この高周波電流は、マイクロストリップ線路３２、チップ抵抗３６、ＧＮＤパッド３３および接続ビア３５を経由して上部広壁２２に流れ込む。この場合、上記高周波電流は、チップ抵抗３６を流れることにより減衰する。

【0058】

（終端装置１の利点）
このように、終端装置１は、導波路部材１１のポスト壁導波路２６を進行する電磁波であるＲＦ信号を、ポスト壁導波路２６に挿入されたブラインドビア３４により高周波電流に変換し、この高周波電流を導波路部材１１の上面に設けられたチップ抵抗３６にて減衰させる構成である。したがって、終端装置１は、特殊な製造方法を必要とせず、チップ抵抗３６等の汎用の部品を使用して、容易にかつ安価に製造することができる。

【0059】

また、チップ抵抗３６は、ポスト壁導波路２６の領域上に収まるように設けられているので、終端装置１の縦横の方向（上部広壁２２および下部広壁２３に平行な方向）のサイズが増大せず、コンパクトな構成とすることができる。

【0060】

なお、本実施形態において、マイクロストリップ線路３２およびＧＮＤパッド３３は、上部誘電体層３１介して上部広壁２２の上に設けられた構成としているが、上部誘電体層３１に相当する下部誘電体層介して下部広壁２３の下に設けられた構成としてもよい。この場合、ＧＮＤパッド３３に設けられる接続ビア３５は、下部誘電体層を貫通して下部広壁２３と接続される。この点は、後述する他の実施形態においても同様である。

【0061】

〔第２の実施形態〕
本発明の他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0062】

（終端装置２の構成）
図７は、本発明の実施形態の終端装置２の構成を示す縦断面図である。終端装置２は、図３に示した終端装置１のチップ抵抗３６に代えて、薄膜抵抗基板（抵抗器）４１を備えている。終端装置２のその他の構成は、図３に示した終端装置１と同様である。

【0063】

図７に示すように、薄膜抵抗基板４１は、支持基板４２の下面に、薄膜抵抗４３、および薄膜抵抗４３の両端に設けられた接続部４４を備えている。支持基板４２は、例えば、樹脂、セラミクスあるいはシリコンにて形成された基板である。

【0064】

薄膜抵抗基板４１は、一方の接続部４４がマイクロストリップ線路３２のＲＦパッド３２ｂと接続され、他方の接続部４４がＧＮＤパッド３３と接続された状態にて、マイクロストリップ線路３２およびＧＮＤパッド３３の上に、架設状態に設けられている。これにより、ポスト壁導波路２６内に挿入されたブラインドビア３４は、マイクロストリップ線路３２、薄膜抵抗基板４１、ＧＮＤパッド３３および接続ビア３５を介して上部広壁２２と接続されている。

【0065】

（終端装置２の動作）
終端装置２では、ブラインドビア３４により電磁波であるＲＦ信号から変換された高周波電流は、マイクロストリップ線路３２、薄膜抵抗基板４１、ＧＮＤパッド３３および接続ビア３５を経由して上部広壁２２に流れ込む。この場合、上記高周波電流は、薄膜抵抗基板４１を流れることにより減衰する。

【0066】

（終端装置２の利点）
終端装置２は、ブラインドビア３４により電磁波であるＲＦ信号から変換した高周波電流を導波路部材１１の上面に設けられた薄膜抵抗基板４１にて減衰させる構成である。したがって、終端装置２は、終端装置１と同様の利点を有する。すなわち、特殊な製造方法を必要とせず、簡単な構成の薄膜抵抗基板４１を使用して、容易にかつ安価に製造することができる。

【0067】

また、薄膜抵抗基板４１は、導波路部材１１の上面に設けることができるので、終端装置２の縦横の方向（上部広壁２２および下部広壁２３に平行な方向）のサイズが増大せず、コンパクトな構成とすることができる。

【0068】

〔第３の実施形態〕
本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0069】

（終端装置３の構成）
図８は、本発明の実施形態の終端装置３の構成を示す縦断面図である。終端装置３は、マイクロストリップ線路３２、ＧＮＤパッド３３および上部誘電体層３１と薄膜抵抗基板４１との間に、フィリング層５１を備えている。

【0070】

図８に示すように、フィリング層５１は、誘電損失を生じさせる層であり、薄膜抵抗基板４１での高周波電流の減衰を補助する減衰層である。フィリング層５１の材料としては、誘電正接（tanδ）が大きい材料が好ましく、樹脂、導電性の接着剤（例えば銀ペーストなど）、あるいは導電性粒子を分散させた樹脂（例えば異方性導電膜）等を使用することができる。誘電正接が高い樹脂からなる樹脂層３８ａを採用することによって、誘電損失を大きくすることができ、高周波電流をより確実に減衰させることができる。終端装置３のその他の構成は、図７に示した終端装置２と同様である。

【0071】

（終端装置３の利点）
終端装置３は、ブラインドビア３４により電磁波であるＲＦ信号から変換した高周波電流を導波路部材１１の上面に設けられた薄膜抵抗基板４１およびフィリング層５１にて減衰させる構成である。したがって、終端装置３は、フィリング層５１にてさらに高周波電流の減衰機能が高められ、終端装置としてさらに高い機能を備えることができる。

【0072】

また、特殊な製造方法を必要とせず、簡単な構成の薄膜抵抗基板４１およびフィリング層５１を使用して、容易にかつ安価に製造することができる。また、コンパクトな構成であるという利点につても終端装置１と同様である。

【0073】

〔第４の実施形態〕
本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0074】

（導波路部材１２の構成）
図９は、本発明の実施形態の終端装置４の構成を示す縦断面図である。図１０は、終端装置４の上面におけるマイクロストリップ線路３２およびＧＮＤパッド３３の配置状態を示す要部の平面図である。なお、図１０においては、マイクロストリップ線路３２およびＧＮＤパッド３３の配置状態の理解を容易にするため、チップ抵抗３６を除去した状態を示している。

【0075】

図９に示すように、終端装置４は、図１に示した導波路部材１１に代えて導波路部材１２を備えている。導波路部材１２は、導波路部誘電体層２１、上部広壁２２、下部広壁２３および上部誘電体層３１がポスト壁導波路２６の前壁２４ｃからＲＦ信号入射方向（Ｂ方向）へ延設されている。したがって、導波路部材１２，１１におけるＲＦ信号入射方向（Ｂ方向）側の端部を前端部とした場合、ポスト壁導波路２６の前壁２４ｃから前端部までの長さは、導波路部材１２の方が導波路部材１１よりも長くなっている。

【0076】

（終端装置４の構成）
図９および図１０に示すように、終端装置４では、終端装置１とは逆に、マイクロストリップ線路３２は、ブラインドビア３４側の端部がポスト壁導波路２６の後壁２４ｄ側の位置に配置され、この位置から前壁２４ｃ方向へ延びている。ＧＮＤパッド３３は、ポスト壁導波路２６の領域上を外れて、ポスト壁導波路２６の前壁２４ｃ上と導波路部材１２の前端部との間の位置に配置されている。

【0077】

したがって、チップ抵抗３６は、ポスト壁導波路２６の前壁２４ｃを跨いだ状態に、マイクロストリップ線路３２のＲＦパッド３２ｂおよびＧＮＤパッド３３の上に架設状態に設けられている。終端装置４のその他の構成は、図３に示した終端装置１と同様である。

【0078】

（終端装置４の動作および利点）
上記の構成において、終端装置４の動作は、終端装置１の動作と同様である。

【0079】

終端装置４では、例えば、設計上、ポスト壁導波路２６の領域上にチップ抵抗３６全体を配置できない場合に、チップ抵抗３６をポスト壁導波路２６の前壁２４ｃを跨ぐように配置している。これにより、終端装置４の大型化を抑制できるようになっている。

【0080】

具体的には、特に、ミリ波帯等の周波数の高い帯域において、チップ抵抗３６等の抵抗素子の全長は、電気長をなるべく短くすることが好ましく、マイクロストリップ線路３２のＲＦパッド３２ｂとＧＮＤパッド３３との対向する端部同士の間隔は、５００μｍ程度未満することが好ましい。一方、ポスト壁導波路２６の前壁２４ｃの導体ポスト２４ａの径は、一般的なスルーホール形成技術によって形成した場合、１００μｍ〜３００μｍとなり、比較的上記５００μｍに近い寸法となる。

【0081】

したがって、チップ抵抗３６をポスト壁導波路２６の前壁２４ｃを跨ぐように配置すれば、ポスト壁導波路２６の領域上からのチップ抵抗３６の配置領域のはみだし量、すなわち、ポスト壁導波路２６の領域上以外のチップ抵抗３６の配置に必要な領域を小さくすることができる。これにより、終端装置４の大型化を抑制することができる。

【0082】

さらに、チップ抵抗３６をポスト壁導波路２６の前壁２４ｃを跨ぐように配置した終端装置４は、チップ抵抗３６をポスト壁導波路２６の領域上に収まるように設けた終端装置１と比較して、コンパクトさの点では劣るものの、ポスト壁導波路２６からマイクロストリップ線路３２の終端部（チップ抵抗３６との接続部）までの間のモード変換動作が良好であることを実験により確認できた。これにより、終端装置４では、良好な終端特性を実現できるということを推測できる。したがって、終端装置としてコンパクトさを重視するのであれば終端装置１が相対的に好ましく、終端特性を重視するのであれば終端装置４が相対的に好ましいと考えられる。この点は、チップ抵抗３６に代えて、各実施形態に示した抵抗器を使用した場合についても同様である。終端装置４のその他の利点は、終端装置１と同様である。

【0083】

なお、ここでは、チップ抵抗３６が前壁２４ｃを跨ぐ場合を例として説明した。しかし、チップ抵抗３６が跨ぐポスト壁２４は、前壁２４ｃに限定されるものではなく、側壁２４ｂであってもよいし、側壁２４ｄであってもよい。

【0084】

〔第５の実施形態〕
本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0085】

（終端装置５の構成）
図１１は、本発明の実施形態の終端装置５の構成を示す縦断面図である。終端装置５は、図９に示した終端装置４のチップ抵抗３６に代えて、薄膜抵抗基板４１を備えている。終端装置５のその他の構成は、図９に示した終端装置４と同様である。

【0086】

（終端装置５の動作および利点）
上記の構成において、終端装置５の動作は、終端装置１の動作と同様である。

【0087】

図１１に示すように、終端装置５では、終端装置４と同様、例えば、設計上、ポスト壁導波路２６の領域上に薄膜抵抗基板４１全体を配置できない場合に、薄膜抵抗基板４１をポスト壁導波路２６の前壁２４ｃを跨ぐように配置している。これにより、終端装置５の大型化を抑制できるようになっている。終端装置５のその他の利点は、終端装置１と同様である。

【0088】

〔第６の実施形態〕
本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0089】

（終端装置６の構成）
図１２は、本発明の実施形態の終端装置６の上面におけるマイクロストリップ線路およびＧＮＤパッドの配置状態、並びにマイクロストリップ線路の構成を示す要部の平面図である。なお、図１２においては、終端装置６の理解を容易にするため、チップ抵抗３６あるいは薄膜抵抗基板４１を除去した状態を示している。

【0090】

図１２に示すように、終端装置６は、マイクロストリップ線路３２に代えてマイクロストリップ線路６１を備えている。マイクロストリップ線路６１のＲＦパッドはＲＦパッド６１ｂとする。

【0091】

マイクロストリップ線路６１にはインピーダンス整合部６１ｃが設けられている。図１２の例では、インピーダンス整合部６１ｃは、マイクロストリップ線路６１の直線部６１ａとＲＦパッド６１ｂとの間に形成されている。具体的には、インピーダンス整合部６１ｃは、マイクロストリップ線路６１を細線化し、メアンダ形状にすることにより、直列インダクタンスを形成したものとなっている。このように、インピーダンス整合部６１ｃが設けられているマイクロストリップ線路６１の構成は、以上の終端装置１〜５においても適用することができる。

【0092】

（終端装置６の動作および利点）
終端装置６は、マイクロストリップ線路６１にインピーダンス整合部６１ｃが設けられていることにより、終端装置としてさらに高い機能を備えることができる。

【0093】

すなわち、一般的に、数ＧＨｚ〜数十ＧＨｚの周波数領域では、チップ抵抗３６や薄膜抵抗基板４１等の抵抗器は、構造に起因する寄生インダクタンスや寄生容量、電気長等の影響により虚数成分を含み、純抵抗として機能しなくなることがある。この場合には、抵抗器は、虚数成分が原因となって、ＲＦ信号（電磁波）を変換した高周波電流を十分に減衰できなくなる。

【0094】

そこで、マイクロストリップ線路６１にインピーダンス整合部６１ｃを設けることによって、減衰抵抗素子の虚数成分が無くなるようにする。これにより、終端装置６は、マイクロストリップ線路６１を流れる上記高周波電流を十分に減衰させ、終端装置としての機能を高めることができる。

【0095】

〔第７の実施形態〕
本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

【0096】

図１２に示した終端装置６には、マイクロストリップ線路６１のインピーダンス整合部６１ｃに代えて、図１３に示すインピーダンス整合部７２が設けられていてもよい。

【0097】

（インピーダンス整合部７２の構成）
図１３の（ａ）は、本発明の実施形態の終端装置６のマイクロストリップ線路６１に設けられているインピーダンス整合部７２の構成を示す模式図であり、図１３の（ｂ）は、図１３の（ａ）に示したインピーダンス整合部７２の回路図である。

【0098】

図１３の（ａ）に示すように、インピーダンス整合部７２は、接続部７１ａ，７１ｂを有し、例えば、接続部７１ａは、マイクロストリップ線路６１の直線部６１ａと接続され、接続部７１ｂは、マイクロストリップ線路６１のＲＦパッド６１ｂと接続されている。

【0099】

接続部７１ａ，７１ｂの間にはコイル部７２ａが設けられ、さらに接続部７１ａには、静電容量部７２ｂが接続されている。コイル部７２ａはメアンダ形状により形成されている。コイル部７２ａのインダクタンスは、線路の太さと長さにて設定している。静電容量部７２ｂは、コイル部７２ａの端部を直線状に延伸した状態のオープンスタブにより形成されている。詳細には、オープンスタブ、上部誘電体層３１および上部広壁２２によって形成されている。静電容量部７２ｂの静電容量は、線路すなわちオープンスタブの太さと長さにて設定している。インピーダンス整合部７２は、図１３の（ｂ）に示すように、並列Ｃ−直列ＬのＬＣ回路となっている。

【0100】

すなわち、コイル部７２ａは、接続部７１ａ（一端部）と接続部７１ｂ（他端部）との間に、これら接続部７１ａと接続部７１ｂとを結ぶ直線に対して直交する方向の一方側および他方側へ蛇行するメアンダ形状を有している。静電容量部７２ｂは、コイル部７２ａの端部から前記直線に対して直交する方向へ延びる直線部を有している。

【0101】

（インピーダンス整合部７２の利点）
本実施形態の終端装置６では、インピーダンス整合部７２によって、減衰抵抗素子の虚数成分が無くなるようにする。

【0102】

インピーダンス整合部７２では、コイル部７２ａの端部に静電容量部７２ｂが接続され、コイル部７２ａと静電容量部７２ｂとの接続部が、例えばマイクロストリップ線路６１の直線部６１ａに接続された接続部７１ａとなっている。したがって、インピーダンス整合部７２は、コイル部７２ａと静電容量部７２ｂとの間に、これら以外の余計な成分が介在しない。すなわち、コイル部７２ａと静電容量部７２ｂとの接続部における予期しない寄生成分を排除でき、コイル部７２ａと静電容量部７２ｂとの接続部の電気長を完全に０°にすることが可能となり、特に、ミリ波帯において有効なインピーダンス整合回部となる。これにより、終端装置６は、マイクロストリップ線路６１を流れる上記高周波電流を十分に減衰させ、終端装置としての機能を高めることができる。

【0103】

また、静電容量部７２ｂは、コイル部７２ａのメアンダ形状の領域に沿った直線部を有している。したがって、コイル部７２ａおよび静電容量部７２ｂの形成領域を小さい領域とすることができる。これにより、インピーダンス整合部７２を小型化することができる。

【0104】

（変形例１）
図１４の（ａ）は、図１３の（ａ）に示したインピーダンス整合部７２の変形例のインピーダンス整合部７３の構成を示す模式図であり、図１４の（ｂ）は、図１４の（ａ）に示したインピーダンス整合部７３の回路図である。

【0105】

図１４の（ａ）に示すように、インピーダンス整合部７３は、一端部が接続部７１ａと接続され、他端部が接続部７１ｂと接続されたコイル部７３ａ、接続部７１ａと接続された静電容量部７３ｂ、および接続部７１ｂと接続された静電容量部７３ｂを有している。

【0106】

コイル部７３ａはメアンダ形状に形成されている。二つの静電容量部７３ｂは、コイル部７２ａの各端部から直線状に互いに反対方向へ延伸した状態のオープンスタブにより形成されている。したがって、インピーダンス整合部７３は、図１４の（ｂ）に示すように、並列Ｃ−直列Ｌ−並列ＣのＬＣ回路となっている。このインピーダンス整合部７３は、インピーダンス整合部７２と同様の利点を有する。

【0107】

なお、図１４の（ａ）（ｂ）に示した例では、インピーダンス整合部７３は、ＣＬＣ回路（π型回路）の構成となっているが、これに代えてＬＣＬ回路（Ｔ型回路）の構成であってもよい。この点は、以下の例においても同様である。

【0108】

（変形例２）
図１５の（ａ）は、図１３の（ａ）に示したインピーダンス整合部７２の他の変形例のインピーダンス整合部７４の構成を示す模式図であり、図１５の（ｂ）は、図１５の（ａ）に示したインピーダンス整合部７４の回路図である。

【0109】

図１５の（ａ）に示すように、インピーダンス整合部７４は、一端部が接続部７１ａと接続され、他端部が接続部７１ｂと接続されたコイル部７４ａ、接続部７１ａと接続された静電容量部７４ｂ、および接続部７１ｂと接続された静電容量部７４ｂを有している。

【0110】

コイル部７４ａはメアンダ形状に形成されている。二つの静電容量部７４ｂは、コイル部７４ａの各端部から直線状に互いに反対方向へ延伸（直線部）した後、コイル部７４ａの形成領域に沿うように例えば直角に折れ曲がった状態（折曲部）のオープンスタブにより形成されている。したがって、インピーダンス整合部７４は、図１５の（ｂ）に示すように、並列Ｃ−直列Ｌ−並列ＣのＬＣ回路となっている。

【0111】

すなわち、コイル部７４ａは、接続部７１ａ（一端部）と接続部７１ｂ（他端部）との間に、これら接続部７１ａと接続部７１ｂとを結ぶ直線に対して直交する方向の一方側および他方側へ蛇行するメアンダ形状を有している。静電容量部７４ｂは、コイル部７４ａの端部から前記直線に対して直交する方向へ延びる直線部を有し、さらに、前記直線部の終端部からコイル部７４ａのメアンダ形状の領域に沿って折れ曲がった折曲部を有している。

【0112】

このインピーダンス整合部７４は、インピーダンス整合部７２と同様の利点を有する。さらに、静電容量部７４ｂは、直線部および折曲部により大きい静電容量とする場合であっても、形成領域を小さい領域とすることができる。したがって、インピーダンス整合部７４は、小型化することができる。

【0113】

（変形例３）
図１６の（ａ）は、図１３の（ａ）に示したインピーダンス整合部７２のさらに他の変形例のインピーダンス整合部７５の構成を示す模式図であり、図１６の（ｂ）は、図１６の（ａ）に示したインピーダンス整合部７５の回路図である。

【0114】

図１６の（ａ）に示すように、インピーダンス整合部７５は、一端部が接続部７１ａと接続され、他端部が接続部７１ｂと接続されたコイル部７５ａ、接続部７１ａと接続された静電容量部７５ｂ、および接続部７１ｂと接続された静電容量部７５ｂを有している。

【0115】

コイル部７５ａは、コイル部７２ａよりも蛇行回数が多いメアンダ形状に形成されている。二つの静電容量部７４ｂは、コイル部７４ａの各端部から直線状に互いに反対方向へ延伸(直線部)した後、コイル部７４ａの形成領域に沿うように例えば直角に折れ曲って延び（折曲部）、さらに、コイル部７４ａの形成領域の端部から例えば直角に２回折れ曲がって反対方向へ延びた状態のオープンスタブにより形成されている。したがって、インピーダンス整合部７５は、図１６の（ｂ）に示すように、並列Ｃ−直列Ｌ−並列ＣのＬＣ回路となっている。

【0116】

すなわち、コイル部７５ａは、接続部７１ａ（一端部）と接続部７１ｂ（他端部）との間に、これら接続部７１ａと接続部７１ｂとを結ぶ直線に対して直交する方向の一方側および他方側へ蛇行するメアンダ形状を有している。静電容量部７５ｂは、コイル部７５ａの端部から前記直線に対して直交する方向へ延びる直線部を有し、また、前記直線部の終端部からコイル部７５ａのメアンダ形状の領域に沿って折れ曲がった折曲部を有し、さらに、コイル部７４ａの形成領域の端部（折曲部の終端部）から例えば直角に２回折れ曲がって反対方向へ延びた状態のオープンスタブにより形成されている。このインピーダンス整合部７５は、インピーダンス整合部７４と同様の利点を有する。

【0117】

（変形例４）
図１７は、図１３の（ｂ）に示したインピーダンス整合部７２のさらに他の変形例のインピーダンス整合部７６の構成を示す回路図である。

【0118】

図１７に示すように、インピーダンス整合部７６は、以上に示したインピーダンス整合部（コイル部と静電容量部との組）を多段に有するものであり、コイル部７６ａおよび静電容量部７６ｂには、いずれかのコイル部および静電容量部を適用可能である。したがって、インピーダンス整合部７６は、並列Ｃ−直列Ｌ−並列Ｃ……直列Ｌ−並列ＣのＬＣ回路となっている。このインピーダンス整合部７６は、インピーダンス整合部７２と同様の利点を有する。

【0119】

また、インピーダンス整合部７６は、例えばＣＬＣ回路（π型の回路）を多段に設けた構成であるから、インピーダンスを整合させる周波数帯域をより広帯域化することができる。また、インピーダンスの実数成分を変化させることができる。

【0120】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0121】

１〜６ 終端装置
11〜12 導波路部材
２１ 導波路部誘電体層
２２ 上部広壁
２３ 下部広壁
２４ ポスト壁
２４ａ 導体ポスト
２４ｂ 側壁
２４ｃ 前壁
２４ｄ 後壁
３１ 上部誘電体層
３２ マイクロストリップ線路
３２ｂ ＲＦパッド
３３ ＧＮＤパッド
３４ ブラインドビア
３５ 接続ビア
３６ チップ抵抗（抵抗器）
３７ 接続層
３８ 異方性導電膜（接続層、減衰層）
４１ 薄膜抵抗基板（抵抗器）
５１ フィリング層（減衰層）
６１ マイクロストリップ線路
６１ａ 直線部
６１ｂ ＲＦパッド
６１ｃ インピーダンス整合部
７１ａ 接続部
７１ｂ 接続部
７２ インピーダンス整合部
７２ａ コイル部
７２ｂ 静電容量部
７２ インピーダンス整合部
７２ａ コイル部
７２ｂ 静電容量部
７３ インピーダンス整合部
７３ａ コイル部
７３ｂ 静電容量部
７４ インピーダンス整合部
７４ａ コイル部
７４ｂ 静電容量部
７５ インピーダンス整合部
７５ａ コイル部
７５ｂ 静電容量部
７６ インピーダンス整合部
７６ａ コイル部
７６ｂ 静電容量部
８１ 方向性結合器

【要約】

【課題】容易にかつ安価に製造する。
【解決手段】終端装置（１）は、ポスト壁導波路（２６）の上部広壁（２２）上に上部誘電体層（３１）およびマイクロストリップ線路（ＭＳＬ）（６１）を有する。ブラインドビア（３４）は、一端部がＭＳＬ（６１）の一端部に接続され、ポスト壁導波路（２６）の内部に挿入されている。チップ抵抗（３６）は、一端部がＭＳＬ（６１）の他端部に接続され、他端部が上部広壁（２２）に接続されている。
【選択図】図３

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】