特許6054501IP Force 特許公報全文掲載

技術分野

ポスト壁導波路を有する終端装置および終端方法

要約特許出願時に添付された[要約書]

【課題】容易にかつ安価に製造する。
【解決手段】終端装置(1)は、ポスト壁導波路(26)の上部広壁(22)上に上部誘電体層(31)およびマイクロストリップ線路(MSL)(61)を有する。ブラインドビア(34)は、一端部がMSL(61)の一端部に接続され、ポスト壁導波路(26)の内部に挿入されている。チップ抵抗(36)は、一端部がMSL(61)の他端部に接続され、他端部が上部広壁(22)に接続されている。
【選択図】図3

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献1のマイクロ波パッケージを実現するには、広壁およびポスト壁を形成する前に、所定のパターンの抵抗膜を成膜しておく方法が考えられる。 この場合、基板に抵抗膜を成膜した後に、(1)貫通孔をエッチングあるいはドリル等により基板に形成する工程、(2)広壁をスパッタリングにより基板の表面に成膜する工程、および(3)貫通孔の内壁をメッキすることにより基板の内部に導体ポストを形成工程を実施形することになる。このため、抵抗膜は、エッチングに用いるエッチング溶液(例えばフッ酸溶液)や、スパッタリング時のプラズマなどに曝される。また、スパッタリング時には基板が高温になるため、抵抗膜も高温に曝される。その結果として、抵抗膜には熱履歴が残る。これらの影響を受けることによって、抵抗膜の特性(例えば導電特性)が成膜時の特性から変化する可能性がある。換言すれば、ポスト壁導波路の広壁の一部を抵抗膜に置き換えた終端装置において、所望の終端特性を得られない可能性がある。 また、所定のパターンの抵抗膜を形成するための工程(例えばフォトリソグラフィーなど)を終端装置の製造工程に加える必要がある。このために、終端装置を製造するための工程数が増大し、結果として終端装置の製造コストが増大するといった問題点を有している。 本発明は、の課題に鑑みてなされたものであり、その目的は、所望の終端特性を有し、容易にかつ安価に製造することができる終端装置および終端方法の提供を目的としている。

課題を解決するための手段[発明の詳細な説明]から抜粋

の課題を解決するために、本発明の終端装置は、複数の導体ポストからなるポスト壁と当該ポスト壁とともに導波領域を形成する一対の広壁とを含むポスト壁導波路を有し、前記一対の広壁のうち何れか一方の広壁の表面に誘電体層を介してマイクロストリップ線路が設けられている終端装置において、前記マイクロストリップ線路の一端部に接続され、前記導波領域の内部に挿入されているブラインドビアと、前記マイクロストリッ・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明の構成によれば、特殊な製造方法を必要とせず、汎用の抵抗器等の部品を使用して、容易にかつ安価に終端装置を製造することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の実施形態の終端装置の導波路部材の構成を示す斜視図である。

【図2】図1におけるA−A矢視断面図である。

【図3】本発明の実施形態の終端装置の構成を示す縦断面図である。

【図4】図3に示した終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態を示す要部の平面図である。

【図5】図3に示した接続層が異方性導電膜である場合のチップ抵抗とGNDパッドおよびマイクロストリップ線路のRFパッドとの接続状態を示す縦断面図である。

【図6】図1に示した終端装置の使用形態の一例を示す説明である。

【図7】本発明の他の実施形態の終端装置の構成を示す縦断面図である。

【図8】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図9】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図10】図9に示した終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態を示す要部の平面図である。

【図11】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。

【図12】本発明のさらに他の実施形態の終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態、並びにマイクロストリップ線路の構成を示す要部の平面図である。

【図13】図13の(a)は、本発明のさらに他の実施形態の終端装置のマイクロストリップ線路に設けられているインピーダンス整合部の構成を示す模式図である。図13の(b)は、図13の(a)に示したインピーダンス整合部の回路図である。

【図14】図14の(a)は、図13の(a)に示したインピーダンス整合部の変形例のインピーダンス整合部の構成を示す模式図である。図14の(b)は、図14の(a)に示したインピーダンス整合部の回路図である。

【図15】図15の(a)は、図13の(a)に示したインピーダンス整合部の他の変形例のインピーダンス整合部の構成を示す模式図である。図15の(b)は、図15の(a)に示したインピーダンス整合部の回路図である。

【図16】図16の(a)は、図13の(a)に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す模式図である。図16の(b)は、図16の(a)に示したインピーダンス整合部の回路図である。

【図17】図13の(b)に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す回路図である。

選択図 図3出願人が指定した本件の代表的な図

1〜6 終端装置   11〜12 導波路部材   21 導波路部誘電体層   22 上部広壁   23 下部広壁   24 ポスト壁   24a 導体ポスト   24b 側壁   24c 前壁   24d 後壁   31 上部誘電体層   32 マイクロストリップ線路   32b RFパッド   33 GNDパッド   34 ブラインドビア   35 接続ビア   36 チップ抵抗(抵抗器)   37 接続層   38 異方性導電膜(接続層、減衰層)   41 薄膜抵抗基板(抵抗器)   51 フィリング層(減衰層)   61 マイクロストリップ線路   61a 直線部   61b RFパッド   61c インピーダンス整合部   71a 接続部   71b 接続部   72 インピーダンス整合部   72a コイル部   72b 静電容量部   72 インピーダンス整合部   72a コイル部   72b 静電容量部   73 インピーダンス整合部   73a コイル部   73b 静電容量部   74 インピーダンス整合部   74a コイル部   74b 静電容量部   75 インピーダンス整合部   75a コイル部   75b 静電容量部   76 インピーダンス整合部   76a コイル部   76b 静電容量部   81 方向性結合器

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります