公報発行日 2016年12月27
公報URL https://ipforce.jp/patent-jp-B9-6054501 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】本発明の実施形態の終端装置の導波路部材の構成を示す斜視図である。
【図2】図1におけるA−A矢視断面図である。
【図3】本発明の実施形態の終端装置の構成を示す縦断面図である。
【図4】図3に示した終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態を示す要部の平面図である。
【図5】図3に示した接続層が異方性導電膜である場合のチップ抵抗とGNDパッドおよびマイクロストリップ線路のRFパッドとの接続状態を示す縦断面図である。
【図6】図1に示した終端装置の使用形態の一例を示す説明である。
【図7】本発明の他の実施形態の終端装置の構成を示す縦断面図である。
【図8】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。
【図9】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。
【図10】図9に示した終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態を示す要部の平面図である。
【図11】本発明のさらに他の実施形態の終端装置の構成を示す縦断面図である。
【図12】本発明のさらに他の実施形態の終端装置の上面におけるマイクロストリップ線路およびGNDパッドの配置状態、並びにマイクロストリップ線路の構成を示す要部の平面図である。
【図13】図13の(a)は、本発明のさらに他の実施形態の終端装置のマイクロストリップ線路に設けられているインピーダンス整合部の構成を示す模式図である。図13の(b)は、図13の(a)に示したインピーダンス整合部の回路図である。
【図14】図14の(a)は、図13の(a)に示したインピーダンス整合部の変形例のインピーダンス整合部の構成を示す模式図である。図14の(b)は、図14の(a)に示したインピーダンス整合部の回路図である。
【図15】図15の(a)は、図13の(a)に示したインピーダンス整合部の他の変形例のインピーダンス整合部の構成を示す模式図である。図15の(b)は、図15の(a)に示したインピーダンス整合部の回路図である。
【図16】図16の(a)は、図13の(a)に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す模式図である。図16の(b)は、図16の(a)に示したインピーダンス整合部の回路図である。
【図17】図13の(b)に示したインピーダンス整合部のさらに他の変形例のインピーダンス整合部の構成を示す回路図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります