知財求人 - 知財ポータルサイト「IP Force」
▶ アドヴァンパック ソリューションズ ピーティーイー エルティーディー．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6057190
(24)【登録日】2016年12月16日
(45)【発行日】2017年1月11日
(54)【発明の名称】半導体要素又はパッケージの製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20161226BHJP
H01L 23/50 20060101ALI20161226BHJP
【ＦＩ】
H01L23/12 F
H01L23/50 A
【請求項の数】8
【全頁数】16
(21)【出願番号】特願2014-188174(P2014-188174)
(22)【出願日】2014年9月16日
(62)【分割の表示】特願2011-167324(P2011-167324)の分割
【原出願日】2007年9月25日
(65)【公開番号】特開2015-8332(P2015-8332A)
(43)【公開日】2015年1月15日
【審査請求日】2014年10月16日
(31)【優先権主張番号】95146945
(32)【優先日】2006年12月14日
(33)【優先権主張国】TW
【前置審査】
(73)【特許権者】
【識別番号】507318484
【氏名又は名称】アドヴァンパック ソリューションズ ピーティーイー エルティーディー．
(74)【代理人】
【識別番号】100094318
【弁理士】
【氏名又は名称】山田 行一
(74)【代理人】
【識別番号】100123995
【弁理士】
【氏名又は名称】野田 雅一
(74)【代理人】
【識別番号】100107456
【弁理士】
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【弁理士】
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100148596
【弁理士】
【氏名又は名称】山口 和弘
(74)【代理人】
【識別番号】100165526
【弁理士】
【氏名又は名称】阿部 寛
(72)【発明者】
【氏名】チュー ウィー−セン ジミー
(72)【発明者】
【氏名】オン チー−キアン
(72)【発明者】
【氏名】エービーディー． ラザック ビン チチック
【審査官】
秋山 直人
(56)【参考文献】
【文献】
特開２００６−２１６９１９（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２３／５０
(57)【特許請求の範囲】
【請求項1】
半導体要素又はパッケージの製造方法であって、
キャリア（１９）を提供するステップと、
パターン化された第１の導電層（２０’）を前記キャリア（１９）上に形成するステップであって、前記パターン化された第１の導電層（２０’）は、複数のパッケージトレースによって形成された少なくとも一つのパッケージトレースレイアウトユニットを含む、ステップと、
前記キャリア（１９）と前記パターン化された第１の導電層（２０’）とを少なくとも一つのモールド空洞内に配置するステップと、
前記モールド空洞にモールド材料を注入するステップであって、前記モールド材料は前記パターン化された第１の導電層（２０’）をカプセル化し、上面と底面とを有する第１の絶縁層（２８）を前記キャリア（１９）上に形成する、ステップと、
前記第１の絶縁層（２８）の前記上面に複数のホールを形成し、前記パターン化された第１の導電層（２０’）を部分的に露出させるステップと、
前記複数のホールを導電材料で満たし、パターン化された第２の導電層（２７）を形成するステップであって、前記導電材料は、前記パターン化された第１の導電層（２０’）に接続される、ステップと、
前記キャリア（１９）を除去して、前記パターン化された第１の導電層（２０’）を前記第１の絶縁層（２８）の前記底面に露出させるステップと、
を含む方法。
キャリア（１９）を提供するステップと、
パターン化された第１の導電層（２０’）を前記キャリア（１９）上に形成するステップであって、前記パターン化された第１の導電層（２０’）は、複数のパッケージトレースによって形成された少なくとも一つのパッケージトレースレイアウトユニットを含む、ステップと、
前記キャリア（１９）と前記パターン化された第１の導電層（２０’）とを少なくとも一つのモールド空洞内に配置するステップと、
前記モールド空洞にモールド材料を注入するステップであって、前記モールド材料は前記パターン化された第１の導電層（２０’）をカプセル化し、上面と底面とを有する第１の絶縁層（２８）を前記キャリア（１９）上に形成する、ステップと、
前記第１の絶縁層（２８）の前記上面に複数のホールを形成し、前記パターン化された第１の導電層（２０’）を部分的に露出させるステップと、
前記複数のホールを導電材料で満たし、パターン化された第２の導電層（２７）を形成するステップであって、前記導電材料は、前記パターン化された第１の導電層（２０’）に接続される、ステップと、
前記キャリア（１９）を除去して、前記パターン化された第１の導電層（２０’）を前記第１の絶縁層（２８）の前記底面に露出させるステップと、
を含む方法。
【請求項2】
前記キャリア（１９）は、金属層を含み、エッチングにより除去される、請求項１に記載の製造方法。
【請求項3】
半導体チップとの接続のために、前記パターン化された第１の導電層（２０’）の第１の底面上に導電突起を形成するステップをさらに含む、請求項１に記載の製造方法。
【請求項4】
半導体要素又はパッケージの製造方法であって、
キャリア（１９）を提供するステップと、
パターン化された第１の導電層（２０’）を前記キャリア（１９）上に形成するステップであって、前記パターン化された第１の導電層（２０’）は、第１の上面と第１の底面とを有し、複数のパッケージトレースによって形成された少なくとも一つのパッケージトレースレイアウトユニットを含む、ステップと、
第２の上面と第２の底面とを有する、パターン化された第２の導電層（２７）を前記パターン化された第１の導電層（２０’）上に形成するステップであって、前記パターン化された第２の導電層（２７）の前記第２の底面は、前記パターン化された第１の導電層（２０’）の前記第１の上面に接続される、ステップと、
前記キャリア（１９）と前記パターン化された第１の導電層（２０’）と前記パターン化された第２の導電層（２７）とを少なくとも一つのモールド空洞内に配置するステップと、
前記モールド空洞にモールド材料を注入するステップであって、前記モールド材料は前記パターン化された第１の導電層（２０’）と前記パターン化された第２の導電層（２７）とをカプセル化し、第３の上面と第３の底面とを有する第１の絶縁層（２８）を前記キャリア（１９）上に形成する、ステップと、
前記パターン化された第２の導電層（２７）の前記第２の上面を、前記第１の絶縁層（２８）の前記第３の上面に露出させるステップと、
前記キャリア（１９）を除去して、前記パターン化された第１の導電層（２０’）の前記第１の底面を前記第１の絶縁層（２８）の前記第３の底面に露出させるステップと、
を含む方法。
キャリア（１９）を提供するステップと、
パターン化された第１の導電層（２０’）を前記キャリア（１９）上に形成するステップであって、前記パターン化された第１の導電層（２０’）は、第１の上面と第１の底面とを有し、複数のパッケージトレースによって形成された少なくとも一つのパッケージトレースレイアウトユニットを含む、ステップと、
第２の上面と第２の底面とを有する、パターン化された第２の導電層（２７）を前記パターン化された第１の導電層（２０’）上に形成するステップであって、前記パターン化された第２の導電層（２７）の前記第２の底面は、前記パターン化された第１の導電層（２０’）の前記第１の上面に接続される、ステップと、
前記キャリア（１９）と前記パターン化された第１の導電層（２０’）と前記パターン化された第２の導電層（２７）とを少なくとも一つのモールド空洞内に配置するステップと、
前記モールド空洞にモールド材料を注入するステップであって、前記モールド材料は前記パターン化された第１の導電層（２０’）と前記パターン化された第２の導電層（２７）とをカプセル化し、第３の上面と第３の底面とを有する第１の絶縁層（２８）を前記キャリア（１９）上に形成する、ステップと、
前記パターン化された第２の導電層（２７）の前記第２の上面を、前記第１の絶縁層（２８）の前記第３の上面に露出させるステップと、
前記キャリア（１９）を除去して、前記パターン化された第１の導電層（２０’）の前記第１の底面を前記第１の絶縁層（２８）の前記第３の底面に露出させるステップと、
を含む方法。
【請求項5】
前記キャリア（１９）は、金属層を含み、エッチングにより除去される、請求項４に記載の製造方法。
【請求項6】
前記パターン化された第１の導電層（２０’）が、まず前記キャリア（１９）上にパターン化された第１のフォトレジスト層を形成するステップと、次に前記パターン化された第１の導電層（２０’）を電気メッキするステップとに従って形成される、請求項４に記載の製造方法。
【請求項7】
前記パターン化された第２の導電層（２７）が、まず前記第１のフォトレジスト層上に第２のフォトレジスト層を形成するステップと、次に前記パターン化された第２の導電層（２７）を電気メッキするステップとに従って形成される、請求項６に記載の製造方法。
【請求項8】
半導体チップとの接続のために、前記パターン化された第１の導電層（２０’）の前記第１の底面上に導電突起を形成するステップをさらに含む、請求項４に記載の製造方法。
【発明の詳細な説明】
【関連出願】
【0001】
本出願は、２００６年１２月１４日に出願された台湾出願第９５１４６９４５号の利益を請求するものであり、この主題は参照により本明細書に組み込まれている。
【技術分野】
【0002】
[0001]本発明は、半導体パッケージおよびこの製造方法、より具体的には、そのリードフレームが製造プロセス中に個別に絶縁および輸送可能な半導体パッケージに関する。
【背景技術】
【0003】
[0002]科学技術の進歩に伴って、種々の電子製品に対する需要が高まっている。一方で、消費者には電子製品の小型化が期待されているため、電子製品に使用されている重要な要素である半導体要素はまた小型化設計される傾向があり、半導体要素の回路のピッチおよび幅の削減は常に半導体産業の重要な方向性であった。しかしながら、半導体チップ内の回路のピッチおよび幅の削減に加えて、信号を担持し、かつ外部に延長されているチップパッケージはまた、半導体要素の小型化において重要な役割を果たしている。半導体パッケージの回路およびピッチが効果的に削減できなければ、これを使用する半導体要素のサイズの小型化は極めて制限される。
【0004】
[0003]例えば、従来のパッケージの金属トレースの厚さは通常１２０〜２５０マイクロメートルに及び、パッケージトレースは、マイクロフィルム化、暴露およびエッチングのプロセスの後に形成される。しかしながら、エッチングプロセスは回路のピッチおよび幅を制約し、アンダーカット効果はパッケージトレースの信頼性に影響する。従って、パッケージトレースの従来のリードフレームは半導体要素の小型化に適していない。
【0005】
[0004]従って、要素の小型化に関する上記の問題を解決し、パッケージの製造プロセスを簡略化する様子は、半導体パッケージの開発研究の重要な方向性になった。
【発明の概要】
【0006】
[0005]本発明の実施形態の第１の態様によれば、半導体パッケージが提供される。該半導体パッケージは第１の絶縁層と複数のパッケージトレースとを備えており、複数のホールが該第１の絶縁層の第１の表面上に配置され、該パッケージトレースは該絶縁層に埋め込まれて、該ホールのもう一方の端に接続されている。
【0007】
[0006]本発明の別の実施形態の一態様によれば、半導体パッケージが提供される。該半導体パッケージは第１の絶縁層と、複数の位置決めユニットと複数のパッケージトレースとを備えている。該第１の絶縁層の弾性率は１．０ＧＰａより大きい。該位置決めユニットは該第１の絶縁層上に配置される。該パッケージトレースは該位置決めユニットの下に配置される。
【0008】
[0007]本発明の別の実施形態の一態様によれば、半導体パッケージの製造方法が提供される。該製造方法は以下のステップを備えている。まず、キャリアが提供される。次に、複数のトレースが該キャリア上に形成される。そして、第１の絶縁層が該トレース上に形成される。その後、複数の位置決めユニットが該第１の絶縁層の第１の表面上に形成され、ここで該位置決めユニットは該トレースに直接接触している。
【0009】
[0008]本発明は、好ましい非制限的な実施形態に関する以下の詳細な説明から明らかになるであろう。以下の説明は添付の図面を参照してなされる。
【図面の簡単な説明】
【0010】
【図1】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図2】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図3】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図4】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図5】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図6】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図7】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図8】本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートである。
【図9】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図10】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図11】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図12】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図13】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図14】本発明の第１の実施形態に従って、３つの異なるチップパッケージによって例証される、個別半導体パッケージを製造してチップに接続する詳細なフローチャートである。
【図15】マルチチップパッケージに使用されている本発明の第１の実施形態の一例である。
【図16】本発明の第１の実施形態のパッケージ要素がパッケージされる前の詳細図である。
【図17】本発明の第１の実施形態のパッケージ要素がパッケージされる前の詳細図である。
【図18】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図19】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図20】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図21】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図22】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図23】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図24】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【図25】本発明の第２の実施形態に従った個別半導体パッケージ製造の図である。
【発明を実施するための形態】
【0011】
（第１の実施形態）[0014]図１以降を参照すると、本発明の第１の実施形態に従った個別半導体パッケージ製造のプロセスフローチャートが示されている。まず、キャリア１０が提供される。本発明の本実施形態では、キャリア１０はスチール片である。そして、図２を参照すると、フォトレジスト層１１がキャリア１０上に最初に形成されて、さらに図３に図示されるようにパターンフォトレジスト層１１’として成形される。
【0012】
[0015]図４を参照すると、導電層２０がフォトレジスト層１１’の空き部分に形成され、導電層２０の厚さは０．０１〜０．４ｍｍに及ぶが、好ましくは０．０２５〜０．０３５ｍｍに及ぶ。本発明の本実施形態では、導電層２０は電気メッキによって形成される。図５に図示されているように、フォトレジスト層１１’は除去されるが、導電層２０（第１の導電層）は残されて、半導体チップ内のトレースではなくパッケージトレースとして使用される。本発明の本実施形態では、導電層２０によって形成された複数のパッケージトレースが好ましくは電気的に絶縁されて、パッケージトレースレイアウトユニットとして使用される。実際の用途において、パッケージトレースは相互に電気的に接続される。形成プロセス中、複数のパッケージトレースレイアウトユニットが形成されて、各パッケージトレースレイアウトユニットは同一パターンを実質的に有しており、パッケージされるチップに個々に対応している。
【0013】
[0016]図６を参照すると、モールド２３が提供され、このモールド２３は、トレース層２０の位置に対応する複数の突起を有している。そして絶縁材料が溶融されて、第１の絶縁層２１を形成し、この第１の絶縁層２１の厚さは通常０．１〜０．４ｍｍに及ぶが、好ましくは０．１８〜０．２２ｍｍに及ぶ。図７に図示されているように、複数のパッケージトレースが第１の絶縁層２１に埋め込まれるか、第１の絶縁層２１に配置され、第１の絶縁層２１の表面に延長される。本発明の本実施形態では、絶縁材料はモールド材料であり、絶縁材料の弾性率は１．０ＧＰａより大きく、好ましくは絶縁材料のＣＴＥ値は１０ｐｐｍ未満である。実際の用途では、第１の絶縁層２１は必ずしも１つの層に制限されるわけではない。当業者は、複数の材料を使用して複数の形成回数で複合絶縁層を構成したり、同一材料を使用して複数の形成回数で絶縁層を形成したりすることができ、このような修正は依然とし本発明の許容範囲内である。しかしながら、本発明の本実施形態では、第１の絶縁層２１は単一材料から形成されており、パッケージトレースは第１の絶縁層２１に埋め込まれている。つまり第１の絶縁層２１の高さはパッケージトレースの高さより高くなければならない。
【0014】
[0017]モールド２３上に配置された複数の突起はトレース層２０に対応しているため、複数のホール２２は第１の絶縁層２１の表面上に形成される。図８を参照すると、モールド２３およびキャリア１０は除去されて、個別に輸送可能な半導体パッケージが形成される。本発明の本実施形態では、ホール２２の一方の端がトレース層２０のパッケージトレースに接触しており、導体を接続するための位置決めユニットとして使用されるホールはトレース層２０から作られる。
【0015】
[0018]図９を参照すると、図８に従って製造された個別半導体パッケージが第２の導体を介してチップ３１に接続される。本発明の本実施形態では、第２の導体は半田３３および柱状バンプ３２を介してチップ３１に接続される。加えて、図１０に図示されるように、ホール２２は、第２の導電層４１を形成するために、ニッケル、金、銅または半田などの導電材料によって全体的または部分的に充填可能である。本発明の本実施形態では、導電材料は半田４１によって形成されて、後続の処理を容易にする。
【0016】
[0019]図１１を参照すると、導体４２はホール２２の位置決め／設定を介して個別半導体パッケージに固定され、チップ３１の信号は柱状バンプ３２、半田３３、トレース層２０および導体４２を介して外部に送信される。本発明の本実施形態では、導体４２は半田ボールまたはトレースであり、導体４２はプリント回路基板（ＰＣ基板）や別の受信基板層に接続するために使用されてもよい。溶解される場合に半田ボールの半田がどこかに流れるのを回避するために、位置決めユニットの制限は、半田をホール２２内に閉じ込めるためのものである。本発明の本実施形態では、位置決めユニットはホール２２であり、これはランスルーホールかインデントのみであってもよい。
【0017】
[0020]半田４１は、導体４２とトレース層２０間の電気的接続をより緊密にすることが可能であり、また、半田ボールが導体４２として使用される場合に生じるが、ホール２２を完全に充填することはできないバブルの発生を回避する。
【0018】
[0021]他方、個別半導体パッケージおよびチップ３１のパッケージは柔軟性であってもよい。図１２を参照すると、カプセル化材料などの絶縁材料が第２の絶縁層５１として使用され、チップ３１に溶融されて柱状バンプ３２をカプセル化してチップ３１を暴露させることが可能である。あるいは、図１３に図示されるように、第２の絶縁層５２は柱状バンプ３２およびチップ３１をカプセル化するが、チップ３１の上部表面を暴露する。あるいは、図１４に図示されるように、第２の絶縁層５３は柱状バンプ３２をカプセル化するが、チップ３１と整列される。
【0019】
[0022]加えて、半導体パッケージはまたマルチチップパッケージにおいても使用される。図１５を参照すると、チップ６１をトレースに固定および接続させる空間７２が第１の絶縁層のホールに加えて配置されており、チップはホール２２’を介して半田ボールに接続される。
【0020】
[0023]図１６を参照すると、本発明の第１の実施形態に従ったリードフレームの斜視図が示されている。図１６は図８の底面図であり、第１の導電層によって形成されたパッケージトレースレイアウトユニット８０が第１の絶縁層２１に埋め込まれており、複数の基準マーク９０が、チップがパッケージされる場合にリードフレームを位置決めするために使用される。本発明の実施形態では、個々のパッケージトレースレイアウトユニット８０の形状が図１７に図示されている。パッケージトレースレイアウトユニット８０は、パッケージトレースレイアウトユニットのパターンを形成し、パッケージされるチップに対応するための複数の電気絶縁性パッケージトレースを備えており、より小さなチップは導電ドット８４を介して電気的に接続され、より大きなチップは導電ドット７４を介して電気的に接続される。従って、本発明の本実施形態では異なるサイズのチップのリードフレームとして使用可能である。図１６および図１７に図示されるように、パッケージトレースレイアウトユニット８０は同一パターンを実質的に有しており、相互に絶縁されているパッケージトレースレイアウトユニット８０はマトリクス状に配列され、第１の絶縁層２１に埋め込まれている。
【0021】
[0024]各パッケージトレースレイアウトユニット８０は好ましくはファンインまたはファンアウトパターンを有している。第１の導電層２０および第２の導電層４１は、微細ピッチの機能を達成するための異なるピッチを有することが可能である。
【0022】
（第２の実施形態）[0025]図１８以降を参照すると、本発明の第２の実施形態に従った半導体パッケージの製造方法が示されている。まず、キャリア１９が提供され、このキャリア１９は本発明の本実施形態では銅からなる。第１の実施形態の図１〜図４のように、他の製造方法は図１８に図示されたようなステージ結果を取得し、パターン化された第１の導電層２０’がキャリア１９上に形成される。
【0023】
[0026]図１９を参照すると、１層のフォトレジスト層２５が第１の導電層２０’上にコーティングされて、ホール２７’がパターン化されたフォトレジスト層２５上に形成される。図２０を参照すると、第２の導電層２７がホール２７’に形成される。本発明の本実施形態では、第２の導電層２７が電気メッキによって形成され、第１の絶縁層２８の表面から突出されるのではなく、実質的に平らである。
【0024】
[0027]フォトレジスト層２５が除去されて、パターン化された第１の導電層２０’および第２の導電層２７が図２１に図示されたように取得される。図２２を参照すると、モールド材料が注入されて第１の絶縁層２８を形成し、パターン化された第１の導電層２０’および第２の導電層２７が第１の絶縁層２８に埋め込まれる。本発明の本実施形態では、第１の絶縁層２８を形成するのに使用されたモールド材料はエポキシ樹脂であり、モールド材料の弾性率は１．０ＧＰａより大きいが、弾性率のＣＴＥ値は１０ｐｐｍ未満である。
【0025】
[0028]エッチングによって、キャリア１９は除去されて、図２３に図示されるようなパッケージ前の半導体パッケージを取得する。非パッケージ半導体パッケージの適用が図２４に図示されており、非パッケージ半導体パッケージは半田３３’および柱状バンプ３２’を介してチップ３１’に接続可能である。
【0026】
[0029]加えて、第２の導電層２７は、テープが除去される場合にＱＦＮパッケージに生じる樹脂残渣問題を解決するために前処理可能である。
【0027】
[0030]図２５を参照すると、導電突起３９はパッケージトレースレイアウトの第１の導電層２０’上に配置可能である。導電突起３９は銀、金、他の金属あるいは導電材料からなることが可能であり、導電突起の上に直接あるパッケージトレースレイアウトの一部は第１の絶縁層２８のモールド材料である。従って、非パッケージ半導体パッケージが従来の配線接着に使用される場合、トレースは導電突起３９に接続可能であり、リードフレームは可能な限りチップパッケージに近く隣接し、トレースに接続される場合にぐらつきがなく、ワイヤをチップに接着させる効率を増大させる。
【0028】
[0031]導電層２０または２０’（パッケージトレース）は、導電層に対するマイクロフィルム化、暴露およびエッチングなどのさらなるプロセスを適用せずに製造プロセス中に形成されるため、導電層はエッチングピッチによって制約されず、パッケージトレースの信頼性はアンダーカットによって影響されない。しかしながら、パッケージトレースは半導体要素の小型化についての要件をさらに満たす。
【0029】
[0032]パッケージトレースレイアウトユニットは、微細ピッチの機能を達成するためにファンインまたファンアウトパターンを有している。
【0030】
[0033]さらに、ホール２２（位置決めユニット）は、半田ボールをパッケージ要素により正確に接続するために位置決め設定をなし、溶解される場合に半田のオーバーフローを回避する。
【0031】
[0034]加えて、モールド２３およびホール２２（位置決めユニット）は第１の絶縁層２１の材料を直接使用して形成され、第１の絶縁層２１および位置決めユニットはモールド材料を充填して形成され、半導体パッケージの製造プロセスを大きく簡略化することができる。
【0032】
[0035]さらに、図１１によると、パッケージトレース２０の配置によって、半田ボール間のピッチはチップバンプ３２間のピッチより大きくてもよい。従って、本発明の技術は、ピッチの要件がより少ない製造プロセスに適用可能である。
【0033】
[0036]さらに、第１の絶縁層２１はモールド材料をパッケージトレースパターンのキャリアとして使用し、それゆえパッケージトレースパターンは金属トレースによって接続されず、パッケージトレースパターンを接続するためのトレースを有する従来のリードフレームとは異なる。リードフレームのトレース間の絶縁層は単に絶縁目的で使用され、キャリアとしては使用されることはない。結果として、本発明の実施形態は、リードフレームパターンを接続するための接続トレースを有しておらず、各パッケージは個々のパターンを有しており、切削がより容易である。
【0034】
[0037]従来のチップにおいて、パッケージトレースは金属トレースを介して接続され、それゆえパッケージトレースは、チップが個々にテスト可能である前にまず分割されなければならない。上記実施形態では、各パッケージトレースパターンは電気的に絶縁され、接続用の金属トレースを有していないため、チップがパッケージトレースに接続された後でもチップは依然としてテスト可能であり、テストにかかる時間およびコストを大きくセーブすることができる。
【0035】
[0038]本発明は、一例として好ましい実施形態に関して説明されてきたが、本発明はこれらに制限されないことが理解されるべきである。反対に、種々の修正および類似の配列および手順をカバーすることが意図されており、添付の請求項の範囲は従って、すべてのこのような修正および類似の配列および手順を包含するような広範な解釈がなされるべきである。例えば、第１の絶縁層２１は必ずしも１つの層に制限されない。本発明の当業者は、複数の材料を使用して複数の形成回数で複合絶縁層を形成したり、同一材料を使用して複数の形成回数で絶縁層を形成したりすることが可能であり、このような修正は依然として、添付の請求項に定義されている本発明の許容範囲内にある。
【符号の説明】
【0036】
１０…キャリア、１１、１１’…フォトレジスト層、１９…キャリア、２０…導電層、２０’ …第１の導電層、２１…絶縁層、２２…ホール、２３…モールド、２５…フォトレジスト層、２７…第２の導電層、２８…第１の絶縁層、３１、３１’…チップ、３２、３２’…柱状バンプ、３３…半田、３９…導電突起、４１…第２の導電層、４２…導体、６１…チップ、７４…導電ドット、８０…パッケージトレースレイアウトユニット、８４…導電ドット。