特許 6060775 リセット回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6060775

(24)【登録日】2016年12月22日

(45)【発行日】2017年1月18日

(54)【発明の名称】リセット回路

(51)【国際特許分類】

   H03K 17/22 20060101AFI20170106BHJP

   H03K 17/24 20060101ALI20170106BHJP

   G06F 1/24 20060101ALI20170106BHJP

【ＦＩ】

   H03K17/22 D

   H03K17/24

   G06F1/24 351

【請求項の数】1

【全頁数】6

(21)【出願番号】特願2013-72970(P2013-72970)

(22)【出願日】2013年3月29日

(65)【公開番号】特開2014-197791(P2014-197791A)

(43)【公開日】2014年10月16日

【審査請求日】2016年2月29日

(73)【特許権者】

【識別番号】000006611

【氏名又は名称】株式会社富士通ゼネラル

(72)【発明者】

【氏名】田上 泰生

【審査官】 及川 尚人

(56)【参考文献】

【文献】 特開平０５−２３３１０１（ＪＰ，Ａ）

【文献】 特開２０１１−１６６５９３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００６／０１０３４３７（ＵＳ，Ａ１）

【文献】 特開平０６−２１６７５６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １７／２２

Ｈ０３Ｋ １７／２４

Ｇ０６Ｆ １／２４

(57)【特許請求の範囲】

【請求項1】

出力端からリセット信号を出力するリセット回路であって、
第１の電源と、
前記第１の電源に入力端が接続された第１のリセット回路と、
第２の電源と、
前記第２の電源に入力端が接続された第２のリセット回路と、
前記第１の電源に一端が接続された第１の抵抗と、
前記第２の電源に一端が接続された第２の抵抗と、
エミッタに、前記第１のリセット回路の出力端と前記第１の抵抗の他端と前記出力端が接続され、ベースに、前記第２のリセット回路の出力端と前記第２の抵抗の他端とが接続され、コレクタが接地されたＰＮＰトランジスタと、
を備えたことを特徴とするリセット回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、リセット回路に関する。

【背景技術】

【0002】

従来、電源の電圧低下によるシステム暴走等の異常動作を未然に防ぐために、電源電圧を監視し、所定の電圧以下になるとＬｏｗレベルの出力を生成してマイコンにリセットをかけるリセットＩＣが知られている。このリセットＩＣにおいて、例えば、３．３Ｖと５．０Ｖの２系統の電圧を監視するには、例えば、図２に示すように、マイコン１３０に２つの入力ポート（入力＃１，＃２）が必要になる。

【0003】

これに対し、マイコン１３０の入力ポートを１個で済まそうとすれば、例えば、図３に示すように、異なる電圧で駆動されるそれぞれのリセットＩＣ１１０，１２０から出力される２つの入力信号の論理和をとる必要があり、そのためには論理回路（実質的にはＯＲであるが負論理で動作するためＡＮＤゲート１４０）を付加する必要があり、更に、この論理回路を安定して動作させるために別電源（１５Ｖ）を用意する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は上記した課題を解決するためになされたものであり、１個の入力ポートで２系統の電圧監視が可能なリセット回路を、監視する電源以外の電源を用いずに提供することを目的とする。

【課題を解決するための手段】

【0005】

上記した課題を解決するために本発明のリセット回路は、出力端からリセット信号を出力するリセット回路であって、第１の電源と、前記第１の電源に入力端が接続された第１のリセット回路と、第２の電源と、前記第２の電源に入力端が接続された第２のリセット回路と、前記第１の電源に一端が接続された第１の抵抗と、前記第２の電源に一端が接続された第２の抵抗と、エミッタに、前記第１のリセット回路の出力端と前記第１の抵抗の他端と前記出力端が接続され、ベースに、前記第２のリセット回路の出力端と前記第２の抵抗の他端とが接続され、コレクタが接地されたＰＮＰトランジスタと、を備えたことを特徴とする。

【発明の効果】

【0006】

本発明によれば、１個の入力ポートで安定して２系統の電圧監視が可能なリセット回路を提供することができる。

【図面の簡単な説明】

【0007】

【図1】本発明の実施の形態に係るリセット回路の構成を示すブロック図である。

【図2】従来例１のリセット回路の構成を示すブロック図である。

【図3】従来例２のリセット回路の構成を示すブロック図である。

【発明を実施するための形態】

【0008】

以下、添付図面を参照して、本発明を実施するための形態（以下、本実施形態という）について詳細に説明する。なお、本実施形態の説明の全体を通して同じ要素には同じ番号を付している。

【0009】

（実施形態の構成）
図１は、本実施形態に係るリセット回路１０の構成を示すブロック図である。本実施形態に係るリセット回路１０は、リセットＩＣ１１（第１のリセット回路），リセットＩＣ１２（第２のリセット回路）と、抵抗Ｒ１，Ｒ２，ＲＢと、ＰＮＰトランジスタ（以下、単にＴＲ１という）と、を含み構成される。

【0010】

リセットＩＣ１１は、３．３Ｖ電源（第１の電源）で駆動されるオープンドレイン（オーブンコレクタ）の出力端子を有するＩＣであり、３．３Ｖ電源が所定電圧以下になったときにＬｏｗレベルのリセット信号を生成してリセット回路１０の出力端Ｐ０からマイコン１３の入力ポートＰ１に出力する。その結果、マイコン１３はリセットされる。リセットＩＣ１２も同様、オープンドレインの出力端子を有するＩＣであり、５．０Ｖ電源（第２の電源）で駆動され、この５．０Ｖ電源が所定電圧以下になった場合にＬｏｗレベルのリセット信号を生成してリセット回路１０の出力端Ｐ０からマイコン１３の入力ポートＰ１に出力する。その結果、マイコン１３はリセットされる。

【0011】

被リセット回路であるマイコン１３は、内蔵のメモリに記録されたプログラムにしたがい演算処理を行うとともに、図示を省略した周辺ＬＳＩ等を制御する。ここでは、リセットＩＣ１１，１２により生成されるそれぞれのリセット信号をリセット回路１０の出力端Ｐ０から１個のポートＰ１を介して取り込んでリセット処理を行う。

【0012】

抵抗Ｒ１は、一端が５．０Ｖ電源（第２の電源）に接続され、他端がＴＲ１のベースに接続されるプルアップ抵抗である。抵抗Ｒ２は、一端が３．３Ｖ電源（第１の電源）に接続され、他端がＴＲ１のエミッタに接続されるプルアップ抵抗である。抵抗ＲＢはリセットＩＣ１２の出力端子とＴＲ１のベースの間に接続されるベース抵抗である。

【0013】

ＴＲ１は、３．３Ｖ電源により動作するリセットＩＣ１１出力と、５．０Ｖ電源によって動作するリセットＩＣ１２出力との干渉防止のために用いられる。エミッタには、上記した抵抗Ｒ２の他に、リセットＩＣ１１の出力端子とリセット回路１０の出力端Ｐ０を介しマイコン１３の入力ポートＰ１とが接続され、ベースには、上記した抵抗Ｒ１の他に、リセットＩＣ１２の出力端（オープンドレイン）が接続され、更にコレクタが接地されている。

【0014】

（実施形態の動作）
以下、図１に示す本実施形態に係るリセット回路１０の動作について詳細に説明する。

【0015】

まず、リセットＩＣ１１の動作から説明する。３．３Ｖ（第１の電源）の電圧が所定電圧以下になってリセットＩＣ１１が動作すると、マイコン１３の１個の入力ポートＰ１に対するリセット入力がＬｏｗレベルになる。このとき、リセットＩＣ１２の出力はＨｉｇｈレベルであってＴＲ１のベースに入力されているためＴＲ１は動作せず、したがって、リセットＩＣ１２の出力はマイコン１３の入力ポートＰ１に伝わることがなく、その結果、マイコン１３の入力ポートＰ１はＬｏｗレベルになりマイコン１３はリセットされる。

【0016】

そして、更に、３．３Ｖ電源の電圧が低下すると、リセットＩＣ１１の動作電圧以下となり出力はハイインピーダンス状態になる。しかし、電圧が低下した３．３Ｖの電源ラインが抵抗Ｒ２を介してマイコン１３の入力ポートＰ１に接続されているため、マイコン１３の入力ポートの電位はＬｏｗレベルを維持する。よってマイコン１３のリセット状態も維持される。このとき、リセットＩＣ１２の出力はＨｉｇｈレベルであってベースに供給されているためＴＲ１は動作せず、したがって、リセットＩＣ１２の出力はマイコン１３の入力ポートＰ１に伝わらず、その結果、入力ポートＰ１はＬｏｗレベルになる。このため、マイコン１３は、入力ポートＰ１を介してそのＬｏｗレベルの信号を取込んでリセット処理を行うことができる。

【0017】

次に、リセットＩＣ１２の動作について説明する。５．０Ｖ（第２の電源）の電圧が所定電圧以下になってリセットＩＣ１２が動作すると、ＴＲ１のベースにはＬｏｗレベルが入力され、その結果、ＴＲ１が動作する。ここで、ＴＲ１が動作するとＴＲ１のエミッタの電位はＬｏｗレベルになり、マイコン１３の入力ポートＰ１はＬｏｗレベルになり、マイコン１３はリセットされる。

【0018】

そして、更に５．０Ｖ電源の電圧が低下すると、リセットＩＣ１２の動作電圧以下となり出力はハイインピーダンス状態になる。ここで、リセットＩＣ１２の代わりに、電圧が低下した５．０Ｖの電源ラインが抵抗Ｒ１を介してＴＲ１のベースに接続されているため、ＴＲ１のベース電位はＬｏｗレベルになり、したがって、ＴＲ１は継続して動作し、エミッタの電位はＬｏｗレベルを維持する。このとき、リセットＩＣ１１の出力はＨｉｇｈレベルであるが、ＴＲ１が動作しており、コレクタが接地されていることから、マイコン１３の入力ポートＰ１の電位はＬｏｗレベルを維持する。よってマイコン１３のリセット状態も維持される。以上５．０Ｖ電源と３．３Ｖ電源との例示で説明を行なってきたが、本発明はこれに限定されることなく任意の電圧の組み合わせで行うことができる。ただし、リセットＩＣ１１に接続される電源の電圧はリセットＩＣ１２に接続されている電源の電圧より低い電圧を接続することが推奨される。これはＴＲ１のベース電圧がエミッタ電圧より低いと、電源が正常な状態(リセットがかからないレベルの電圧)でもＴＲ１がオンになってＰ１のレベルがベース電圧まで下がってしまう可能性があるからである。

【0019】

（実施形態の効果）
以上説明のように本実施形態に係るリセット回路１０によれば、第１の電源（３．３Ｖ電源）の電圧が低下して第１のリセット回路（リセットＩＣ１１）の出力がハイインピーダンス状態になって動作不能になっても第１の抵抗（Ｒ２）により被リセット回路（マイコン１３）の入力ポートを第１の電源の電圧と同電位に設定する。また、このとき、ＰＮＰトランジスタ（ＴＲ１）により、第２のリセット回路出力による干渉を回避することができる。逆に、第２の電圧が低下して第２のリセット回路の出力がハイインピーダンス状態になって動作不能になっても第２の抵抗（Ｒ１）により入力ポートを第２の電源の電圧と同電位に設定する。このため、マイコン１３の１個の入力ポートＰ１で安定して２系統の電圧監視が可能になる。したがって、回路規模の縮小、部品実装密度の削減、およびコストダウンが可能になる。

【0020】

以上、本発明の好ましい実施形態について詳述したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されないことは言うまでもない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。またその様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0021】

１０…リセット回路、１１…リセットＩＣ（第１のリセット回路）、１２…リセットＩＣ（第２のリセット回路）、１３…マイコン（被リセット回路）、ＴＲ１…ＰＮＰトランジスタ、Ｒ１、Ｒ２、ＲＢ…抵抗

【図1】

【図2】

【図3】