特許 6065303 スイッチングデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6065303

(24)【登録日】2017年1月6日

(45)【発行日】2017年1月25日

(54)【発明の名称】スイッチングデバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20170116BHJP

   H01L 29/12 20060101ALI20170116BHJP

   H01L 21/28 20060101ALI20170116BHJP

   H01L 29/417 20060101ALI20170116BHJP

   H01L 21/822 20060101ALI20170116BHJP

   H01L 27/04 20060101ALI20170116BHJP

【ＦＩ】

   H01L29/78 652M

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 652C

   H01L29/78 652S

   H01L21/28 301R

   H01L21/28 301B

   H01L29/50 M

   H01L27/04 H

【請求項の数】13

【全頁数】14

(21)【出願番号】特願2012-135431(P2012-135431)

(22)【出願日】2012年6月15日

(65)【公開番号】特開2014-3051(P2014-3051A)

(43)【公開日】2014年1月9日

【審査請求日】2015年6月10日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100087701

【弁理士】

【氏名又は名称】稲岡 耕作

(74)【代理人】

【識別番号】100101328

【弁理士】

【氏名又は名称】川崎 実夫

(74)【代理人】

【識別番号】100149766

【弁理士】

【氏名又は名称】京村 順二

(72)【発明者】

【氏名】中野 佑紀

(72)【発明者】

【氏名】坂入 寛之

【審査官】 早川 朋一

(56)【参考文献】

【文献】 特開平０５−１２１７４６（ＪＰ，Ａ）

【文献】 特開２０１０−２５８３２８（ＪＰ，Ａ）

【文献】 特開平０９−００８０５２（ＪＰ，Ａ）

【文献】 特開２００９−２６０２５３（ＪＰ，Ａ）

【文献】 特開昭６１−０８０８５８（ＪＰ，Ａ）

【文献】 特表２０００−５１６４０２（ＪＰ，Ａ）

【文献】 特開２０１１−１５９７９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２１／３３１

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２１／２８−２１／２８８

Ｈ０１Ｌ ２１／４４−２１／４４５

Ｈ０１Ｌ ２９／４０−２９／５１

(57)【特許請求の範囲】

【請求項1】

電圧のオン／オフ制御によって負荷のスイッチング動作を行うためのスイッチングデバイスであって、
前記電圧のオン制御によって電流パスが形成されるＳｉＣ半導体層と、
前記ＳｉＣ半導体層に接するように配置された第１電極と、
前記ＳｉＣ半導体層に接するように配置され、前記電流パスの形成によって前記第１電極と導通する第２電極とを含み、
前記第１電極は、所定の高温条件下で抵抗値が増加する材料からなり、前記電流パスに過電流に流れたときに、その電流密度を所定値以下に制限する可変抵抗部を有し、
前記可変抵抗部は、前記所定の高温条件になったときの抵抗値の増加割合が相対的に高い高抵抗部と、当該増加割合が前記高抵抗部よりも低い低抵抗部とを含む、スイッチングデバイス。

【請求項2】

前記可変抵抗部は、前記第１電極の厚さ方向中央に対して前記ＳｉＣ半導体層に近い側に配置されている、請求項１に記載のスイッチングデバイス。

【請求項3】

前記可変抵抗部は、導電性を有するチタン酸バリウム系化合物からなる、請求項１または２に記載のスイッチングデバイス。

【請求項4】

前記高抵抗部は、前記低抵抗部よりも薄く、前記低抵抗部に対して前記ＳｉＣ半導体層に近い側に配置されている、請求項１〜３のいずれか一項に記載のスイッチングデバイス。

【請求項5】

前記ＳｉＣ半導体層上に形成された層間絶縁膜をさらに含み、
前記可変抵抗部は、前記層間絶縁膜を覆うように形成されている、請求項１〜４のいずれか一項に記載のスイッチングデバイス。

【請求項6】

前記可変抵抗部は、前記ＳｉＣ半導体層と接している、請求項１〜５のいずれか一項に記載のスイッチングデバイス。

【請求項7】

前記可変抵抗部は、前記ＳｉＣ半導体層に選択的に接しており、
前記第１電極は、前記可変抵抗部とは異なる部分でＳｉＣ半導体層に接するコンタクト部を含む、請求項６に記載のスイッチングデバイス。

【請求項8】

前記第１電極は、前記可変抵抗部と前記ＳｉＣ半導体層との間に配置され、前記ＳｉＣ半導体層と接するコンタクト部を含む、請求項１〜５のいずれかに記載のスイッチングデバイス。

【請求項9】

前記コンタクト部の厚さは、１μｍ以下である、請求項８に記載のスイッチングデバイス。

【請求項10】

前記スイッチングデバイスは、
前記ＳｉＣ半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極とを含む、ＭＩＳトランジスタ構造を有し、
前記ゲート電極への電圧のオン／オフ制御によって、前記ＳｉＣ半導体層の前記ゲート絶縁膜との界面近傍に前記電流パスが形成される、請求項１〜９のいずれか一項に記載のスイッチングデバイス。

【請求項11】

前記ＭＩＳトランジスタ構造は、前記ＳｉＣ半導体層に形成されたゲートトレンチを含み、前記ゲート電極が、前記ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたトレンチゲート構造を含む、請求項１０に記載のスイッチングデバイス。

【請求項12】

前記ＳｉＣ半導体層は、前記ＳｉＣ半導体層の表面側に露出するように形成され、前記ゲートトレンチの側面の一部を形成するソース層を含み、
前記第１電極は、前記ソース層に接するソース電極を含む、請求項１１に記載のスイッチングデバイス。

【請求項13】

前記スイッチングデバイスは、前記ＳｉＣ半導体層の前記表面から前記ソース層を貫通するように形成されたソーストレンチをさらに含み、
前記可変抵抗部は、前記ソーストレンチに入り込むように形成されている、請求項１２に記載のスイッチングデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＳｉＣを使用するスイッチングデバイスに関する。

【背景技術】

【0002】

従来、モータ制御システム、電力変換システム等、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体パワーデバイスが注目されている。
この種の半導体パワーデバイスとしては、たとえば、ＳｉＣ半導体装置が公知である（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７−２５８４６５号公報

【発明の概要】

【課題を解決するための手段】

【0004】

本発明のスイッチングデバイスは、電圧のオン／オフ制御によって負荷のスイッチング動作を行うためのスイッチングデバイスであって、前記電圧のオン制御によって電流パスが形成されるＳｉＣ半導体層と、前記ＳｉＣ半導体層に接するように配置された第１電極と、前記ＳｉＣ半導体層に接するように配置され、前記電流パスの形成によって前記第１電極と導通する第２電極とを含み、前記第１電極は、所定の高温条件下で抵抗値が増加する材料からなり、前記電流パスに過電流に流れたときに、その電流密度を所定値以下に制限する可変抵抗部を有し、前記可変抵抗部は、前記所定の高温条件になったときの抵抗値の増加割合が相対的に高い高抵抗部と、当該増加割合が前記高抵抗部よりも低い低抵抗部とを含む（請求項１）。

【0005】

この構成によれば、ＳｉＣ半導体層を介して第１電極と第２電極との間に過電流が流れ、その過電流による発熱に起因して可変抵抗部が高温条件になったときに、可変抵抗部の抵抗値を増加させることができる。この可変抵抗部の抵抗値の増加は、第１電極−第２電極間に流れる過電流の密度を低下させる。したがって、第１電極−第２電極間が短絡して過電流が流れても、時間の経過に伴って電流密度が所定値以下に低下する。その結果、過電流が流れ続けてデバイスが熱破壊することを防止することができる。つまり、デバイスの短絡耐量を向上させることができる。

【0006】

前記可変抵抗部は、前記第１電極の厚さ方向中央に対して前記ＳｉＣ半導体層に近い側に配置されていることが好ましい（請求項２）。
この構成によれば、過電流による発熱が主にＳｉＣ半導体層内で起こる場合に、その熱を可変抵抗部により早く伝えることができる。そのため、可変抵抗部の抵抗値が増加し始めるまでの時間を短縮することができる。その結果、より短時間で過電流の密度を低下させることができる。

【0007】

前記可変抵抗部は、導電性を有するチタン酸バリウム系化合物からなることが好ましい（請求項３）。
前記高抵抗部は、前記低抵抗部よりも薄く、前記低抵抗部に対して前記ＳｉＣ半導体層に近い側に配置されていることが好ましい（請求項４）。

【0008】

この構成によれば、可変抵抗部に低抵抗部が設けられ、さらに高抵抗部が薄く形成されている。そのため、通常使用時に可変抵抗部が高温に晒される事態が生じても、可変抵抗部全体の抵抗値が高くなり過ぎることを防止することができる。一方、短絡時には、可変抵抗部の高抵抗部が主となって、過電流の密度を良好に十分に低下させることができる。つまり、オン抵抗の上昇を抑えながら、過電流の密度を良好に低下させることができるスイッチングデバイスを提供することができる。

【0009】

前記半導体装置は、前記ＳｉＣ半導体層上に形成された層間絶縁膜をさらに含み、前記可変抵抗部は、前記層間絶縁膜を覆うように形成されていることが好ましい（請求項５）。
前記可変抵抗部は、前記ＳｉＣ半導体層と接していてもよい（請求項６）。
この構成によれば、過電流による発熱が主にＳｉＣ半導体層内で起こる場合に、その熱を可変抵抗部に直接伝えることができる。

【0010】

また、前記可変抵抗部が、前記ＳｉＣ半導体層に選択的に接している場合、前記第１電極は、前記可変抵抗部とは異なる部分でＳｉＣ半導体層に接するコンタクト部を含んでいてもよい（請求項７）。
また、前記第１電極は、前記可変抵抗部と前記ＳｉＣ半導体層との間に配置され、前記ＳｉＣ半導体層と接するコンタクト部を含んでいてもよい（請求項８）。

【0011】

この構成によれば、ＳｉＣ半導体層に対して第１電極を良好にオーミック接触させることができる。この場合、前記コンタクト部の厚さは、１μｍ以下であることが好ましい（請求項９）。
前記スイッチングデバイスは、前記ＳｉＣ半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極とを含む、ＭＩＳトランジスタ構造を有し、前記ゲート電極への電圧のオン／オフ制御によって、前記ＳｉＣ半導体層の前記ゲート絶縁膜との界面近傍に前記電流パスが形成されるものであってもよい（請求項１０）。

【0012】

この構成によれば、たとえば、スイッチングデバイスの短絡開始と、ゲートのオフ制御（電流パスの遮断制御）による短絡復帰との間にタイムラグがある場合でも、前記短絡復帰までの間に過電流の密度を十分低下させることができる。
前記ＭＩＳトランジスタ構造は、前記ＳｉＣ半導体層に形成されたゲートトレンチを含み、前記ゲート電極が、前記ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたトレンチゲート構造を含んでいてもよい（請求項１１）。

【0013】

トレンチゲート構造の場合、プレーナゲート構造に比べてチャネル抵抗が小さくオン抵抗が低くなる傾向がある。低オン抵抗のデバイスほど過電流の密度が高くなり易いため、デバイスが過電流に長時間耐えることが難しく、短絡開始から短絡復帰まで間に熱破壊を起こす虞がある。そこで、本発明のように第１電極に可変抵抗部を設けることによって、トレンチゲート構造のＭＩＳトランジスタにおいても、熱破壊を良好に防止することができる。

【0014】

また、前記ＳｉＣ半導体層が、前記ＳｉＣ半導体層の表面側に露出するように形成され、前記ゲートトレンチの側面の一部を形成するソース層を含む場合、前記第１電極は、前記ソース層に接するソース電極を含んでいてもよい（請求項１２）。
また、前記スイッチングデバイスが、前記ＳｉＣ半導体層の前記表面から前記ソース層を貫通するように形成されたソーストレンチをさらに含む場合、前記可変抵抗部は、前記ソーストレンチに入り込むように形成されていることが好ましい（請求項１３）。

【0015】

この構成によれば、過電流による発熱が主にＳｉＣ半導体層内で起こる場合に、当該主な発熱領域と可変抵抗部との距離が近くなる。その結果、当該発熱領域で発生する熱を、効率よく可変抵抗部に伝えることができる。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の第１参考形態に係るスイッチングデバイスの模式的な断面図である。

【図2】図２は、前記スイッチングデバイスが組み込まれたインバータ回路図である。

【図3】図３（ａ）（ｂ）は、デバイス短絡時のドレイン電流Ｉｄの波形を示す図である。

【図4】図４は、本発明の第２参考形態に係るスイッチングデバイスの模式的な断面図である。

【図5】図５は、本発明の第３参考形態に係るスイッチングデバイスの模式的な断面図である。

【図6】図６は、本発明の一実施形態に係るスイッチングデバイスの模式的な断面図である。

【発明を実施するための形態】

【0017】

以下では、本発明の実施の形態および参考形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１参考形態に係るスイッチングデバイスの模式的な断面図である。
スイッチングデバイス１は、ＳｉＣが採用されたトレンチゲート型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を含む。スイッチングデバイス１は、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたＳｉＣエピタキシャル層３とを含む。ＳｉＣ基板２およびＳｉＣエピタキシャル層３の導電型は、いずれも第１導電型としてのｎ型である。具体的には、ＳｉＣ基板２は、ｎ^＋型（たとえば、濃度が１×１０^１８〜１×１０^２１ｃｍ^−３）であり、ＳｉＣエピタキシャル層３は、ＳｉＣ基板２よりも低濃度のｎ⁻型（たとえば、濃度が１×１０^１５〜１×１０^１７ｃｍ^−３）である。なお、この参考形態では、ＳｉＣ基板２およびＳｉＣエピタキシャル層３を、本発明のＳｉＣ半導体層の一例として示している。

【0018】

ＳｉＣ基板２の厚さは、この参考形態では、たとえば、３０μｍ〜４００μｍである。一方、ＳｉＣエピタキシャル層３の厚さは、この参考形態では、たとえば、３μｍ〜１００μｍである。
ＳｉＣエピタキシャル層３には、ゲートトレンチ４が形成されている。ゲートトレンチ４は、この参考形態では、たとえば、格子状に形成されている。ただし、ゲートトレンチ４の形状は、格子状に限らず、ストライプ状、ハニカム状等であってもよい。

【0019】

この参考形態では、格子状のゲートトレンチ４が形成されることにより、ＳｉＣエピタキシャル層３にはゲートトレンチ４で取り囲まれた各窓部分に単位セル５が複数形成されている。
また、ゲートトレンチ４は、側面４１と底面４２とが交わるコーナ部４３が湾曲面となるように断面Ｕ字状に形成されている。ゲートトレンチ４は、たとえば、ＳｉＣエピタキシャル層３をドライエッチングしてゲートトレンチ４の外形を形成した後、その内面をウエットエッチングすることにより形成されている。これにより、ゲートトレンチ４の側面４１の平坦性を改善することができる。その結果、ゲートトレンチ４の側面４１に沿って電流が流れる際、電子同士の衝突を低減することができるので、チャネル移動度を高くすることができる。

【0020】

ゲートトレンチ４の内面（側面４１、底面４２およびコーナ部４３）には、その全域を覆うように、ＳｉＯ_２等の絶縁材料からなるゲート絶縁膜６が形成されている。
また、ゲートトレンチ４には、ポリシリコン等の導電材料からなるゲート電極７が埋め込まれている。ゲート電極７は、ゲート絶縁膜６を介してＳｉＣエピタキシャル層３に対向している。

【0021】

各単位セル５の中央部にはソーストレンチ８が形成されている。この参考形態では、ソーストレンチ８の深さはゲートトレンチ４と同じである。ソーストレンチ８もゲートトレンチ４と同様に、側面８１と底面８２とが交わるコーナ部８３が湾曲面となるように断面Ｕ字状に形成されている。
各単位セル５には、ＳｉＣエピタキシャル層３の表面側から裏面側へ向かって順にソース層９、チャネル層１０およびドリフト層１１が形成され、これらの層９〜１１は互いに接している。こうして、ソース層９とドリフト層１１とが、ＳｉＣエピタキシャル層３の表面に垂直な縦方向にチャネル層１０を介して離間して配置された、トレンチゲート型のＭＩＳトランジスタ構造が構成されている。これらの層９〜１１の導電型は、ソース層９およびドリフト層１１が第１導電型としてのｎ型であり、チャネル層１０は第２導電型としてのｐ型である。具体的には、ソース層９は、ｎ^＋型（たとえば、濃度が１×１０^１８〜１×１０^２１ｃｍ^−３）であり、チャネル層１０は、ｐ型（たとえば、濃度が１．０×１０^１６ｃｍ^−３〜１．０×１０^１９ｃｍ^−３）であり、ドリフト層１１は、ソース層９よりも低濃度のｎ⁻型（たとえば、濃度が１×１０^１５〜１×１０^１７ｃｍ^−３）である。

【0022】

ソース層９は、ゲートトレンチ４の側面４１の一部およびソーストレンチ８の側面８１の一部を形成している。チャネル層１０も同様に、ゲートトレンチ４の側面４１の一部およびソーストレンチ８の側面８１の一部を形成している。そして、ドリフト層１１は、ゲートトレンチ４のコーナ部４３および底面４２、ならびにソーストレンチ８のコーナ部８３および底面８２を形成している。

【0023】

また、ＳｉＣエピタキシャル層３には、ソース耐電圧保持層１２が形成されている。ソース耐電圧保持層１２の導電型は、第２導電型としてのｐ型（たとえば、濃度が１．０×１０^１６ｃｍ^−３〜１．０×１０^１９ｃｍ^−３）である。
ソース耐電圧保持層１２は、ソーストレンチ８の底面８２からソーストレンチ８のコーナ部８３を経て、コーナ部８３直上のチャネル層１０に至るように形成されている。

【0024】

各ソーストレンチ８の底面８２には、ソース耐電圧保持層１２の表層部にチャネルコンタクト層１３が形成されている。チャネルコンタクト層１３の導電型は、第２導電型としてのｐ型である。具体的には、チャネルコンタクト層１３は、ｐ^＋型（たとえば、不純物濃度が１．０×１０^１８ｃｍ^−３〜２．０×１０^２１ｃｍ^−３）である。
ＳｉＣエピタキシャル層３上には、ゲート電極７を被覆するように、ＳｉＯ_２等の絶縁材料からなる層間膜１４が積層されている。

【0025】

層間膜１４には、ソーストレンチ８よりも大径のコンタクトホール１５が形成されている。これにより、コンタクトホール１５内には、各単位セル５のソーストレンチ８の全体およびＳｉＣエピタキシャル層３におけるソーストレンチ８の周縁部が露出している。当該周縁部において、ソース層９の上面および側面が露出している。
層間膜１４上には、本発明の第１電極の一例としてのソース電極１６が形成されている。ソース電極１６は、ＳｉＣエピタキシャル層３側から順に積層された可変抵抗層１７と、表面電極層１８とを含む。

【0026】

可変抵抗層１７は、この参考形態では、導電性を有するチタン酸バリウム系化合物からなる。当該チタン酸バリウム系化合物は、たとえば、チタン酸バリウムを主成分とし、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、イットリウム（Ｙ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ジスプロシウム（Ｄｙ）等の希土類金属を微量に添加することによって得ることができる。このような導電性チタン酸バリウム系化合物は、所定の高温条件になったことを感知し、その温度上昇と共に抵抗値が増加する導電材料である。

【0027】

可変抵抗層１７は、所定の厚さの単層構造で形成されていて、ソーストレンチ８の側面８１および底面８２に倣う（沿う）ように配置されている。可変抵抗層１７の厚さは、この参考形態では、たとえば、０．５μｍ〜２μｍである。これにより、ソーストレンチ８には、可変抵抗層１７に囲まれた空間１９が形成されている。可変抵抗層１７は、コンタクトホール１５から露出するＳｉＣエピタキシャル層３の全域に接している。具体的には、可変抵抗層１７は、各単位セル５において、ソーストレンチ８の底側から順にチャネルコンタクト層１３、ソース耐電圧保持層１２、チャネル層１０およびソース層９に接触している。

【0028】

表面電極層１８は、この参考形態では、可変抵抗層１７との接触側から順にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）を積層した構造（Ｔｉ／ＴｉＮ／Ａｌ）を有している。表面電極層１８は、ソーストレンチ８内の空間１９を埋め戻すように配置されている。
ＳｉＣ基板２の裏面には、本発明の第２電極の一例としてのドレイン電極２０が形成されている。ドレイン電極２０は、この参考形態では、ＳｉＣ基板２側から順にチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）および銀（Ａｇ）を積層した構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を有している。ドレイン電極２０は、ＳｉＣ基板２の裏面全域を覆っている。つまり、ドレイン電極２０は、すべての単位セル５に対して共通の電極となっている。

【0029】

このスイッチングデバイス１によれば、ゲート電極７に電圧を印加しない状態を継続することによって（オフ制御）、ｎ型のソース層９とｎ型のドリフト層１１との間が、ｐ型のチャネル層１０によって電気的に絶縁される。つまり、ソース−ドレイン間に電流パスが形成されず、スイッチオフの状態となる。一方、ソース層９とドリフト層１１との間にドレイン電圧を印加した状態でゲート電極７に閾値電圧以上の電圧を印加することによって（オン制御）、ゲートトレンチ４の側面４１に沿って垂直方向に電流を流す電流パス（チャネル）が、チャネル層１０に形成される。これが、スイッチオンの状態に相当する。

【0030】

そして、スイッチングデバイス１は、たとえば、図２に示すようなインバータ回路に組み込んで使用することができる。図２は、前記スイッチングデバイス１が組み込まれたインバータ回路図である。図３（ａ）（ｂ）は、デバイス短絡時のドレイン電流Ｉｄの波形を示す図である。
インバータ回路２１は、負荷の一例としての三相モータ２２に接続される三相インバータ回路である。インバータ回路２１は、直流電源２３およびスイッチ部２４を含む。

【0031】

直流電源２３は、この参考形態では、たとえば、７００Ｖである。直流電源２３には、その高圧側に高圧側配線２５が接続され、その低圧側に低圧側配線２６が接続されている。
スイッチ部２４は、三相モータ２２のＵ相２２Ｕ、Ｖ相２２ＶおよびＷ相２２Ｗのそれぞれの相に対応する３つのアーム２７〜２９を備えている。

【0032】

アーム２７〜２９は、高圧側配線２５と低圧側配線２６との間に並列に接続されている。アーム２７〜２９は、それぞれ高圧側のハイサイドトランジスタ（スイッチングデバイス１）３０Ｈ〜３２Ｈと、低圧側のローサイドトランジスタ（スイッチングデバイス１）３０Ｌ〜３２Ｌとを備えている。各トランジスタ３０Ｈ〜３２Ｈおよび３０Ｌ〜３２Ｌには、それぞれ回生ダイオード３３Ｈ〜３５Ｈおよび３３Ｌ〜３５Ｌが、低圧側から高圧側に順方向電流が流れるような向きで並列に接続されている。

【0033】

各トランジスタ３０Ｈ〜３２Ｈおよび３０Ｌ〜３２Ｌのゲートには、それぞれハイサイドゲートドライバ３６Ｈ〜３８Ｈおよびローサイドゲートドライバ３６Ｌ〜３８Ｌが接続されている。
インバータ回路２１では、各アーム２７〜２９のハイサイドトランジスタ３０Ｈ〜３２Ｈおよびローサイドトランジスタ３０Ｌ〜３２Ｌのオン／オフ制御を交互に切り替えることによって、つまり、一方のトランジスタがスイッチオンで、他方のトランジスタがスイッチオフである状態を交互に切り替えることによって、三相モータ２２に交流電流を流すことができる。一方、両方のトランジスタをスイッチオフの状態にすることによって、三相モータ２２への通電を停止することができる。このようにして、三相モータ２２のスイッチング動作を行う。

【0034】

一般的なインバータ回路では、スイッチング制御信号がローサイドからハイサイド、あるいはハイサイドからローサイドに切り替わるタイミングで、回路内で発生するノイズが重畳し、スイッチオフの状態のトランジスタの閾値電圧を超える場合がある。たとえば、図２のインバータ回路２１で言えば、本来スイッチオフの状態であるべきトランジスタ（たとえば、ローサイドトランジスタ３０Ｌ）が誤動作してスイッチオンの状態となる。このとき、当該アーム２７のハイサイドトランジスタ３０Ｈはスイッチオンの状態になっているため、ハイサイドおよびローサイドが共にスイッチオンの状態となって短絡（アーム短絡）する。

【0035】

アーム短絡時、高圧側配線２５と低圧側配線２６との間には高電圧（たとえば、７００Ｖ）が印加されているため、誤動作したローサイドトランジスタ３０Ｌには定格値（たとえば、１００Ａ）を超える過電流（ドレイン電流Ｉｄ）が流れる。たとえば、図３（ａ）に示すように、Ｓｉデバイス等のオン抵抗Ｒ_ｏｎが高いデバイス（高オン抵抗デバイス）では、過電流によってデバイスが発熱（主にＳｉＣエピタキシャル層３の発熱）すると、時間の経過に伴って抵抗が増加して電流が減少するが、当該抵抗の増加はデバイスの発熱に起因するものである。そのため、電流が見かけ上減少していても発熱が収まっているわけではなく、そのまま放置すると、たとえば時間ｔ_１でデバイスの熱破壊が生じる。一方、ＳｉＣデバイス等のオン抵抗Ｒ_ｏｎが低いデバイス（低オン抵抗デバイス）では、高オン抵抗デバイスに比べて大きな過電流が短時間で流れるので、デバイスの熱が高温まで急激に上昇する。そのため、高オン抵抗デバイスに比べて短時間（たとえば、ｔ_２＜ｔ_１）で熱破壊が起きてしまう。

【0036】

そこで、この参考形態では、スイッチングデバイス１に過電流が流れた場合に、ローサイドゲートドライバ３６Ｌによって過電流を検知して、ゲートのオフ制御をするようにしている。ゲートのオフ制御に関しては、ノイズ等による誤動作の防止のため、１μｓｅｃ程度の短絡検知期間が設けられている。すなわち、この短絡検知期間を過ぎても過電流が流れていると検知されてはじめて、ローサイドゲートドライバ３６Ｌによってゲートのオフ制御が行われてゲート電圧Ｖ_ｇが下げられる。しかしながら、低オン抵抗デバイスでは、熱破壊が起きるまでの時間ｔ_２が非常に短いため、短絡検知期間が時間ｔ_２よりも短い場合（たとえば、短絡検知期間ｔ_３の場合）は問題にならないが、短絡検知期間が時間ｔ_２よりも長いと（たとえば、短絡検知期間ｔ_３´の場合）、スイッチングデバイス１の熱破壊を防止できない。

【0037】

この参考形態のスイッチングデバイス１によれば、図１に示すように、ソース電極１６が可変抵抗層１７を含んでいる。そのため、過電流によるＳｉＣエピタキシャル層３内での発熱に起因して可変抵抗層１７が高温条件になったときに、可変抵抗層１７の抵抗値を増加させることができる。その結果、図３（ｂ）に破線に示すように、可変抵抗層１７の働きによって、過電流のピーク電流を下げることができる。これにより、スイッチングデバイス１の急激な温度上昇を防止することができるので、熱破壊が起きるまでの時間をｔ_２からｔ_２´（＞ｔ_２）まで延ばすことができる。つまり、短絡耐量を向上させることができる。この場合でも、過電流をそのまま放置すると、時間ｔ_２´でスイッチングデバイス１の熱破壊が生じるが、従来の低オン抵抗デバイスに比べて時間的な余裕があるため、熱破壊に至る時間ｔ_２´よりも短絡検知期間ｔ_３´´を確実に短くすることができる。その結果、十分な余裕をもって時間ｔ_３´´経過後にゲートのオフ制御を行ってゲート電圧Ｖ_ｇを下げ、時間ｔ_４で電流をオフにすることができる。
特に、この参考形態のスイッチングデバイス１のようなトレンチゲート構造の場合、プレーナゲート構造に比べてチャネル抵抗が小さくオン抵抗が低くなる傾向がある。低オン抵抗のデバイスほど過電流の密度が高くなり易いため、スイッチングデバイス１が過電流に長時間耐えることが難しく、短絡開始から短絡復帰まで間に熱破壊を起こし易い。したがって、この参考形態の可変抵抗層１７の構成は、トレンチゲート構造のスイッチングデバイス１において、特に優れた熱破壊の防止効果を発揮する。

【0038】

さらに、この参考形態では、可変抵抗層１７がＳｉＣエピタキシャル層３に接するように配置されているので、過電流によって発生するＳｉＣエピタキシャル層３内の熱を、可変抵抗層１７に直接伝えることができる。そのため、可変抵抗層１７の抵抗値が増加し始めるまでの時間を短縮することができる。その結果、より短時間で過電流の密度を低下させることができる。

【0039】

また、トレンチゲート構造のスイッチングデバイス１において主な発熱領域は、電流パスが形成されるゲートトレンチ４の直下の位置である。この参考形態の可変抵抗層１７は、ＳｉＣエピタキシャル層３の表面から掘り下がったソーストレンチ８に入り込み、側面８１および底面８２に倣うように配置されている。これにより、可変抵抗層１７と主な発熱領域との距離が近くなる。その結果、当該発熱領域で発生する熱を、効率よく可変抵抗層１７に伝えることができる。

【0040】

図４は、本発明の第２参考形態に係るスイッチングデバイスの模式的な断面図である。図４において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示す。
第２参考形態に係るスイッチングデバイス５１において、ソース電極１６は、可変抵抗層１７とＳｉＣエピタキシャル層３との間に配置され、ＳｉＣエピタキシャル層３と接するコンタクト層３９をさらに含む。

【0041】

コンタクト層３９は、ＳｉＣエピタキシャル層３との間にオーミック接触を形成する金属からなる。たとえば、この参考形態では、コンタクト層３９は、Ｔｉ／ＴｉＮ／Ａｌからなる。また、コンタクト層３９は、１μｍ以下の厚さを有し、好ましくは、０．５μｍ〜１μｍの厚さを有している。
このスイッチングデバイス１によれば、ソース電極１６のＳｉＣエピタキシャル層３と接する部分がコンタクト層３９であるため、ＳｉＣエピタキシャル層３に対してソース電極１６を良好にオーミック接触させることができる。むろん、スイッチングデバイス１と同様の効果を達成することもできる。

【0042】

図５は、本発明の第３参考形態に係るスイッチングデバイスの模式的な断面図である。図５において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示す。
第３参考形態に係るスイッチングデバイス６１において、ソース電極１６は、コンタクトホール１５から露出するＳｉＣエピタキシャル層３の全域に接する可変抵抗層１７に代えて、ＳｉＣエピタキシャル層３に選択的に接する可変抵抗層４０を含む。

【0043】

可変抵抗層４０は、この参考形態では、コンタクトホール１５から露出するソーストレンチ８の周縁部（具体的には、ソース層９の上面）に接している。これにより、ソーストレンチ８の側面８１および底面８２には、可変抵抗層４０が接しておらず、ソーストレンチ８を埋め戻す表面電極層１８が接するように配置されている。つまり、この参考形態では、表面電極層１８が、ＳｉＣエピタキシャル層３に接するコンタクト部の役割を担っている。

【0044】

このスイッチングデバイス６１によっても、スイッチングデバイス１と同様の効果を達成することもできる。
なお、可変抵抗層４０は、たとえば、ソース層９の上面および側面、ソーストレンチ８の側面８１のみ、ソーストレンチ８の底面８２のみに選択的に接していてもよい。
図６は、本発明の一実施形態に係るスイッチングデバイスの模式的な断面図である。図６において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示す。

【0045】

この実施形態に係るスイッチングデバイス７１において、ソース電極１６は、単層構造の可変抵抗層１７に代えて、複層構造の可変抵抗層４４を含む。
可変抵抗層４４は、所定の高温条件（たとえば、過電流による発熱等）になったときの抵抗値の増加割合が相対的に高い高抵抗部４５と、当該増加割合が高抵抗部４５よりも低い低抵抗部４６とを含む。

【0046】

高抵抗部４５は、低抵抗部４６よりも薄く、低抵抗部４６に対してＳｉＣエピタキシャル層３に近い側に配置されている。この実施形態では、高抵抗部４５は、ソーストレンチ８の側面８１および底面８２に倣う（沿う）ように配置されており、その高抵抗部４５上に低抵抗部４６が配置されている。これにより、ソーストレンチ８には、可変抵抗層４４に囲まれた空間４７が形成されている。高抵抗部４５は、コンタクトホール１５から露出するＳｉＣエピタキシャル層３の全域に接している。また、高抵抗部４５の厚さは、たとえば、０．１μｍ〜０．３μｍであり、低抵抗部４６の厚さは、たとえば、０．５μｍ〜１．０μｍである。表面電極層１８は、ソーストレンチ８内の空間４７を埋め戻すように配置されている。

【0047】

このスイッチングデバイス７１によれば、可変抵抗層４４に低抵抗部４６が設けられ、さらに高抵抗部４５が薄く形成されているので、通常使用時に可変抵抗層４４が高温に晒される事態が生じても、可変抵抗層４４全体の抵抗値が高くなり過ぎることを防止することができる。一方、短絡時には、可変抵抗層４４の高抵抗部４５が主となって、過電流の密度を良好に十分に低下させることができる。つまり、オン抵抗の上昇を抑えながら、過電流の密度を良好に低下させることができるスイッチングデバイスを提供することができる。むろん、スイッチングデバイス１と同様の効果を達成することもできる。

【0048】

以上、本発明の実施形態および参考形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、可変抵抗層１７，４０，４４は、所定の高温条件になったことを感知し、その温度上昇と共に抵抗値が増加する導電材料であれば、導電性を有するチタン酸バリウム系化合物以外のものであってもよい。
また、可変抵抗層１７，４０，４４は、ドレイン電極２０に設けられていてもよい。この場合、ソース電極１６にも可変抵抗層を併設してもよいし、ドレイン電極２０のみに可変抵抗層を設けてもよい。

【0049】

また、スイッチングデバイス１，５１，６１，７１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、スイッチングデバイス１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、スイッチングデバイス１，５１，６１，７１に形成された機能素子は、トレンチゲート型のＭＩＳトランジスタ以外に、プレーナゲート型のＭＩＳトランジスタ、絶縁ゲート型バイポーラトランジスタ（IGBT：Insulated Gate Bipolar Transistor）等であってもよい。

【0050】

本発明のスイッチングデバイスは、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。

【0051】

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【符号の説明】

【0052】

１ スイッチングデバイス
２ ＳｉＣ基板
３ ＳｉＣエピタキシャル層
４ ゲートトレンチ
４１ 側面
４２ 底面
４３ コーナ部
６ ゲート絶縁膜
７ ゲート電極
８ ソーストレンチ
８１ 側面
８２ 底面
８３ コーナ部
９ ソース層
１６ ソース電極
１７ 可変抵抗層
２２ 三相モータ
３９ コンタクト層
４０ 可変抵抗層
４４ 可変抵抗層
４５ 高抵抗部
４６ 低抵抗部
５１ スイッチングデバイス
６１ スイッチングデバイス
７１ スイッチングデバイス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】